DE102011076696A1 - Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement - Google Patents

Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement Download PDF

Info

Publication number
DE102011076696A1
DE102011076696A1 DE102011076696A DE102011076696A DE102011076696A1 DE 102011076696 A1 DE102011076696 A1 DE 102011076696A1 DE 102011076696 A DE102011076696 A DE 102011076696A DE 102011076696 A DE102011076696 A DE 102011076696A DE 102011076696 A1 DE102011076696 A1 DE 102011076696A1
Authority
DE
Germany
Prior art keywords
semiconductor
forming
semiconductor material
inducing
lattice mismatch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011076696A
Other languages
English (en)
Other versions
DE102011076696B4 (de
Inventor
Gunda Beernink
Peter Javorka
Stephan Kronholz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102011076696A priority Critical patent/DE102011076696B4/de
Priority to US13/483,481 priority patent/US9224863B2/en
Publication of DE102011076696A1 publication Critical patent/DE102011076696A1/de
Application granted granted Critical
Publication of DE102011076696B4 publication Critical patent/DE102011076696B4/de
Priority to US14/944,833 priority patent/US9484459B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

In komplexen Halbleiterbauelementen werden Transistoren auf der Grundlage einer Metallgateelektrodenstruktur mit großem ε hergestellt, die in einer frühen Fertigungsphase bereitgestellt wird, wobei ein effizienter verformungsinduzierender Mechanismus eingerichtet wird, indem eine eingebettete verformungsinduzierende Halbleiterlegierung verwendet wird. Um die Anzahl der Gitterdefekte zu verringern und um einen größeren Ätzwiderstand in einer kritischen Zone, d. h. in einer Zone, in der eine schwellwertspannungseinstellende Halbleiterlegierung und das verformungsinduzierende Halbleitermaterial in unmittelbarer Nähe zueinander angeordnet sind, zu schaffen, wird ein effizientes Puffermaterial oder ein Saatmaterial, etwa ein Siliziummaterial, während des selektiven epitaktischen Aufwachsprozesses eingebaut.

Description

  • Gebiet der vorliegenden Erfindung
  • Generell betrifft die vorliegende Erfindung integrierte Schaltungen und betrifft insbesondere Transistoren, die ein eingebettetes verformungsinduzierendes Halbleitermaterial und eine Metallgateelektrodenstruktur mit großem ε, die in einer frühen Fertigungsphase hergestellt wird, aufweisen.
  • Beschreibung des Stands der Technik
  • Die Herstellung komplexer integrierter Schaltungen macht es erforderlich, dass eine große Anzahl an Transistoren bereitgestellt wird, die das wesentliche Schaltungselement in komplexen integrierten Schaltungen darstellen. Beispielsweise werden mehrere 100 Millionen Transistoren in gegenwärtig verfügbaren komplexen integrierten Schaltungen bereitgestellt, wobei das Leistungsverhalten der Transistoren in den geschwindigkeitskritischen Signalwegen das gesamte Leistungsverhalten der integrierten Schaltungen wesentlich bestimmt. Generell wird eine Vielzahl an Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips und dergleichen, die CMOS-Technologie die vielversprechendste Vorgehensweise auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. In CMOS-Schaltungen werden komplementäre Transistoren, d. h. p-Kanaltransistoren und n-Kanaltransistoren, verwendet, um Schaltungselemente, etwa Inverter oder andere Logikgatter aufzubauen, so dass äußerst komplexe Schaltungsanordnungen aufgebaut werden, etwa CPU's, Speicherbauelemente und dergleichen. Bei der Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie werden die komplementären Transistoren, d. h. die n-Kanaltransistoren und die p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein MOS-Transistor oder allgemein ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche gebildet sind, die zwischen stark dotierten Drain- und Sourcegebieten und einem invers oder schwach dotierten Kanalgebiet, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, liegt. Die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, ist durch eine Gateelektrode gesteuert, die in der Nähe des Kanalgebiets ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit ist die Verringerung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Wenn die Kanallänge von Feldeffekttransistoren verringert wird, ist generell eine höhere kapazitive Kopplung erforderlich, um die Steuerbarkeit des Kanalgebiets aufrecht zu erhalten, wozu typischerweise eine Anpassung einer Dicke und/oder der Materialzusammensetzung des Gatedielektrikumsmaterials erforderlich ist. Beispielsweise erfordert eine Gatelänge von ungefähr 80 nm ein Gatedielektrikumsmaterial auf der Grundlage von Siliziumdioxid mit einer Dicke von weniger als 2 nm in Hochgeschwindigkeitstransistoren, was zu erhöhten Leckströmen führen kann, die durch den Einfang energiereicher Ladungsträger und durch das direkte Tunneln von Ladungsträgern durch das extrem dünne Gatedielektrikumsmaterial hervorgerufen werden. Da eine weitere Verringerung der Dicke der siliziumdioxidbasierten Gatedielektrikumsmaterialien zunehmend nicht mehr mit den thermischen Leistungsanforderungen komplexer integrierter Schaltungen verträglich ist, wird in einigen Vorgehensweisen die beeinträchtigte Steuerbarkeit des Kanalgebiets der Transistoren mit kurzem Kanal, die durch die ständige Verringerung der kritischen Abmessungen der Gateelektrodenstrukturen hervorgerufen wird, dadurch behoben, dass eine geeignete Anpassung der Materialzusammensetzung des Gatedielektrikumsmaterials erfolgt.
  • Zu diesem Zweck wurde vorgeschlagen, dass für eine physikalisch geeignete Dicke eines Gatedielektrikumsmaterials, d. h. für eine Dicke, die zu einem akzeptablen Niveau an Gateleckströmen führt, eine gewünschte hohe kapazitive Kopplung erreicht wird, indem geeignete Materialsysteme, die eine deutlich größere Dielektrizitätskonstante im Vergleich zu den konventionell verwendeten siliziumdioxidbasierten Materialien besitzen, verwendet werden. Beispielsweise besitzen dielektrische Materialien, die Hafnium, Zirkon, Aluminium, und dergleichen enthalten, eine deutlich höhere Dielektrizitätskonstante und werden daher als dielektrische Materialien mit großem ε bezeichnet, die als Materialien mit einer Dielektrizitätskonstante verstanden werden, die größer als 10,0 ist, wenn diese mit typischen Messtechniken ermittelt wird. Es ist gut bekannt, dass die elektronischen Eigenschaften der Transistoren wesentlich von der Austrittsarbeit des Gateelektrodenmaterials abhängen, was wiederum die Bandstruktur des Halbleitermaterials in den Kanalgebieten beeinflusst, die von dem Gateelektrodenmaterial durch die Gatedielektrikumsschicht getrennt sind. In gut etablierten Polysilizium/Siliziumdioxid-basierten Gateelektrodenstrukturen wird die entsprechende Schwellwertspannung, die wesentlich von dem Gatedielektrikumsmaterial und dem benachbarten Elektrodenmaterial abhängt, dadurch eingestellt, dass das Polysiliziummaterial in geeigneter Weise dotiert wird, um damit entsprechend die Austrittsarbeit des Polysiliziummaterials an der Grenzfläche zwischen dem Gatedielektrikumsmaterial und dem Elektrodenmaterial einzustellen. In ähnlicher Weise muss in Gateelektrodenstrukturen, die ein Gatedielektrikumsmaterials mit großem ε aufweisen, die Austrittsarbeit geeignet für n-Kanaltransistoren bzw. p-Kanaltransistoren eingestellt werden, wozu typischerweise geeignet ausgewählte austrittsarbeitseinstellende Metallsorten, etwa Lanthan für n-Kanaltransistoren und Aluminium für p-Kanaltransistoren, und dergleichen erforderlich sind. Aus diesem Grunde werden entsprechende metallenthaltende leitende Materialien nahe an dem Gatedielektrikumsmaterial mit großem ε angeordnet, um eine geeignet gestaltete Grenzfläche zu erreichen, die zu der angestrebten Austrittsarbeit der Gateelektrodenstruktur führt. In einigen konventionellen Vorgehensweisen wird die Einstellung der Austrittsarbeit in einer sehr späten Fertigungsphase ausgeführt, d. h. nach jeglichen Hochtemperaturprozessen, nachdem ein Platzhaltermaterial der Gateelektrodenstrukturen, etwa in Form von Polysilizium, durch ein geeignetes austrittsarbeitseinstellendes Material in Verbindung mit einem Elektrodenmetall, etwa Aluminium und dergleichen, ersetzt wird. In diesem Falle sind jedoch sehr komplexe Strukturierungs- und Abscheideprozesssequenzen im Zusammenhang mit Gateelektrodenstrukturen erforderlich, die kritische Abmessungen von 50 nm und deutlich weniger besitzen, was zu ausgeprägten Schwankungen der resultierenden Transistoreigenschaften führen kann.
  • Daher wurden andere Prozessstrategien vorgeschlagen, in denen die austrittsarbeitseinstellenden Materialien in einer frühen Fertigungsphase aufgebracht werden, d. h. bei der Herstellung der Gateelektrodenstrukturen, wobei die Metallsorte thermisch stabilisiert und eingekapselt wird, um die gewünschte Austrittsarbeit und somit Schwellwertspannung der Transistoren zu erhalten, ohne dass diese Werte durch die weitere Bearbeitung wesentlich beeinflusst werden. Es zeigt sich, dass für geeignete Metallsorten und metallenthaltende Elektrodenmaterialien eine geeignete Anpassung der Bandlücke des Kanalhalbleitermaterials erforderlich sein kann, beispielweise für die p-Kanaltransistoren, um damit in geeigneter Weise deren Austrittsarbeit festzulegen. Aus diesem Grunde wird häufig ein sogenanntes schwellwertspannungseinstellendes Halbleitermaterial, etwa in Form einer Silizium/Germanium-Mischung, auf den aktiven Gebieten der p-Kanaltransistoren hergestellt, bevor die Gateelektrodenstrukturen gebildet werden, so dass der gewünschte Versatz in der Bandlückenenergie des Kanalhalbleitermaterials erreicht wird.
  • Das schwellwertspannungseinstellende Halbleitermaterial wird typischerweise selektiv auf den siliziumbasierten aktiven Gebiet der p-Kanaltransistoren hergestellt, während das aktive Gebiet der n-Kanaltransistoren durch ein geeignetes Maskenmaterial etwa in Form von Siliziumdioxid, Siliziumnitrid und dergleichen, abgedeckt wird. in einem selektiven epitaktischen Aufwachsprozess werden die Prozessparameter, etwa Temperatur, Gasdurchflussraten und dergleichen, so eingestellt, dass eine ausgeprägte Materialabscheidung auf kristalline Oberflächenbereiche beschränkt ist, wodurch zunehmend eine Silizium/Germanium-Mischung auf dem Siliziumbasismaterial erzeugt wird, wobei die Germaniumkonzentration, der Germaniumgradient in der Aufwachsrichtung und die schließlich erreichte Dicke in der Silizium/Germaniumschicht somit die endgültig erreichte Schwellwertspannung für ansonsten vorgegebene Transistorparameter bestimmen. Daraufhin werden Gateelektrodenstrukturen unter Anwendung der dielektrischen Materialien mit großem ε in Verbindung mit geeigneten metallenthaltenden Deckschichten und austrittsarbeitseinstellende Metallsorten hergestellt, die in das Material mit großem ε und/oder in die metallenthaltenden Deckschichten eingebaut werden, um damit geeignete Austrittsarbeitswerte und somit Schwellwertspannungswerte für die p-Kanaltransistoren bzw. die n-Kanaltransistoren zu erhalten. Auf diese Weise werden komplexe Metallgateelektrodenstrukturen mit großem ε in einer frühen Fertigungsphase bereitgestellt, wodurch eine aufwendige Prozessstrategie vermieden wird, wie sie durch das sogenannte Austauschgateverfahren erforderlich ist.
  • Es ist gut bekannt, dass im Hinblick auf das Steigern des Gesamtleistungsvermögens komplexer Transistoren auch diverse verformungsinduzierende Techniken typischerweise angewendet werden, da das Erzeugen einer speziellen Art an Verformung in dem Kanalgebiet siliziumbasierter Transistoren zu einer ausgeprägten Zunahme der Ladungsträgerbeweglichkeit führen kann, was wiederum einen höheren Durchlassstrom und somit eine verbesserte Schaltgeschwindigkeit nach sich zieht. Es wurden daher viele Strategien entwickelt, beispielsweise durch Bereitstellen stark verspannter Schichten über den fertiggestellten Transistorstrukturen, das Vorsehen verformungsinduzierender Seitenwandabstandshalterstrukturen, das Einbetten von verformungsinduzierenden Halbleiterlegierungen, etwa von Silizium/Germanium, Siliziums/Kohlenstoff und dergleichen, in die Drain- und Sourcebereiche der Transistoren, während in anderen Vorgehensweisen zusätzlich oder alternativ auch global verformte Halbleiterbasismaterialien verwendet werden.
  • Insbesondere der Einbau eines verformungsinduzierenden Silizium/Germanium-Materials in die aktiven Gebiete von p-Kanaltransistoren ist ein sehr effizienter verformungsinduzierender Mechanismus, der jedoch mit der schwellwertspannungseinstellenden Halbleiterlegierung in Wechselwirkung treten kann, wie dies detaillierter mit Bezug zu 1 beschrieben ist.
  • 1 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer Fertigungsphase, in der mehrere Gateelektrodenstrukturen 160a, 160b, 160c auf dem aktiven Gebiet 102a ausgebildet sind, in und über welchem mehrere p-Kanaltransistoren 150a, 150b, 150c herzustellen sind. Das aktive Gebiet 102a wird als ein Teil einer siliziumbasierten Halbleiterschicht 102 verstanden, die wiederum auf einem geeigneten Substrat 101, etwa einem Siliziumsubstrat und dergleichen, ausgebildet ist. Die Halbleiterschicht 102, die anfänglich in Form eines zusammenhängenden Halbleitermaterials bereitgestellt wird, wird in geeigneter Weise lateral in viele aktive Gebiete durch geeignete Isolationsstrukturen 102c, etwa flache Grabenisolationen, unterteilt. Wie zuvor erläutert ist, sind die Transistoren 150a, ..., 150c äußerst komplexe Halbleiterbauelemente, in denen verbessertes Leistungsvermögen und geringere laterale Abmessungen erforderlich sind, so dass die Gateelektrodenstrukturen 160a, ..., 160c mit einer Gatelänge von 40 nm und weniger vorzusehen sind, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Es sollte beachtet werden, dass die Gatelänge gemäß der Schnittansicht aus 1 als die horizontale Erstreckung eines Gateelektrodenmaterials 163 verstanden wird, das auf einem Gatedielektrikumsmaterial 161 gebildet ist, das wiederum das Elektrodenmaterial 163 von einem Kanalgebiet 151 trennt. Ferner umfassen die Gateelektrodenstrukturen 160a, 160c typischerweise eine Abstandshalterstruktur 165 und, in dieser Fertigungsphase, eine dielektrische Deckschicht oder ein Schichtsystem 164, um die empfindlichen Materialien 163 und 161 effizient einzuschließen. Wie zuvor erläutert ist, enthält das Gatedielektrikumsmaterial 161 typischerweise ein dielektrisches Material mit großem ε, etwa in Form von Hafniumoxid und dergleichen, möglicherweise in Verbindung mit einem konventionellen Siliziumoxidmaterial, Siliziumoxinitridmaterial und dergleichen. Ferner ist häufig ein metallenthaltendes Elektrodenmaterial (nicht gezeigt) auf oder über der Gatedielektrikumsschicht 161 ausgebildet, um beispielsweise die erforderliche Austrittsarbeit der Gateelektrodenstrukturen 160a, ..., 160c bereitzustellen.
  • In dieser Fertigungsphase enthält das aktive Gebiet 102a ein schwellwertspannungseinstellendes Halbleitermaterial 102b, das beispielsweise in Form einer Silizium/Germanium-Legierung mit einer Germaniumkonzentration von ungefähr 20 bis 30 Atomprozent vorgesehen ist, wobei dies von den Transistorerfordernissen und der Dicke der Schicht 102b abhängt. D. h., die schließlich erreichte Schwellwertspannung und andere Transistoreigenschaften hängen wesentlich von dem Material 102b ab, d. h. von seiner Materialzusammensetzung und der Schichtdicke in Verbindung mit anderen Eigenschaften, etwa dem Aufbau von Drain- und Sourcegebieten, die noch in dem aktiven Gebiet 102a in einer späteren Fertigungsphase herzustellen sind. Des weiteren enthält das Bauelement 100 einen effizienten verformungsinduzierenden Mechanismus auf der Grundlage einer Silizium/Germanium-Legierung 104, die in entsprechenden Aussparungen 103 vorgesehen ist, die in dem aktiven Gebiet 102a lateral benachbart zu den jeweiligen Gateelektrodenstrukturen 160a, ..., 160c ausgebildet sind. Die verformungsinduzierende Wirkung des Silizium/Germanium-Materials 104 ergibt sich aus einer Gitterfehlanpassung der natürlichen Gitterkonstanten eines Silizium/Germanium-Materials im Vergleich zu dem Siliziumbasismaterial des aktiven Gebiets 102a. D. h., die Germaniumatome besitzen einen größeren kovalenten Radius im Vergleich zu den Siliziumatomen, was bei der Herstellung einer kubisch flächenzentrierten Kristallstruktur zu einer größeren Gitterkonstante führt, wenn das kristalline Wachstum in einer nicht gestörten Weise stattfindet. Wenn das Silizium/Germanium-Kristallgitter auf einem Siliziumbasismaterial hergestellt wird, das somit eine kleinere Gitterkonstante im Vergleich zu der Silizium/Germanium-Legierung besitzt, nimmt das Aufwachsen das Silizium/Germanium-Material die Gitterkonstante des darunter liegenden Basismaterials an, woraus sich ein deformiertes oder verformtes Kristallmaterial ergibt, das wiederum mit dem benachbarten Kanalgebiet 151 in Wechselwirkung tritt, so dass darin eine gewünschte kompressive Verformung erzeugt wird. Grundsätzlich hängt die resultierende Verformung wesentlich von der Größe der Gitterfehlanpassung zwischen dem Material 104 und dem Siliziumbasismaterial des aktiven Gebiets 102a ab, wobei die eigentliche Verformung in dem Kanalgebiet 151 auch wesentlich durch die Menge an verformten Silizium/Germanium-Material bestimmt ist, d. h. durch die Tiefe und die Form der Aussparung 103 und durch den Abstand der Aussparung und somit des Materials 104 zu dem Kanalgebiet 151. Generell werde es daher vorteilhaft, das Material 104 mit einem geringeren Abstand zu dem Kanalgebiet 151 und mit einer hohen Germaniumkonzentration bereitzustellen, um damit die Gitterfehlanpassung und den resultierenden Grad an Gitterdeformation und somit Verformung zu erhöhen. Es zeigt sich jedoch, dass ein einfaches Erhöhen der Germaniumkonzentration nicht notwendigerweise zu einem besseren Transistorverhalten führt, da viele andere Aspekte ebenfalls die schließlich erreichten Transistoreigenschaften beeinflussen. Beispielsweise können Gitterdefekte auftreten, insbesondere an der Grenzfläche zwischen dem Siliziumbasismaterial und dem verformten Halbleitermaterial 104, wobei die Defektdichte bei größer werdender Germaniumkonzentration in dem Material 104 deutlich ansteigt. Während der weiteren Bearbeitung kann auch ein ausgeprägter Unterschied bei der Bearbeitung von Siliziummaterial im Vergleich zu Silizium/Germaniummaterial mit einer hohen Germaniumkonzentration zu Prozessungleichmäßigkeiten beitragen, wenn beispielsweise ein Metallsilizid in Drain- und Sourcegebieten und dergleichen erzeugt wird, die noch herzustellen sind, wodurch ebenfalls die endgültige Transistoreigenschaften negativ beeinflusst werden. Aus diesem Grunde wird häufig eine „stufige” Germaniumkonzentration in dem Material 104 verwendet, indem beispielsweise ein tieferer Bereich 104a mit einer moderat hohen Germaniumkonzentration, beispielsweise bis zu 30% vorgesehen wird, während ein oberer Bereich 104b ein deutlich geringere Germaniumkonzentration besitzt, beispielsweise 20 Atomprozent oder weniger. in diesem Falle können viele Nachteile, die mit einer hohen Germaniumkonzentration an einer oberen Oberfläche des Bauelements 100 verknüpft sind, vermieden oder zumindest deutlich verringert werden, indem eben diese abgestufte Konfiguration der Silizium/Germanium-Legierung 104 verwendet wird. Bei der weiteren Verringerung der gesamten Bauteilabmessungen zeigt sich jedoch, dass zunehmend eine Leistungselement eine Leistungsbeeinträchtigung sowie ausgeprägte Ausbeuteverluste beobachtet werden, wobei man annimmt, dass dies einerseits durch die Anwesenheit eines Silizium/Germaniummaterials mit typischerweise drei unterschiedlichen Germaniumkonzentrationen begründet liegt, d. h. das schwellwertspannungseinstellende Material 102b, der erste Bereich 104a und der zweite Bereich 104b des verformungsinduzierenden Halbelitermaterials 104, und wobei andererseits durch unerwünschte Auswirkungen von Prozessen, etwa Reinigungsprozessen, die bei der Herstellung des Bauelements 100 auszuführen sind, ebenfalls eine Beeinflussung stattfindet, wie dies nachfolgend detaillierter erläutert ist.
  • Im Hinblick auf den zuerst genannten Aspekt wird angenommen, dass das schwellwertspannungseinstellende Halbleitermaterial 102b, das eine Germaniumkonzentration von typischerweise 20 bis 30 Atomprozent aufweist, die Verformungsbedingungen in dem Kanalgebiet 151 negativ beeinflussen kann, insbesondere wenn die Germaniumkonzentration sich von der Germaniumkonzentration in den Bereichen 104b und 104a unterscheidet. z. B. werden in einer kritischen Zone 105 Silizium/Germanium-Materialien mit drei unterschiedlichen Materialzusammensetzungen auf dem Siliziumbasismaterial aufgewachsen, woraus sich ein ausgeprägter Grad an Defekten, etwa Dislokationen und dergleichen ergibt, die die schließlich erreichte kompressive Verformung in dem Kanalgebiet 151 verringern.
  • Im Hinblick auf den zuletzt genannten Aspekt, d. h. die Beeinflussung der Bearbeitung und somit des endgültigen Leistungsverhaltens der Transistoren 150a, ..., 150c, ist anzumerken, dass während vieler kritischer Prozessphasen geeignete Ätzchemien oder Reinigungschemien, etwa eine APM (Ammonium/Wasserstoffperoxid-Mischung) anzuwenden sind, beispielsweise beim Entfernen eines Teils der Abstandshalterstruktur 165 und dergleichen, wobei die kritische Zone 105 eine geringere Ätzwiderstandsfähigkeit besitzt, was daher zu einem ausgeprägten Ätzangriff führt, der wiederum die Integrität empfindlicher Materialien in den Gateelektrodenstrukturen 160a, ..., 160c beeinträchtigen kann, oder dass generell zu einer Bauteilbeeinträchtigung auf Grund einer Verschiebung der Schwellwertspannung und dergleichen führen kann.
  • Generell kann das Bauelement 100 auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise wird das aktive Gebiet 102a hergestellt, indem die Isolationsstruktur 102c in geeigneter Weise dimensioniert und erzeugt wird, was wiederum typischerweise einhergeht mit dem Anwenden komplexer Lithographie-, Ätz-, Abscheide-, Ausheiz- und Einebnungstechniken. Daraufhin werden die grundlegenden elektronischen Eigenschaften des aktiven Gebiets 102a eingestellt, beispielsweise durch Anwendung von Implantationsprozessen unter Anwendung eines geeigneten Maskierungsschemas. Als nächstes wird die schwellwertspannungseinstellende Halbleiterlegierung 102b selektiv auf aktiven Gebieten hergestellt, in denen die Einstellung der Schwellwertspannung eine Anpassung oder eine Verschiebung der Bandlückenenergie im Hinblick auf andere aktive Gebiete erfordert, etwa im Hinblick auf die aktiven Gebiete von n-Kanaltransistoren und dergleichen. Zu diesem Zweck wird typischerweise ein geeignetes Hartmaskenmaterial so vorgesehen, dass andere aktive Gebiete abgedeckt werden und beispielsweise das aktive Gebiet 102a frei liegt für die Einwirkung einer selektiven epitaktischen Aufwachsumgebung, in der Prozessparameter gemäß gut etablierten Prozessrezepten so ausgewählt sind, das das Abscheiden des Silizium/Germanium-Materials auf freiliegenden kristallinen Siliziumoberflächenbereichen bewerkstelligt wird, werden eine ausgeprägte Materialabscheidung auf dielektrischen Oberflächenbereichen, etwa den Deckschichten 164, den Abstandshalterstrukturen 165 und den Isolationsgebieten 102c unterdrückt ist. Daraufhin werden Hartmaskenmaterialien von anderen aktiven Gebieten entfernt und die Bearbeitung wird fortgesetzt, indem Gateelektrodenstrukturen, etwa die Strukturen 160a, ..., 160c erzeugt werden. Dazu werden geeignete Materialien hergestellt, beispielsweise durch Abscheidung, wobei, wie zuvor erläutert ist, ein dielektrisches Material mit großem ε typischerweise in Verbindung mit geeigneten meetallenthaltenden Elektrodenmaterialien, etwa Titannitrid und dergleichen, vorgesehen werden, um damit einen gewünschten Einschluss des empfindlichen dielektrischen Materials mit großem ε zu erreichen und auch um eine geeignete Austrittsarbeit zu erhalten. Dazu ist es häufig notwendig, eine zusätzliche Metallsorte, etwa Aluminium und dergleichen, in das metallenthaltende Elektrodenmaterial und/oder in die dielektrische Schicht 161 einzubauen, was erreicht wird, indem geeignete Wärmebehandlungen und dergleichen ausgeführt werden. Danach wird typischerweise ein weiteres Elektrodenmaterial aufgebracht, etwa ein Polysiliziummaterial und dergleichen, woran sich das Abscheiden weiterer Hartmaskenmaterialien und Deckmaterialien nach Bedarf anschließt. Als nächstes werden komplexe Lithographie- und Ätztechniken angewendet, um die Gateelektrodenstrukturen 160a, ..., 160c mit den gewünschten kritischen Abmessungen herzustellen. Daraufhin wird ein Beschichtungsmaterial (nicht gezeigt) typischerweise hergestellt, beispielsweise als Siliziumnitridmaterial, um damit empfindliche Materialien der Gateelektrodenstrukturen an deren Seitenwänden einzuschließen, woran sich das Erzeugen der Abstandshalterstruktur 165 anschließt, wobei diese in anderen Bauteilbereichen als eine Maskenschicht während einer Prozesssequenz verwendet werden, in denen die Aussparungen 103 selektiv in dem aktiven Gebiet 102a hergestellt werden, woran sich die selektive epitaktische Abscheidung des Materials 104 anschließt. Zu diesem Zweck werden gut etablierte Prozesstechniken angewendet, um die Aussparungen 103 zu erzeugen, woran sich eine selektive Abscheidesequenz zur Herstellung der Materialien 104a, 104b anschließt, wobei Prozessparameter, etwa die Gasdurchflussrate eines germaniumenthaltenden Vorstufengases, in geeigneter Weise eingestellt werden, um damit eine gewünschte stufige Germaniumkonzentration zu erhalten, wie dies zuvor erläutert ist. Daraufhin werden in einigen Strategien die Abstandshalterstrukturen 165, die als effiziente Versatzabstandshalter zum Einstellen des lateralen Abstands der Aussparungen 103 dienen, entfernt, wobei dies die Anwendung effizienter chemischer Rezepte erfordern kann, wobei dies, wie zuvor erläutert ist, zu einer ausgeprägten Schädigung insbesondere in der Zone 105 auf Grund ihrer reduzierten Ätzwiderstandsfähigkeit führen kann.
  • Daher wird die weitere Bearbeitung auf der Grundlage einer beeinträchtigten Bauteilkonfiguration insbesondere in der kritischen Zone 105 fortgesetzt, wodurch auch die gesamten Transistoreigenschaften, etwa die Schwellwertspannung und dergleichen, beeinflusst werden, während auch eine ausgeprägte Verringerung der Produktionsausbeute beim Fertigstellen der Transistoren 150a, ..., 150c durch die Herstellung von Drain- und Sourcegebieten und dergleichen beobachtet wird.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente, in denen komplexe Transistoren auf der Grundlage eines eingebetteten verformungsinduzierenden Halbleitermaterials hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Generell stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine eingebettete verformungsinduzierende Halbleiterlegierung, etwa eine Silizium/Germanium-Legierung und dergleichen, mit einem geeigneten Konzentrationsprofil mit reduzierter Defektrate hergestellt wird, indem eine geeignete „Saatschicht” oder „Pufferschicht” vor dem eigentlichen Abscheiden des verformungsinduzierenden Halbleitermaterials vorgesehen wird. In Verbindung mit einer schwellwertspannungseinstellenden Halbleiterlegierung können besseres Leistungsvermögen und erhöhte Produktionsausbeuten auf Grund der besseren Verformungseffizienz des eingebetteten Halbleitermaterials in Verbindung mit einer höheren Ätzwiderstandsfähigkeit im Hinblick auf nasschemische Reinigungsrezepte und Ätzrezepte erreicht werden.
  • Ein anschauliches hierin Verfahren betrifft die Herstellung eines Transistors in einem Halbleiterbauelement. Das Verfahren umfasst das Bilden einer Aussparung in einem aktiven Gebiet lateral benachbart zu einer Gateelektrodenstruktur, wobei das aktive Gebiet ein Halbleiterbasismaterial aufweist. Das Verfahren umfasst ferner das Bilden einer Beschichtung aus einem ersten Halbleitermaterial zumindest einen Teil freiliegender Oberflächenbereiche und Aussparungen, wobei das erste Halbleitermaterial eine erste Materialzusammensetzung besitzt. Das Verfahren umfasst ferner das Bilden eines zweiten Halbleitermaterials in der Aussparung und zumindest auf einem Teil der Beschichtung derart, dass die Aussparungen mit einem verformungsinduzierenden Material gefüllt werden. Das zweite Halbleitermaterial enthält eine verformungsinduzierende Atomsorte und besitzt eine zweite Materialzusammensetzung, die sich von der ersten Materialzusammensetzung unterscheidet. Ferner umfasst das Verfahren das Bilden von Drain- und Sourcegebieten zumindest in einem Teil des zweiten Halbleitermaterials.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden eines ersten kristallinen Halbleitermaterials auf einem Halbleiterbasismaterial eines aktiven Gebiets, wobei das erste kristalline Halbleitermaterial eine erste Gitterfehlanpassung in Bezug auf das Halbleiterbasismaterial besitzt. Ferner wird eine Gateelektrodenstruktur auf dem ersten kristallinen Halbleitermaterial hergestellt und eine Aussparung wird in dem aktiven Gebiet in Anwesenheit der Gateelektrodenstruktur erzeugt. Das Verfahren umfasst ferner das Bilden eines zweiten kristallinen Halbleitermaterials als eine Beschichtung auf zumindest einem Teil einer freiliegenden Oberfläche der Aussparung, wobei das zweite kristalline Halbleitermaterial eine zweite Gitterfehlanpassung in Bezug auf das Halbleiterbasismaterial besitzt und wobei die zweite Gitterfehlanpassung kleiner ist als die erste Gitterfehlanpassung. Das Verfahren umfasst ferner das Füllen der Aussparung mit einem dritten kristallinen Halbleitermaterial mit einer dritten gemittelten Gitterfehlanpassung in Bezug auf das Halbleiterbasismaterial, wobei die dritte gemittelte Gitterfehlanpassung größer ist als die zweite Gitterfehlanpassung.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein Draingebiet und ein Sourcegebiet, die in einem aktiven Gebiet eines Transistors hergestellt sind. Das Bauelement umfasst ferner ein Kanalgebiet, das lateral zwischen dem Draingebiet und dem Sourcegebiet angeordnet und ein Halbleiterbasismaterial und ein schwellwertspannungseinstellendes Halbleitermaterial aufweist, das auf dem Halbleiterbasismaterial ausgebildet ist. Das Halbleiterbauelement umfasst ferner eine Gateelektrodenstruktur, die auf dem schwellwertspannungseinstellenden Halbleitermaterial gebildet ist. Des weiteren ist eine verformungsinduzierende Halbleiterlegierung in dem aktiven Gebiet ausgebildet. Des weiteren umfasst das Halbleiterbauelement eine kristalline Pufferschicht, die zwischen dem schwellwertspannungseinstellenden Halbleitermaterial und der verformungsinduzierenden Halbleiterlegierung ausgebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Diverse Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen auch deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1 schematisch eine Querschnittsansicht eines Halbleiterbauelements in einer Fertigungsphase zeigt, in der eine schwellwertspannungseinstellende Halbleiterlegierung und ein verformungsinduzierendes Halbleitermaterial auf der Grundlage konventioneller Prozessstrategien hergestellt werden;
  • 2a bis 2e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein eingebettetes verformungsinduzierendes Halbleitermaterial auf der Grundlage einer Saatschicht oder Pufferschicht gemäß anschaulichen Ausführungsformen hergestellt wird; und
  • 3a bis 3c schematisch Querschnittsansichten eines weiteren Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen eine Saatschicht oder eine Pufferschicht in einer hexagonalförmigen Aussparung gemäß noch weiteren anschaulichen Ausführungsformen vorgesehen wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindungen dar, deren Schutzbereich durch die angefügten Patentansprüche festgelegt ist.
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen ein eingebettetes verformungsinduzierendes Halbleitermaterial, etwa ein Silizium/Germaniumlegierung, eine Silizium/Kohlenstofflegierung und dergleichen, mit einem geeigneten Konzentrationsprofil einer verformungsinduzierenden Atomsorte vorgesehen wird, d. h. mit einer Atomsorte mit einem unterschiedlichen kovalenten Radius im Vergleich zu der Atomsorte des Halbleiterbasismaterials eines entsprechenden aktiven Gebiets, indem eine geeignete Saatschicht oder Pufferschicht mit einer deutlich unterschiedlichen Materialzusammensetzung in Bezug auf die resultierende Gitterfehlanpassung im Vergleich zu dem verformungsinduzierenden Halbleitermaterial aufweist. Auf diese Weise kann das eingebettete verformungsinduzierende Material zumindest über einen gewissen Bereich der Oberfläche der Aussparungen hinweg eingeschlossen werden, was insbesondere vorteilhaft im Zusammenhang mit Bauteilkonfigurationen, in denen ein schwellwertspannungseinstellendes Halbleiterlegierungsmaterial vorgesehen ist. In diesem Falle kann die Saatschicht oder Pufferschicht mit der reduzierten Gitterfehlanpassung, – wobei in einigen anschaulichen Ausführungsformen die Saatschicht oder Pufferschicht den gleichen Materialaufbau wie das Halbleiterbasismaterial besitzt, – effizient das schwellwertspannungseinstellende Halbleitermaterial und das verformungsinduzierende Halbleitermaterial trennen, wodurch die Menge an Gitterdefekten in einer kritischen Zone des aktiven Gebiets verringert wird, während gleichzeitig auch der Ätzwiderstand in Bezug auf eine Vielzahl nasschemischer Prozesse, die beispielsweise auf der Grundlage von APM und dergleichen ausgeführt werden, erhöht wird.
  • Dazu wird in einigen anschaulichen Ausführungsformen die Saatschicht oder Pufferschicht zumindest auf einigen freiliegenden Oberflächenbereichen der Aussparungen hergestellt, bevor das verformungsinduzierende Halbleitermaterial dann tatsächlich abgeschieden wird, wobei die Pufferschicht zumindest auf freiliegenden Oberflächenbereichen eines schwellwertspannungseinstellenden Halbleitermaterials vorgesehen wird, wodurch effizient ein unterschiedliches Schablonenmaterial für das Aufwachsen des verformungsinduzierenden Halbleitermaterials in diesem Bereich bereitgestellt wird. In anderen anschaulichen Ausführungsformen wird das Aufwachsen der Saatschicht oder der Pufferschicht in einem Zwischenstadium des Abscheidens des verformungsinduzierenden Halbleitermaterials in Gang gesetzt, das auf der Grundlage epitaktischer Aufwachsrezepte bereitgestellt wird, in denen ein besseres Aufwachsen von unten nach oben angewendet wird. Auf diese Weise wird das Puffermaterial in einer lokal beschränkten Weise vorgesehen, wobei dennoch die gewünschte Pufferwirkung in einer kritischen Zone des aktiven Gebiets erreicht wird, in der die Halbleiterlegierungen unterschiedlicher Materialzusammensetzung in unmittelbarer Nähe zueinander vorgesehen sind.
  • Mit Bezug zu den 2a bis 2e und den 3a bis 3c werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf 1 und die entsprechende Beschreibung verwiesen sei.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201, etwa ein Halbleitermaterial und dergleichen, aufweist, über welchem eine Halbleiterschicht 202, etwa ein Siliziummaterial, ein Silizium/Germanium-Material und dergleichen, ausgebildet ist. Es sollte beachtet werden, dass die Halbleiterschicht 202 direkt mit einem kristallinen Halbleitermaterial des Substrats 201 in Verbindung steht, wodurch eine Vollsubstratkonfiguration erzeugt ist. In anderen Fällen ist eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 202 ausgebildet, wodurch eine SOI-(Silizium-auf-Isolator-)Architektur geschaffen wird. Die Halbleiterschicht 202 enthält eine Vielzahl aktiver Gebiete, die generell als ein Halbleitergebiet zu verstehen sind, in und über welchem ein oder mehrere Transistoren herzustellen sind. Der Einfachheit halber ist ein einzelnes aktives Gebiet 202a gezeigt, das lateral durch geeignete Isolationsstrukturen (nicht gezeigt) begrenzt ist, wie dies beispielsweise zuvor mit Bezug zu dem Bauelement 100 erläutert ist, das im Zusammenhang mit der 1 beschrieben ist. Das aktive Gebiet 202a umfasst ein Halbleiterbasismaterial 202m mit einer geeigneten Konfiguration, wobei in einigen anschaulichen Ausführungsformen das Basismaterial 202m ein Siliziummaterial ist, das einen gewissen Grad an Dotierstoffsorten und dergleichen aufweisen kann. In diesem Falle ist die Konzentration einer Siliziumsorte ungefähr 99 Atomprozent oder höher, wobei durch in anderen anschaulichen Ausführungsformen ein unterschiedliche Siliziumkonzentration angewendet wird, wenn dies für die Eigenschaften von Transistoren als geeignet erachtet wird, die in und über dem aktiven Gebiet 202a herzustellen sind. In der gezeigten Ausführungsform kann das aktive Gebiet 202a ferner ein schwellwertspannungseinstellendes Halbleitermaterial 202b, etwa ein Silizium/Germanium-Material oder eine Legierung mit einer geeigneten Schichtdicke und Materialzusammensetzung aufweisen, wie dies auch zuvor erläutert ist. Beispielsweise beträgt, wenn eine Silizium/Germanium-Legierung verwendet wird, die Germaniumkonzentration 20 bis 30%, wobei dies von dem gewünschten zu erreichenden Bandlückenversatz abhängt. Des weiteren sind Gateelektrodenstrukturen 260a, 260b auf entsprechenden Bereichen des Materials 202b ausgebildet und besitzen einen geeigneten Aufbau, wobei sie beispielsweise eine Gatedielektrikumsschicht 261 mit einem dielektrischen Material mit großem ε, etwa Hafniumoxid, Zirkonoxid, und dergleichen, aufweisen, möglicherweise in Verbindung mit konventionellen Dielektrika, wie dies auch zuvor erläutert ist. In einigen anschaulichen Ausführungsformen werden ferner ein oder mehrere metallenthaltende Elektrodenmaterialien 262 vorgesehen, etwa in Form von Titannitrid, Tantal, und dergleichen, möglicherweise in Verbindung mit einer zusätzlichen austrittsarbeitseinstellenden Metallsorte, wie dies auch zuvor im Zusammenhang mit der 1 erläutert ist. Ein weiteres Elektrodenmaterial 263, etwa amorphes Silizium, polykristallines Silizium und dergleichen, ist in Verbindung mit einer Deckschicht oder einem Deckschichtsystem 264 vorgesehen. Des weiteren ist eine Abstandshalterstruktur 265, die ein Beschichtungsmaterial 265b und ein Abstandshalterelement 265a enthalten kann, so vorgesehen, empfindliche Gatematerialien geschützt sind und ein gewünschter lateraler Abstand von Aussparungen 203 in Bezug auf ein Kanalgebiet 251 festgelegt ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies auch beispielsweise zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. D. h., nach der Herstellung von Isolationsstrukturen (nicht gezeigt) und der Einstellung der grundlegenden Eigenschaften des aktiven Gebiets 202a wird die Materialschicht 202b durch selektive epitaktische Aufwachstechniken hergestellt, um die Schicht 202b mit der gewünschten Materialzusammensetzung und Schichtdicke bereitzustellen. Wie zuvor erläutert ist, führt die Materialzusammensetzung 202b, die sich von der Materialzusammensetzung der Basisschicht 202m unterscheidet, um eine gewünschte Verschiebung der Bandlückenenergie und dergleichen zu erreichen, ebenfalls zu einer gewissen Fehlanpassung in Bezug auf das Basismaterial 202m. Grundsätzlich kann die Gitterfehlanpassung als ein Verhältnis definiert werden, das aus der Gitterkonstante eines nicht-verformten kristallinen Materials der Schicht 202b mit der gleichen Materialzusammensetzung und der Gitterkonstante des nicht-deformierten Basismaterials 202m erhalten wird.
  • Daraufhin werden die Gateelektrodenstrukturen 260a, 260b hergestellt, indem die Materialien 261, 262 bereitgestellt werden, die dann strukturiert werden, um unterschiedliche Eigenschaften in unterschiedlichen Bauteilbereichen zu schaffen, beispielsweise mit unterschiedlichen Eigenschaften in aktiven Gebieten unterschiedlicher Transistorarten, was auf der Grundlage gut etablierter Prozessstrategien bewerkstelligt wird. In anderen Fällen wird zumindest das Material 261 gemeinsam für mehrere Transistorarten vorgesehen, wobei dies von der gesamten Prozessstrategie abhängt. Daraufhin werden die Materialien 263, 264 vorgesehen und nachfolgend wir der resultierende Schichtstapel strukturiert, wie dies auch zuvor beschrieben ist. Daraufhin wird die Abstandshalterstruktur 265 hergestellt, beispielsweise indem zunächst die Beschichtung 265b erzeugt wird, indem diese Schicht möglicherweise strukturiert wird, woran sich das Abscheiden und Strukturieren eines Abstandshaltermaterials anschießt, um den Abstandshalter 265a zu erzeugen, der in einigen anschaulichen Ausführungsformen ein „Opferabstandshalterelement” repräsentiert, das in einer späteren Fertigungsphase zu entfernen ist. Es sollte ferner beachtet werden, dass andere Bauteilbereiche durch eine Maskenschicht abgedeckt sein können, wenn die Herstellung der Aussparungen 203 in dem verformungsinduzierenden Halbleitermaterial in dieser Fertigungsphase zu vermeiden ist.
  • Daraufhin werden die Aussparungen 203 hergestellt, indem eine geeignete Ätztechnik, etwa plasmunterstützte Ätzrezepte, nasschemische Ätzchemien oder eine Kombination davon angewendet werden. Dieses Strukturierungsprozesses wird folglich auch die zuvor zusammenhängende Schicht 202b, die auf dem aktiven Gebiet 202a gebildet ist, strukturiert, wodurch Seitenwandbereiche 202s freigelegt werden. Danach wird das Bauelement für einen nachfolgenden epitaktischen Aufwachsprozess vorbereitet, wobei dies das Ausführen von Reinigungsprozessen und dergleichen beinhaltet.
  • 2b zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein selektiver epitaktischer Aufwachsprozess 206 ausgeführt, um ein kristallines Halbleitermaterial in Form einer Beschichtung 210 zumindest auf einigen freiliegenden Oberflächenbereichen 203s der Aussparungen 203 zu erzeugen. Dazu werden etablierte Abscheiderezepte angewendet, wobei insbesondere die Vorstufengase so gewählt sind, dass die gewünschte Materialzusammensetzung für die Beschichtung 210 erhalten wird. In einigen anschaulichen Ausführungsformen ist die Materialzusammensetzung der Beschichtung 210 sehr ähnlich zu der Materialzusammensetzung des Basismaterials 202m, so dass eine entsprechende Gitterfehlanpassung zwischen dem Material 210 und dem Basismaterial 202m im Wesentlichen Null ist und jedem Falle kleiner ist im Vergleich zu der Gitterfehlanpassung der Schicht 202b im Vergleich zu dem Halbleiterbasismaterial 202m. Wenn das Basismaterial 202m einen Siliziumanteil von 99 Atomprozent oder mehr aufweist, beträgt der Siliziumanteil des Materials 210 90% oder mehr, und in einigen anschaulichen Ausführungsformen ist dieser Anteil 99 Atomprozent oder höher. Wie gut bekannt ist, können während eines selektiven epitaktischen Aufwachsprozesses die Prozessparameter, etwa Druck, Temperatur und dergleichen, geeignet so eingestellt werden, dass vorzugsweise eine Haftung von Material an freiliegenden kristallinen Oberflächenbereichen stattfindet, wobei sogar ein gewisser Grad an Selektivität zwischen unterschiedlichen Oberflächenorientierungen beobachtet wird. Beispielsweise ist das aktive Gebiet 202a in einer standardmäßigen Kristallkonfiguration vorgesehen, d. h. eine vertikale Oberfläche des Basismaterials 202m in 2b entspricht einer (110) Kristallebene, während ein im Wesentlichen horizontaler Oberflächenbereich einer (100) Kristallebene entspricht. Während des Prozesses 206 werden folglich die Prozessparameter so gewählt, dass ähnliche Aufwachsraten für beide Kristallebenen erreicht werden, so dass eine Unterseitenschicht 210b eine ähnliche Dicke im Vergleich zu einer Seitenschicht 210s der Beschichtung 210 besitzt. Es sollte jedoch beachtet werden, dass auch ein unterschiedliches Verhältnis der entsprechenden Aufwachsraten ausgewählt werden kann, indem die Prozessparameter geeignet eingestellt werden. Beispielsweise kann eine größere Aufwachsrate an den Seitenwänden der Aussparungen 203 eingestellt werden, so dass in zuverlässiger Weise die Seitenwandoberflächenbereiche 202s des Materials 202b bedeckt werden. Beispielsweise wird eine mittlere Dicke der Beschichtung 210 zu 1 nm oder zu mehreren Nanometern, etwa 5 bis 10 nm, festgelegt, wobei dies von der gewünschten „Entkopplungswirkung” der Beschichtung 210 abhängt.
  • 2c zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der das Bauelement 200 der Einwirkung einer weiteren selektiven Abscheideatmosphäre 207 unterliegt, in der zumindest ein Teil eines verformungsinduzierenden Halbleitermaterials, der durch 204a angegeben ist, in den Aussparungen 203 und somit zumindest auf einem Teil der zuvor aufgebrachten Beschichtung 210 hergestellt wird. Dazu wird der Abscheideprozess 207 auf der Grundlage gut etablierter selektiver epitaktischer Aufwachsrezepte ausgeführt, wobei die Beschichtung 210 als ein effizientes Schablonenmaterial dient, um den Materialbereich 204a mit einer gewünschten Gitterkonfiguration aufzuwachsen. Wie zuvor erläutert ist, unterscheidet sich die Materialzusammensetzung 204a von der Materialzusammensetzung des Basismaterials 202 und unterscheidet sich somit auch von der Materialzusammensetzung der Beschichtung 210. Somit ist die Gitterfehlanpassung des Materials 204a unterschiedlich zu der Gitterfehlanpassung der Beschichtung 210 und ist beabsichtigt, eine gewünschte Art an Verformung in den Kanalgebieten 251 hervorzurufen, wie dies auch zuvor erläutert ist. In einigen anschaulichen Ausführungsformen ist die Gitterfehlanpassung des Materials 204 größer als die Gitterfehlanpassung des Materials 202b, selbst wenn die gleiche Art an Atomsorte in diesen Materialien vorgesehen ist. Beispielsweise wird das Material 204a in Form einer Silizium/Germanium-Legierung mit einer Germaniumkonzentration von ungefähr 25 bis 30 Atomprozent oder mehr vorgesehen, wobei dies von den gesamten erforderlichen Transistoreigenschaften abhängt.
  • 2d zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt füllt ein verformungsinduzierendes Halbleitermaterial 204 vollständig die Aussparungen 203 oder ist mit einer Überschusshöhe vorgesehen, wenn dies für die weitere Bearbeitung erforderlich ist. Dazu wird das Bauelement 200 in einer weiteren selektiven Abscheideatmosphäre 208 behandelt, wodurch ein Material 204b erzeugt wird, das in einigen anschaulichen Ausführungsformen eine andere Materialzusammensetzung, etwa im Hinblick auf eine Konzentration einer verformungsinduzierenden Atomsorte im Vergleich zu dem zuvor abgeschiedenen Bereich 204a aufweist. Beispielsweise besitzt das Material 204b, wenn es in Form einer Silizium/Germanium-Legierung vorgesehen ist, eine geringere Germaniumkonzentration und somit eine geringere Gitterfehlanpassung im Vergleich zu dem Material 204a, wodurch ein abgestuftes Konzentrationsprofil des Materials 204 geschaffen wird, was in einigen Transistorkonfigurationen vorteilhaft sein kann, wie dies zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Andererseits liegt eine mittlere Gitterfehlanpassung des Materials 204, d. h. der Bereiche 204a, 204b, dennoch deutlich größer im Vergleich zu einer Gitterfehlanpassung der Beschichtung 210, wenn dieses Beschichtungsmaterial überhaupt eine Gitterfehlanpassung in Bezug auf das Basismaterial 202m besitzt. Die Abscheideatmosphäre 208 kann auf der Grundlage gut etablierter Prozessrezepte eingerichtet werden. In einigen anschaulichen Ausführungsformen werden die Prozesse 206, 207 (siehe 2b, 2c) und 208 in dem gleichen Prozessreaktor ausgeführt, so dass diese Prozesse als ein in-situ-Prozess betrachtet werden können, d. h. als ein Prozess, der keine Transportaktivitäten des Bauelements 200 zwischen den diversen Abscheideschritten erfordert.
  • Auf Grund der Anwesenheit des Beschichtungsmaterials 210 können somit die Aussparungen 203 mit dem Material 204 mit einem gewünschten Konzentrationsprofil gefüllt werden, wobei gleichzeitig eine Trennung in Bezug auf das Material 202b erreicht wird.
  • Es sollte beachtet werden, dass das Material 204 generell mit einem beliebigen gewünschten Konzentrationsprofil vorgesehen werden kann, beispielsweise als ein im Wesentlichen gleichmäßiges Material oder mit einem komplexeren Konzentrationsprofil in lateraler und vertikaler Richtung, wie dies zum Einstellen der gewünschten Transistoreigenschaften erforderlich sein kann. Des weiteren ist zu beachten, dass das Abscheiden der Materialien 204a, 204b auch das Einstellen eines gewünschten Verhältnisses einer Aufwachsselektivität der diversen Kristallebenen beinhalten kann, um beispielsweise ein Wachstum von unten nach oben zu fördern, während in anderen Fallen (nicht gezeigt) eine im Wesentlichen ähnliche Aufwachsrate für die vertikalen und horizontalen Richtungen angewendet wird.
  • Daraufhin wird die Bearbeitung fortgesetzt, indem beispielsweise ein Teil der Abstandshalterstruktur 265, etwa das Abstandshalterelement 265a entfernt wird, was auf der Grundlage nasschemischer Rezepte, beispielsweise unter Anwendung von APM und dergleichen, bewerkstelligt wird, wobei die verbesserte Kristallstruktur und die Anwesenheit der Beschichtung 210 in einer kritischen Zone 205, d. h. in einer Zone, in der unterschiedliche Materialzusammensetzungen mit unterschiedlichen Gitterfehlanpassungen in unmittelbarer Nähe zueinander angeordnet sind, zu einem geringen Ätzschaden führt, wodurch bessere Bedingungen für die weitere Bearbeitung geschaffen werden.
  • 2e zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind Transistoren 250a, 250b in und über dem aktiven Gebiet 202a ausgebildet und besitzen Drain- und Sourcegebiete 252, die zumindest teilweise in dem verformungsinduzierenden Halbleitermaterial 204 ausgebildet sind. Wie zuvor erläutert ist, kann auf Grund der Anwesenheit des Materials 204 mit einer geringeren Anzahl an Gitterdefekten insbesondere in der Nähe des Materials 202b die resultierende Verformung 253 in dem Kanalgebiet 251 verbessert werden im Vergleich zu einem konventionellen Bauelement, das ansonsten identische Transistorparameter besitzt. Auf Grund des besseren Ätzwiderstandes, wie dies zuvor erläutert ist, kann ferner die Integrität der Gateelektrodenstrukturen 260a, 260b während der weiteren Bearbeitung bewahrt werden, wenn etwa eine geeignete Abstandshalterstruktur 266 hergestellt wird und jegliche dielektrische Deckmaterialien und dergleichen entfernt werden.
  • Das in 2e gezeigte Bauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, indem etwa die Drain- und Sourcegebiete 252 auf der Grundlage von Implantationstechniken erzeugt werden, wobei auch ein Teil der Drain- und Sourcedotiermittel beim Abscheiden des Materials 204 und möglicherweise der Beschichtung 210 eingebaut werden kann, indem die gewünschte Dotierstoffsorte in die jeweilige Abscheideatmosphäre eingebracht wird. Zu beachten ist ferner, dass ein Teil der Drain- und Sourcegebiete 252 vor oder nach der Herstellung des Materials 204 abhängig von der gesamten Prozessstrategie hergestellt werden kann. Ferner kann die Abstandshalterstruktur 266 mit einer geeigneten Konfiguration so vorgesehen werden, dass diese als eine effiziente Implantationsmaske zum Einstellen des lateralen und vertikalen Profils der Drain- und Sourcegebiete 252 dient. Nach jeglichen Hochtemperaturprozessen wird die weitere Bearbeitung fortgesetzt, beispielsweise durch Herstellen eines Metallsilizids in dem Elektrodenmaterial 263 und in den Drain- und Sourcegebieten 252, woran sich das Abscheiden geeigneter dielektrischer Materialien anschließt, um die Transistoren 250a, 250b einzuschließen und damit zu passivieren. Daraufhin werden geeignete Kontaktelemente auf der Grundlage gut etablierter Prozessstrategien bereitgestellt.
  • 3a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 mit einem Substrat 301 und einer Halbleiterschicht 302, die in mehrere aktive Gebiete auf der Grundlage einer geeigneten Isolationsstruktur 302c unterteilt ist, wobei der Einfachheit halber ein einzelnes aktives Gebiet 302a in 3a gezeigt ist. Eine Gateelektrodenstruktur 360 ist auf dem aktiven Gebiet 302a ausgebildet und besitzt einen geeigneten Aufbau, wie dies beispielsweise auch zuvor mit Bezug zu den Halbleiterbauelementen 100 und 200 erläutert ist. Ferner ist ein schwellwertspannungseinstellendes Halbleitermaterial 302b als ein Teil des aktiven Gebiets 302a vorgesehen, wie dies auch zuvor erläutert ist. Es sollte generell beachtet werden, dass die bislang beschriebenen Komponenten einen ähnlichen Aufbau besitzen und durch ähnliche Prozesstechniken hergestellt werden können, wie dies auch zuvor mit Bezug zu den Bauelementen 100 und 200 erläutert ist. In der gezeigten Fertigungsphase sind ferner Aussparungen 303 in dem aktiven Gebiete 302a ausgebildet und besitzen eine gewünschte Querschnittsform und Größe, um damit den Erfordernissen eines Transistors zu genügen, der noch herzustellen ist. In der gezeigten Ausführungsform ist eine hexagonale Aussparung vorgesehen, wobei geneigte Seitenwandbereiche 303s die Aussparungen 303 in Bezug auf ein Kanalgebiet 351 begrenzen. Beispielsweise entsprechen die Oberflächenbereiche 303s im Wesentlichen den (111) Kristallebenen. Dazu wird das Bauelement 300 gemäß Prozessstrategien hergestellt, wie sie auch zuvor beschrieben sind, und nach der Herstellung der Gateelektrodenstruktur 360 werden die Aussparungen 303 erzeugt, indem beispielsweise zunächst ein anisotroper Ätzprozess angewendet wird und nachfolgend die endgültige Größe und die Form der Aussparungen 303 eingestellt werden, indem eine kristallographisch anisotrope Ätztechnik angewendet wird, beispielsweise auf der Grundlage etablierter nasschemischer Ätzrezepte unter Anwendung von TMAH (Tetramethylammoniumhydroxid), Kaliumhydroxid und dergleichen. Während des kristallographischen anisotropen Ätzprozesses dienen die (111) Kristallebenen als effiziente Ätzstoppschichten, wodurch eine präzise Steuerung der Größe und der Form der Aussparungen 303 möglicht ist. Daraufhin wird ein selektiver epitaktischer Aufwachsprozess ausgeführt, um eine kristalline Beschichtung 310 zumindest auf einem Teil freiliegender Oberflächenbereiche der Aussparungen 303 zu erzeugen, wobei in einigen anschaulichen Ausführungsformen die Prozessparameter so eingestellt sind, dass vorzugsweise Material auf den geneigten Oberflächenbereichen 303s abgeschieden wird, während eine Materialabscheidung auf horizontalen Oberflächenbereichen reduziert ist, wodurch eine geringere Schichtdicke geschaffen wird. In anderen Fällen wird eine ähnliche Aufwachsrate für jeglichen Oberflächenbereich ausgewählt, wenn eine im Wesentlichen vollständige Abdeckung freiliegender Oberflächenbereiche der Aussparungen 303 als geeignet erachtet wird.
  • 3b zeigt schematisch das Bauelement 300 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein verformungsinduzierendes Halbleitermaterial 304 so vorgesehen, dass es die Aussparungen 303 füllt, wobei ein gewünschtes Profil der Materialzusammensetzung des Materials 304 eingestellt sein kann, wie dies auch zuvor erläutert ist. Beispielsweise ist ein erster Bereich 304a mit einer moderat großen Gitterfehlanpassung in Bezug auf das Basismaterial des aktiven Gebiets vorgesehen, woran sich ein zweiter Bereiche 304b anschließt, der eine deutlich geringere Gitterfehlanpassung besitzt, so dass bessere Bedingungen während der weiteren Bearbeitung des Bauelements 300 geschaffen werden. Wie ferner gezeigt ist, kann das Aufwachsen des Materials 304 beim Ausführen der entsprechenden selektiven epitaktischen Aufwachsprozesse so eingestellt werden, dass ein Füllverhalten von unten nach oben erreicht wird, wobei das Materialwachstum auf den geneigten (111) Oberflächenbereichen reduziert ist. Andererseits kann die Beschichtung 310 zuverlässig das Material 304 von dem Material 302b „entkoppeln”, die sich in der Materialzusammensetzung und somit in der Gitterfehlanpassung unterscheiden; beim Füllen der Aussparungen 303 wird eine Bauteilkonfiguration erreicht, in der das Material 304 ein geeignetes Profil in Bezug auf die Materialzusammensetzung besitzt, ohne jedoch unnötige Gitterdefekte in der Nähe des schwellwertspannungseinstellenden Halbleitermaterials 302b hervorzurufen. Die Beschichtung 310 mit einer ähnlichen Materialzusammensetzung wie das Basismaterial des aktiven Gebiets kann mit einer gewünschten Dicke 310t an den geneigten Oberflächenbereichen hergestellt werden, während eine Dicke 310b an horizontalen Oberflächenbereichen ähnlich oder deutlich geringer ist, wobei dies von der zuvor angewendeten Prozessstrategie abhängt, wie dies zuvor erläutert ist.
  • 3c zeigt schematisch das Bauelement 300 gemäß weiteren anschaulichen Ausführungsformen. Wie gezeigt, ist ein erster Bereich 304a des verformungsinduzierenden Materials 304 in den Aussparungen 303 so ausgebildet, dass dieses Material die Aussparungen bis zu einer gewünschten Höhe füllt, was bewerkstelligt werden kann, indem geeignete Abscheideparameter ausgewählt werden, um damit eine Abscheidung im Wesentlichen von unten nach oben zu erreichen. In diesem Falle kann eine Materialabscheidung auf den Oberflächenbereichen 303s, d. h., auf den (111) Ebenen, effizient unterdrückt werden. Daraufhin wird die Abscheideatmosphäre geändert, indem beispielsweise die Zufuhr einer verformungsinduzierenden Atomsorte verringert oder unterbrochen wird und indem Parameter geändert werden, um vorzugsweise Material auf (111) Ebenen abzuscheiden, um damit die Beschichtung 310 auf dem verbleibenden Teil der geneigten Oberflächenbereiche 303s zu bilden. Somit kann das Material 310 mit der gewünschten Pufferwirkung zuverlässig in der Art vorgesehen werden, dass das Material 302b von einem weiteren Teil des Materials 304 getrennt ist, der noch in den Aussparungen 303 herzustellen ist. Es sollte beachtet werden, dass eine gewisse Menge des Materials der Beschichtung 310, wenn es auf dem Material 304a abgeschieden wird, wie dies durch die gestrichelte Linie angezeigt ist, im Wesentlichen nicht die gesamte verformungsinduzierende Wirkung des Materials 304 beeinflusst. Daraufhin wird die Bearbeitung fortgesetzt, indem ein verbleibender Teil des Materials 304 aufgebracht wird, möglicherweise mit einer unterschiedlichen Materialzusammensetzung im Vergleich zu dem Bereiche 304a, wenn dies im Hinblick auf die gesamten Bauteilerfordernissen als geeignet erachtet wird. Danach geht die Bearbeitung weiter, wie dies auch zuvor beschrieben ist.
  • Es sollte beachtet werden, dass jede der Prozesstechniken und Komponenten, wie sie zuvor mit Bezug zu den 3a bis 3c beschrieben sind, auch effizient in dem Bauelement 200, das mit Bezug zu den 2a bis 2e beschrieben ist, eingebaut oder implementiert werden kann.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen ein verformungsinduzierendes Halbleitermaterial in das aktive Gebiet eingebaut wird, indem eine Saatschicht oder Pufferschicht zumindest zwischen einem schwellwertspannungseinstellenden Halbleitermaterial und der verformungsinduzierenden Halbleiterlegierung vorgesehen wird. Auf diese Weise kann die Anzahl der Gitterdefekte verringert und die gesamte verformungsinduzierende Wirksamkeit verbessert werden. Ferner wird ein höherer Ätzwiderstand in Bezug auf nasschemische Mittel, etwa APM, erreicht. Zu beachten ist, dass in den zuvor beschriebenen Ausführungsformen hauptsächlich auf eine Silizium/Germanium-Legierung oder ein Material für die schwellwertspannungseinstellende Halbleiterlegierung das verformungsinduzierende Material Bezug genommen wird. In anderen anschaulichen Ausführungsformen kann, wenn eine kompressive Verformung in dem Kanalgebiet des betrachteten Transistors erforderlich ist, eine Atomsorte mit einem größeren kovalenten Radius im Vergleich zu Silizium oder generell im Vergleich zu dem Halbleiterbasismaterial eingebaut werden, beispielsweise unter Verwendung von Zinn, möglicherweise in Verbindung mit Germanium und dergleichen. Ferner kann in dem schwellwertspannungseinstellenden Halbleitermaterial eine andere Atomsorte im Vergleich zu Germanium eingebaut sein, wenn dies zum Einstellen der gesamten elektronischen Eigenschaften geeignet ist. Ebenso können andere verformungsinduzierende Atomsorten, etwa Kohlenstoff, Phosphor und dergleichen eingesetzt werden, wenn dies zur Verbesserung des gesamten Leistungsverhaltens des betrachteten Transistors geeignet ist. Somit können effiziente verformungsinduzierende Mechanismen auf der Grundlage eines eingebetteten verformungsinduzierenden Halbleitermaterials eingerichtet werden, das ein graduelles oder abgestuftes Konzentrationsprofil besitzt, wobei das zusätzliche Puffermaterial eine weitere Skalierung kritischer Abmessungen ermöglicht, so dass Transistoren mit einer Gatelänge von 40 nm und deutlich weniger hergestellt werden können. Auf Grund der effizienten Pufferwirkung kann generell das Konzept des Bereitstellens komplexer Gateelektrodenstrukturen mit einem dielektrischen Material mit großem ε und einem metallenthaltenden Elektrodenmaterial auf kleinere Gatelängen erweitert werden, ohne dass unerwünscht die gesamten Ausbeuteverluste erhöht werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren zur Herstellung eines Transistors in einem Halbleiterbauelement, wobei das Verfahren umfasst: Bilden einer Aussparung in einem aktiven Gebiet lateral benachbart zu einer Gateelektrodenstruktur, wobei das aktive Gebiet ein Halbleiterbasismaterial aufweist; Bilden einer Beschichtung aus einem ersten Halbleitermaterial auf zumindest einem Teil freiliegender Oberflächenbereiche der Aussparung, wobei das erste Halbleitermaterial eine erste Materialzusammensetzung besitzt; Bilden eines zweiten Halbleitermaterials in der Aussparung und zumindest auf einem Teil der Beschichtung derart, dass die Aussparung mit einem verformungsinduzierenden Material gefüllt wird, wobei das zweite Halbleitermaterial eine verformungsinduzierende Atomsorte und eine zweite Materialzusammensetzung aufweist, die sich von der ersten Materialzusammensetzung unterscheidet; und Bilden von Source- und Draingebieten zumindest in einem Teil des zweiten Halbeleitermaterials.
  2. Verfahren nach Anspruch 1, wobei das erste Halbleitermaterial eine Gitterfehlanpassung zu dem Basismaterial des aktiven Gebietes besitzt, die kleiner ist als eine Gitterfehlanpassung des zweiten Halbleitermaterials zu dem Basismaterial.
  3. Verfahren nach Anspruch 2, wobei das erste Halbleitermaterial Silizium mit einer Konzentration von 90 Atomprozent oder mehr aufweist.
  4. Verfahren nach Anspruch 3, wobei das erste Halbleitermaterial Silizium mit einer Konzentration von 99 Atomprozent oder mehr aufweist.
  5. Verfahren nach Anspruch 1, das ferner umfasst: Bilden eines schwellwertspannungseinstellenden Halbleitermaterials auf dem Basismaterial vor dem Bilden der Aussparung.
  6. Verfahren nach Anspruch 5, wobei das schwellwertspannungseinstellende Halbleitermaterial und das zweite Halbleitermaterial so hergestellt werden, dass diese eine Atomsorte mit einer Konzentration von 10 Atomprozent oder mehr aufweisen und diese Atomsorte einen kovalenten Radius besitzt, der größer ist als ein kovanlenter Radius von Silizium.
  7. Verfahren nach Anspruch 1, wobei Bilden des zweiten Halbleitermaterials umfasst Bilden eines ersten Bereichs mit einer ersten Konzentration der verformungsinduzierenden Atomsorte und Bilden eines zweiten Bereichs mit einer zweiten Konzentration der verformungsinduzierenden Sorte, wobei die erste Konzentration sich von der zweiten Konzentration unterscheidet.
  8. Verfahren nach Anspruch 1, das ferner umfasst: Bilden der Gateelektrodenstruktur derart, dass diese ein dielektrisches Material mit großem ε in einer Gatedielektrikumsschicht enthält.
  9. Verfahren nach Anspruch 8, wobei Bilden der Gateelektrodenstruktur umfasst: Bereitstellen eines metallenthaltenden Elektrodenmaterials über der Gatedielektrikumsschicht vor dem Bilden der Aussparung.
  10. Verfahren nach Anspruch 9, wobei Bilden der Gateelektrodenstruktur umfasst: Bilden einer Abstandshalterstruktur, und wobei das Verfahren ferner umfasst: Verwenden der Abstandshalterstruktur als eine Ätzmaske beim Bilden der Aussparung.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Entfernen eines Teils der Abstandshalterstruktur nach dem Bilden des zweiten Halbleitermaterials.
  12. Verfahren nach Anspruch 1, wobei der Transistor ein p-Kanaltransistor ist.
  13. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden eines ersten kristallinen Halbleitermaterials auf einem Halbleiterbasismaterial eines aktiven Gebiets, wobei das erste kristalline Halbleitermaterial eine erste Gitterfehlanpassung in Bezug auf das Halbleiterbasismaterial besitzt; Bilden einer Gateelektrodenstruktur auf dem ersten kristallinen Halbleitermaterial; Bilden einer Aussparung in dem aktiven Gebiet in Anwesenheit der Gateelektrodenstruktur; Bilden eines zweiten kristallinen Halbleitermaterials als eine Beschichtung auf zumindest einem Teil eines freiliegenden Oberflächenbereichs der Aussparung, wobei das zweite kristalline Halbleitermaterial eine zweite Gitterfehlanpassung in Bezug auf das Halbleitermaterial besitzt und wobei die zweite Gitterfehlanpassung kleiner ist als die erste Gitterfehlanpassung; und Füllen der Aussparung mit einem dritten kristallinen Halbleitermaterial mit einer dritten gemittelten Gitterfehlanpassung in Bezug auf das Halbleiterbasismaterial, wobei die dritte gemittelte Gitterfehlanpassung größer ist als die zweite Gitterfehlanpassung.
  14. Verfahren nach Anspruch 13, wobei Bilden der Gateelektrodenstruktur umfasst: Bereitstellen einer Gatedielektrikumsschicht derart, dass diese ein dielektrisches Material mit großem ε aufweist.
  15. Verfahren nach Anspruch 13, wobei Füllen der Aussparung mit dem dritten Halbleitermaterial umfasst: Bilden eines ersten Bereichs und eines zweiten Bereichs, wobei der erste und der zweite Bereich jeweils eine andere Gitterfehlanpassung besitzen.
  16. Verfahren nach Anspruch 15, wobei die Gitterfehlanpassung des ersten und/oder des zweiten Bereichs kleiner ist als die erste Gitterfehlanpassung.
  17. Verfahren nach Anspruch 13, wobei das erste und das dritte kristalline Halbleitermaterial eine Atomsorte mit einer Konzentration von 10 Atomprozent oder mehr aufweisen und wobei ein kovalenter Radius dieser Atomsorte größer ist als der kovalente Radius von Silizium.
  18. Verfahren nach Anspruch 13, wobei das zweite und das dritte kristalline Halbleitermaterial in-situ hergestellt werden.
  19. Halbleiterbauelement mit: einem Draingebiet und einem Sourcegebiet, die in einem aktiven Gebiet eines Transistors ausgebildet sind; einem Kanalgebiet, das lateral zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, wobei das Kanalgebiet ein Halbleiterbasismaterial und ein schwellwertspannungseinstellendes Halbleitermaterial, das auf dem Halbleiterbasismaterial ausgebildet ist, aufweist; einer Gateelektrodenstruktur, die auf dem schwellwertspannungseinstellenden Halbleitermaterial ausgebildet ist; einer verformungsinduzierenden Halbleiterlegierung, die in dem aktiven Gebiet hergestellt ist; und einer kristallinen Pufferschicht, die zwischen dem schwellwertspannungseinstellenden Halbleitermaterial und der verformungsinduzierenden Halbeleiterlegierung ausgebildet ist.
  20. Halbleiterbauelement nach Anspruch 19, wobei die kristalline Pufferschicht das verformungsinduzierende Halbleitermaterial von dem Halbleiterbasismaterial trennt.
DE102011076696A 2011-05-30 2011-05-30 Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement Expired - Fee Related DE102011076696B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102011076696A DE102011076696B4 (de) 2011-05-30 2011-05-30 Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement
US13/483,481 US9224863B2 (en) 2011-05-30 2012-05-30 Performance enhancement in transistors by providing an embedded strain-inducing semiconductor material on the basis of a seed layer
US14/944,833 US9484459B2 (en) 2011-05-30 2015-11-18 Performance enhancement in transistors by providing an embedded strain-inducing semiconductor material on the basis of a seed layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011076696A DE102011076696B4 (de) 2011-05-30 2011-05-30 Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102011076696A1 true DE102011076696A1 (de) 2012-12-06
DE102011076696B4 DE102011076696B4 (de) 2013-02-07

Family

ID=47173138

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011076696A Expired - Fee Related DE102011076696B4 (de) 2011-05-30 2011-05-30 Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement

Country Status (2)

Country Link
US (2) US9224863B2 (de)
DE (1) DE102011076696B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011076695B4 (de) * 2011-05-30 2013-05-08 Globalfoundries Inc. Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
US8652917B2 (en) * 2012-05-23 2014-02-18 GlobalFoundries, Inc. Superior stability of characteristics of transistors having an early formed high-K metal gate
TWI625792B (zh) * 2014-06-09 2018-06-01 聯華電子股份有限公司 半導體元件及其製作方法
KR102192571B1 (ko) * 2014-12-04 2020-12-17 삼성전자주식회사 버퍼 층을 갖는 반도체 소자 및 그 형성 방법
US9812570B2 (en) 2015-06-30 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10249502B2 (en) * 2016-01-22 2019-04-02 International Business Machines Corporation Low resistance source drain contact formation with trench metastable alloys and laser annealing
US10304957B2 (en) * 2016-09-13 2019-05-28 Qualcomm Incorporated FinFET with reduced series total resistance
WO2019108237A1 (en) * 2017-11-30 2019-06-06 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197412A1 (en) * 2007-02-16 2008-08-21 Da Zhang Multi-layer source/drain stressor
US20100264470A1 (en) * 2009-04-21 2010-10-21 Applied Materials, Inc. Nmos transistor devices and methods for fabricating same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545023B2 (en) * 2005-03-22 2009-06-09 United Microelectronics Corp. Semiconductor transistor
US7479422B2 (en) * 2006-03-10 2009-01-20 Freescale Semiconductor, Inc. Semiconductor device with stressors and method therefor
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
JP5315922B2 (ja) * 2008-10-27 2013-10-16 富士通セミコンダクター株式会社 半導体装置の製造方法
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080197412A1 (en) * 2007-02-16 2008-08-21 Da Zhang Multi-layer source/drain stressor
US20100264470A1 (en) * 2009-04-21 2010-10-21 Applied Materials, Inc. Nmos transistor devices and methods for fabricating same

Also Published As

Publication number Publication date
US9224863B2 (en) 2015-12-29
US20160071978A1 (en) 2016-03-10
US9484459B2 (en) 2016-11-01
DE102011076696B4 (de) 2013-02-07
US20120305995A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102011076696B4 (de) Verfahren zur Leistungssteigerung in Transistoren durch Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials auf der Grundlage einer Saatschicht und entsprechendes Halbleiterbauelement
DE102008035812B4 (de) Flacher pn-Übergang, der durch in-situ-Dotierung während des selektiven Aufwachsens einer eingebetteten Halbleiterlegierung mittels eines zyklischen Aufwachs-Ätz-Abscheideprozesses gebildet wird
DE102010064280B4 (de) Verfahren zur Verringerung der Defektraten in PFET-Transistoren, die ein Si/GE Halbleitermaterial aufweisen, durch Vorsehen einer graduellen Ge-Konzentration, und entsprechende PFET-Transistoren
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102010002450B4 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε und angepassten Kanalhalbleitermaterialien
DE102009010847A1 (de) Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwedung eines gemeinsamen Ätzprozesses für Aussparungen
DE102009047304A1 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102010064282B4 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102010063296A1 (de) Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102008063402A1 (de) Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten
DE102010064284B4 (de) Verfahren zur Herstellung eines Transistors mit einer eingebetteten Sigma-förmigen Halbleiterlegierung mit erhöhter Gleichmäßigkeit
DE102011076695B4 (de) Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
DE102008044983B4 (de) Verfahren zum Herstellen eines strukturierten verformten Substrats, insbesondere zur Herstellung verformter Transistoren mit geringerer Dicke der aktiven Schicht
DE102008049723A1 (de) Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
DE102010063774A1 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102010029531A1 (de) Verringerung der Defektraten in PFET-Transistoren mit einem Si/Ge-Halbleitermaterial, das durch epitaktisches Wachsen hergestellt ist
DE102011090170B4 (de) Verfahren zur Herstellung von Metallgatestapeln mit großem ε mit erhöhter Integrität durch Herstellen von STI-Gebieten nach den Gatemetallen
DE102009047314A1 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch Reduzieren einer Breite von Versatzabstandshaltern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130508

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee