CN103050389A - 低应力igbt沟槽型栅极的成长方法 - Google Patents
低应力igbt沟槽型栅极的成长方法 Download PDFInfo
- Publication number
- CN103050389A CN103050389A CN2012105454302A CN201210545430A CN103050389A CN 103050389 A CN103050389 A CN 103050389A CN 2012105454302 A CN2012105454302 A CN 2012105454302A CN 201210545430 A CN201210545430 A CN 201210545430A CN 103050389 A CN103050389 A CN 103050389A
- Authority
- CN
- China
- Prior art keywords
- groove
- stress
- deposition
- igbt
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种低应力IGBT沟槽型栅极的成长方法，该方法在成长完栅极氧化层后，进行以下工艺步骤：1）在栅极氧化层上沉积一层多晶硅，并确保沉积后，沟槽内留有缝隙；2）多晶体回刻，形成上方开口的沟槽填充形貌；3）高温退火；4）多晶硅补沉积，形成无缝填充的沟槽作为栅极。其中，步骤1）至2）或步骤1）至3）可以重复多次进行。该方法通过多次多晶硅成膜和高温退火，使多晶硅的大部分应力得以释放，避免了后续高温工艺引入的应力累积，从而降低了硅片的面内应力，改善了硅片的翘曲度，保证了后续工艺流程中硅片的正常传送。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及一种低应力IGBT沟槽型栅极的成长方法。
背景技术
在半导体各类器件结构中，沟槽式晶闸管由于其特殊的通道特性和电学特征被广泛运用于各类功率器件，特别是IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，由于其独特的高压高电流的工作环境，其沟槽式晶闸管要求较大尺寸的沟槽栅极。目前，IGBT沟槽型栅极的制作方法是在栅极氧化层成长完成后，一步沉积多晶硅作为栅极。由于多晶硅本身很大的正应力，导致硅片的翘曲度很差，尤其是在沟槽较深的情况下，应力问题更为突出，严重的应力将导致硅片翘曲度增加，如图1和表1所示，导致整个IGBT工艺流程特别是光刻设备面临传送难题，甚至可能导致硅片无法流片或发生碎片事件。此外，应力还会使沟槽填充存在明显的缝隙，严重影响到器件的特性。
表1IGBT工艺流程中硅片曲率半径的变化情况
| 工艺步骤 | 硅片曲率半径（米） |
| 投片 | 332 |
| 沟槽刻蚀 | -266 |
| 栅极氧化层 | -251 |
| 栅极多晶硅 | 32 |
发明内容
本发明要解决的技术问题是提供一种低应力IGBT沟槽型栅极的成长方法，它可以降低IGBT沟槽型栅极的应力。
为解决上述技术问题，本发明的第一种低应力IGBT沟槽型栅极的成长方法，在成长完栅极氧化层后，进行以下工艺步骤：
1）在栅极氧化层上沉积一层多晶硅，并确保沉积后，沟槽内留有缝隙；
2）多晶体回刻，形成上方开口的沟槽填充形貌；
3）重复0～8次步骤1）至2）；
4）高温退火；
5）多晶硅补沉积，形成无缝填充的沟槽作为栅极。
为解决上述技术问题，本发明的第二种低应力IGBT沟槽型栅极的成长方法，在成长完栅极氧化层后，进行以下工艺步骤：
1）在栅极氧化层上沉积一层多晶硅，并确保沉积后，沟槽内留有缝隙；
2）多晶体回刻，形成上方开口的沟槽填充形貌；
3）高温退火；
4）重复0～8次步骤1）至2）；
5）多晶硅补沉积，形成无缝填充的沟槽作为栅极。
上述两种方法中，步骤1）的多晶硅沉积可以采用低压化学气相沉积（LPCVD）方法，沉积温度为450～700℃，较佳为530℃；沉积压力为10～1000帕，较佳为25帕。
高温退火可以在炉管或其他热处理设备中进行，退火温度为700～1150℃，退火时间为5～200分钟。较佳的是在950℃下退火30分钟。
本发明通过多次多晶硅成膜和高温退火，使多晶硅的大部分应力得以释放，避免了后续高温工艺引入的应力累积，如此降低了硅片的面内应力，极大地改善了硅片的翘曲度，保证了后续工艺流程中硅片的正常传送。
附图说明
图1是用现有工艺制作的IGBT沟槽型栅极，由于较高的应力，导致硅片翘曲度增加。其中，（B）为（A）的局部放大图。
图2是本发明实施例的IGBT沟槽型栅极的制作方法流程示意图。
图3是用本发明实施例的方法制作的IGBT沟槽型栅极的形貌图。其中，（A）为平视图，（C）为（A）的局部放大图，（B）为（C）的45°俯视图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的低应力IGBT沟槽型栅极的成长方法，其具体工艺步骤如下：
步骤1，采用现有工艺刻蚀出沟槽，并在沟槽内成长一层栅极氧化层，如图2（a）所示。
步骤2，用LPCVD（低压化学气相沉积）炉管在栅极氧化层上沉积一层较厚的多晶硅
如图2（b）所示。LPCVD条件为：温度450～700℃，本实施例采用530℃；压力10～1000帕，本实施例采用25帕。本步多晶硅沉积，应保证沉积后，沟槽还有很小的缝隙没有填充，以释放多晶硅的应力。
步骤3，进行多晶体回刻，形成如图2（c）所示的上方开口的沟槽填充形貌。
步骤4，在炉管进行高温退火，如图2（d）所示。退火温度为700～1150℃，退火时间为5～200分钟。本实施例是在950℃退火30分钟。通过高温退火，多晶硅将会再结晶化，由于沟槽存在缝隙，多晶硅应力能够通过沟槽有效释放。
步骤5，根据所需要的栅极多晶硅膜厚，用LPCVD工艺进行最后的多晶硅补沉积（可以封口，也可以不封口），最终形成无缝填充的沟槽作为栅极，如图2（e）所示。
由于高温退火步骤释放了大部分的应力，硅片面内应力得以降低，硅片的翘曲度得到了很大改善（测量结果显示，按照上述方法成长沟槽型栅极并制作完成IGBT器件后，硅片的曲率半径为54米，而按照现有工艺制作完成IGBT器件后，硅片曲率半径仅有20米），同时也保证了各分层的多晶硅能够相互连通为一体，整体作为一个栅极，如图3所示。
Claims (10)
1.低应力IGBT沟槽型栅极的成长方法，其特征在于，在成长完栅极氧化层后，还包括以下步骤：
1）在栅极氧化层上沉积一层多晶硅，并确保沉积后，沟槽内留有缝隙；
2）多晶体回刻，形成上方开口的沟槽填充形貌；
3）重复0～8次步骤1）至2）；
4）高温退火；
5）多晶硅补沉积，形成无缝填充的沟槽作为栅极。
2.根据权利要求1所述的方法，其特征在于，步骤1），采用低压化学气相沉积方法。
3.根据权利要求2所述的方法，其特征在于，步骤1），沉积温度为450～700℃，压力为10～1000帕。
4.根据权利要求3所述的方法，其特征在于，步骤1），沉积温度为530℃，压力为25帕。
5.根据权利要求1所述的方法，其特征在于，步骤4），在炉管进行高温退火。
6.根据权利要求5所述的方法，其特征在于，步骤4），退火温度为700～1150℃，退火时间为5～200分钟。
7.根据权利要求6所述的方法，其特征在于，步骤4），退火温度为950℃，退火时间为30分钟。
8.低应力IGBT沟槽型栅极的成长方法，其特征在于，在成长完栅极氧化层后，还包括以下步骤：
1）在栅极氧化层上沉积一层多晶硅，并确保沉积后，沟槽内留有缝隙；
2）多晶体回刻，形成上方开口的沟槽填充形貌；
3）高温退火；
4）重复0～8次步骤1）至2）；
5）多晶硅补沉积，形成无缝填充的沟槽作为栅极。
9.根据权利要求8所述的方法，其特征在于，步骤1），采用低压化学气相沉积方法，温度为450～700℃，压力为10～1000帕。
10.根据权利要求8所述的方法，其特征在于，步骤3），在炉管进行高温退火，退火温度为700～1150℃，退火时间为5～200分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105454302A CN103050389A (zh) | 2012-12-14 | 2012-12-14 | 低应力igbt沟槽型栅极的成长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012105454302A CN103050389A (zh) | 2012-12-14 | 2012-12-14 | 低应力igbt沟槽型栅极的成长方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103050389A true CN103050389A (zh) | 2013-04-17 |
Family
ID=48062990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012105454302A Pending CN103050389A (zh) | 2012-12-14 | 2012-12-14 | 低应力igbt沟槽型栅极的成长方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103050389A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449355A (zh) * | 2015-08-06 | 2017-02-22 | 北大方正集团有限公司 | 一种沟槽电容及其制备方法 |
| CN107502874A (zh) * | 2017-09-19 | 2017-12-22 | 常州亿晶光电科技有限公司 | 改善perc高效电池片翘曲的背镀工艺 |
| WO2018165809A1 (en) * | 2017-03-13 | 2018-09-20 | Texas Instruments Incorporated | Transistor device with sinker contacts and methods for manufacturing the same |
| CN110400743A (zh) * | 2019-08-15 | 2019-11-01 | 上海新傲科技股份有限公司 | 多晶硅薄膜半导体衬底的制备方法 |
| CN111354679A (zh) * | 2018-12-20 | 2020-06-30 | 夏泰鑫半导体(青岛)有限公司 | 半导体元器件及其制备方法、电子装置 |
| CN111785629A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅igbt器件的制作方法 |
| CN112271160A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种低应力多晶硅半介质隔离槽的制备方法 |
| CN117747422A (zh) * | 2024-02-21 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070243692A1 (en) * | 2006-04-18 | 2007-10-18 | Micron Technology, Inc. | Methods of filling isolation trenches for semiconductor devices and resulting structures |
| CN101859700A (zh) * | 2009-04-09 | 2010-10-13 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN102592971A (zh) * | 2011-01-14 | 2012-07-18 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
-
2012
- 2012-12-14 CN CN2012105454302A patent/CN103050389A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070243692A1 (en) * | 2006-04-18 | 2007-10-18 | Micron Technology, Inc. | Methods of filling isolation trenches for semiconductor devices and resulting structures |
| CN101859700A (zh) * | 2009-04-09 | 2010-10-13 | 上海先进半导体制造股份有限公司 | 多晶硅淀积工艺 |
| CN102592971A (zh) * | 2011-01-14 | 2012-07-18 | 英飞凌科技股份有限公司 | 半导体器件及其制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449355A (zh) * | 2015-08-06 | 2017-02-22 | 北大方正集团有限公司 | 一种沟槽电容及其制备方法 |
| WO2018165809A1 (en) * | 2017-03-13 | 2018-09-20 | Texas Instruments Incorporated | Transistor device with sinker contacts and methods for manufacturing the same |
| CN110832617A (zh) * | 2017-03-13 | 2020-02-21 | 德克萨斯仪器股份有限公司 | 具有下沉接触件的晶体管器件及其制造方法 |
| CN110832617B (zh) * | 2017-03-13 | 2024-04-16 | 德克萨斯仪器股份有限公司 | 具有下沉接触件的晶体管器件及其制造方法 |
| CN107502874A (zh) * | 2017-09-19 | 2017-12-22 | 常州亿晶光电科技有限公司 | 改善perc高效电池片翘曲的背镀工艺 |
| CN111354679A (zh) * | 2018-12-20 | 2020-06-30 | 夏泰鑫半导体(青岛)有限公司 | 半导体元器件及其制备方法、电子装置 |
| CN110400743A (zh) * | 2019-08-15 | 2019-11-01 | 上海新傲科技股份有限公司 | 多晶硅薄膜半导体衬底的制备方法 |
| CN111785629A (zh) * | 2020-06-28 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅igbt器件的制作方法 |
| CN112271160A (zh) * | 2020-09-25 | 2021-01-26 | 华东光电集成器件研究所 | 一种低应力多晶硅半介质隔离槽的制备方法 |
| CN117747422A (zh) * | 2024-02-21 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
| CN117747422B (zh) * | 2024-02-21 | 2024-04-16 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103050389A (zh) | 低应力igbt沟槽型栅极的成长方法 | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN104779293A (zh) | 沟槽型超级结器件的制造方法 | |
| CN103377907A (zh) | 深沟槽器件的栅极多晶硅的制备方法 | |
| CN101989553B (zh) | 超级结mos管的纵向区的制造方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN105489500A (zh) | 超结vdmos的制备方法及其超结vdmos器件 | |
| CN105575781B (zh) | 沟槽型超级结的制造方法 | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN102148143B (zh) | 半导体器件和晶体管 | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN104377123B (zh) | 成长低应力igbt沟槽型栅极的方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| CN104134609A (zh) | 多层外延超级结架构的半导体器件及其制造方法 | |
| CN105448651B (zh) | 一种衬底上的外延片及其制作方法 | |
| CN105047647A (zh) | 厚外延工艺中光刻对准标记的制作方法 | |
| CN104538452A (zh) | 沟槽型mosfet的结构及制造方法 | |
| CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN104779164A (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN103400752A (zh) | 离子注入工艺在ccd制作中的应用及ccd制作工艺 | |
| CN102800588B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN103021853B (zh) | 处理半导体器件的方法及半导体器件 | |
| CN103035499A (zh) | 成长低应力绝缘栅双极型晶体管沟槽型栅极的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140117 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140117 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130417 |