CN117747422B - 一种低应力深沟槽多晶栅及其制备方法 - Google Patents
一种低应力深沟槽多晶栅及其制备方法 Download PDFInfo
- Publication number
- CN117747422B CN117747422B CN202410193083.4A CN202410193083A CN117747422B CN 117747422 B CN117747422 B CN 117747422B CN 202410193083 A CN202410193083 A CN 202410193083A CN 117747422 B CN117747422 B CN 117747422B
- Authority
- CN
- China
- Prior art keywords
- doped polysilicon
- groove
- polysilicon film
- oxide layer
- preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 84
- 229920005591 polysilicon Polymers 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000011049 filling Methods 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 30
- 238000010586 diagram Methods 0.000 description 7
- 239000011265 semifinished product Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009347 mechanical transmission Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及集成电路制造技术领域，具体提供一种低应力深沟槽多晶栅及其制备方法，解决了现有方法对深且宽沟槽的多晶栅制备时存在硅片翘曲严重的问题，制备方法包括：在硅衬底上刻蚀沟槽，并在沟槽内生长一层栅极氧化层；在沟槽内、栅极氧化层上制备掺杂多晶硅膜；在沟槽内、掺杂多晶硅层上制备未掺杂多晶硅膜；沟槽口处形成第一氧化层，对掺杂多晶硅膜和未掺杂多晶硅膜进行退火；去除第一氧化层；在沟槽中制备上掺杂多晶硅层，形成栅极，所述掺杂多晶硅层能够填满掺杂的多晶硅材料；在掺杂多晶硅层上形成第二氧化层，对多晶硅进行退火。本发明适合深、宽沟槽的多晶栅填充，降低硅衬底的应力，改善硅衬底翘曲，提升硅衬底中心与边缘的一致性。
Description
技术领域
本发明涉及集成电路制造技术领域，具体涉及一种低应力深沟槽多晶栅及其制备方法。
背景技术
在半导体的各类器件结构中，沟槽类的结构由于其性能和电学参数独有的特性得到了广泛的应用，而对于各类大功率器件，如IGBT，屏蔽栅MOS等，大尺寸的深沟槽的栅极填充在这类器件中应用非常广泛，目前对于这类器件的栅极制作方法是在栅极氧化层生长后，一步淀积多晶硅为栅极。多晶硅本身存在很大正应力，导致硅片的翘曲很大，特别是在沟槽较深，宽度较大的情况，应力的问题更加突出，应力越大硅片的翘曲度就越大，对后续流片的加工如各类设备的真空机械传动和中心与边缘的加工一致性都有很大影响，严重的导致裂片报废，甚至破坏加工设备腔室组件。因此需要一种新的制备方法，目的是制备一种低应力深沟槽的多晶栅。
发明内容
为了解决现有制备方法用于深且宽沟槽的多晶栅制备时存在硅片翘曲严重的问题，本发明提供一种低应力深沟槽多晶栅及其制备方法。
本发明为解决技术问题所采用的技术方案如下：
一种低应力深沟槽多晶栅的制备方法，包括：
S1、在硅衬底上刻蚀沟槽，并在沟槽内生长一层栅极氧化层；
S2、在沟槽内、栅极氧化层上制备掺杂多晶硅膜；
S3、在沟槽内、掺杂多晶硅层上制备未掺杂多晶硅膜；
S4、沟槽口处形成第一氧化层，对掺杂多晶硅膜和未掺杂多晶硅膜进行退火；
S5、去除第一氧化层；
S6、在沟槽中制备上掺杂多晶硅层，形成栅极，所述掺杂多晶硅层能够填满掺杂的多晶硅材料；
S7、在掺杂多晶硅层上形成第二氧化层，对多晶硅进行退火。
一种低应力深沟槽多晶栅，采用所述的一种低应力深沟槽多晶栅的制备方法制备。
本发明的有益效果是：
本发明的一种低应力深沟槽多晶栅及其制备方法，适合深、宽沟槽的多晶栅填充，降低硅衬底的应力，改善硅衬底翘曲，硅衬底翘曲程度小，提升硅衬底中心与边缘的一致性。
附图说明
图1为本发明的一种低应力深沟槽多晶栅的制备方法的流程图。
图2为本发明的一种低应力深沟槽多晶栅的制备方法的S1得到的半成品的结构图。
图3为本发明的一种低应力深沟槽多晶栅的制备方法的S2得到的半成品的结构图。
图4为本发明的一种低应力深沟槽多晶栅的制备方法的S3得到的半成品的结构图。
图5为本发明的一种低应力深沟槽多晶栅的制备方法的S4得到的半成品的结构图。
图6为本发明的一种低应力深沟槽多晶栅的制备方法的S5得到的半成品的结构图。
图7为本发明的一种低应力深沟槽多晶栅的制备方法的S6得到的半成品的结构图。
图8为本发明的一种低应力深沟槽多晶栅的制备方法的S7得到的半成品的结构图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。
一种低应力深沟槽多晶栅的制备方法，制备流程如图1，包括如下步骤：
S1、在硅衬底上刻蚀沟槽，并在沟槽内生长一层栅极氧化层；
采用常规工艺刻蚀沟槽，并在沟槽内生长一层栅极氧化层，如图2所示。
S2、在沟槽内、栅极氧化层上形成掺杂多晶硅膜；
通过沉积的方式获得掺杂多晶硅膜，如图3。作为一种实施例，利用LPCVD（低压化学气相淀积）工艺在栅极氧化层上形成一定厚度的掺杂多晶硅膜，掺杂多晶硅膜的厚度可根据沟槽宽度来设定，作为一种优选实施例，确保只填充沟槽宽度的10%即掺杂多晶硅膜的厚度为沟槽宽度的10%，那么沟槽两侧的掺杂多晶硅膜之和就是沟槽宽度的20%，沟槽内留有缝隙，同时多晶淀积采用掺杂浓度高的薄膜。
S3、在沟槽内、掺杂多晶硅层上形成未掺杂多晶硅膜；
通过沉积的方式获得未掺杂多晶硅膜，作为一种实施例，利用LPCVD（低压化学气相淀积）工艺沉积。
作为一种实施例，未掺杂多晶硅膜的淀积的厚度与掺杂多晶硅膜的厚度相同，厚度同样按照沟槽宽度的10%来设定，如图4。
S4、沟槽口处形成第一氧化层，对掺杂多晶硅膜和未掺杂多晶硅膜进行退火，如图5；
采用低温氢氧扩散及退火工艺，具体为将硅衬底置于炉管中进行氧化并退火，氧化温度在750~850℃，氧化时间30~60分钟，通过氧化，位于沟槽口部分的未掺杂多晶硅膜上形成第一氧化层，同时也对多晶（掺杂多晶硅膜和未掺杂多晶硅膜）进行退火，使沟槽内部的多晶浓度一致，并起到回流塌陷的作用，来降低沟槽底部与沟槽口的宽度差异，也降低了多晶的应力。掺杂多晶硅膜经过S4中的退火后得到浓度融合后的掺杂多晶硅膜一，未掺杂多晶硅膜经过S4中的退火后得到浓度融合后的未掺杂多晶硅膜一。
S5、如图6，去除第一氧化层；沟槽口的多晶填充形貌得到改善；
S6、在沟槽中制备上掺杂多晶硅层，形成栅极，所述掺杂多晶硅层能够填满掺杂的多晶硅材料，如图7；
在S5得到的硅衬底上的沟槽中填充掺杂的多晶，并完全填充整个沟槽，形成栅极多晶。作为一种实施例，所述掺杂多晶硅层的掺杂类型和S2中掺杂多晶硅膜的掺杂类型相同，掺杂多晶硅层的掺杂浓度和S2中掺杂多晶硅膜的掺杂浓度不同。作为另一种实施例，所述掺杂多晶硅层的掺杂类型和掺杂浓度和S2中掺杂多晶硅膜相同。
S7、在掺杂多晶硅层上形成第二氧化层，对多晶硅进行退火；
即再进行一次S4，改善S6的多晶应力，释放第三层多晶的应力，得到的结构如图8所示。
掺杂多晶硅膜经过S7中的退火后得到浓度融合后掺杂多晶硅膜二，未掺杂多晶硅膜经过S7中的退火后得到浓度融合后未掺杂多晶硅膜二，掺杂多晶硅层经过S7中的退火后得到浓度融合后掺杂多晶硅层一。由于在低温氧化的气氛下，多晶层的应力得到了释放，硅片的翘曲度得到了大大的改善。
采用上述一种低应力深沟槽多晶栅的制备方法所制备的一种低应力深沟槽多晶栅，硅衬底翘曲程度小。
本发明的制备方法适合深槽宽槽的多晶栅填充，降低硅衬底的应力，改善硅衬底翘曲，提升硅衬底中心与边缘的一致性。
在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种低应力深沟槽多晶栅的制备方法，其特征在于，包括：
S1：在硅衬底上刻蚀沟槽，并在沟槽内生长一层栅极氧化层；
S2：在沟槽内、栅极氧化层上制备掺杂多晶硅膜；
S3：在沟槽内、掺杂多晶硅层上制备未掺杂多晶硅膜；
S4：沟槽口处形成第一氧化层，对掺杂多晶硅膜和未掺杂多晶硅膜进行退火；
S5：去除第一氧化层；
S6：在沟槽中制备上掺杂多晶硅层，形成栅极，掺杂多晶硅层能够填满掺杂的多晶硅材料；
S7：在掺杂多晶硅层上形成第二氧化层，对多晶硅进行退火。
2.根据权利要求1所述的一种低应力深沟槽多晶栅的制备方法，其特征在于，掺杂多晶硅膜的厚度为沟槽宽度的10%。
3.根据权利要求1所述的一种低应力深沟槽多晶栅的制备方法，其特征在于，未掺杂多晶硅膜的厚度为沟槽宽度的10%。
4.根据权利要求1所述的一种低应力深沟槽多晶栅的制备方法，其特征在于，所述S4具体为：将硅衬底置于炉管中进行氧化并退火，通过氧化，位于沟槽口部分的未掺杂多晶硅膜上形成第一氧化层，同时也对掺杂多晶硅膜和未掺杂多晶硅膜进行退火，使掺杂多晶硅膜和未掺杂多晶硅膜的多晶浓度一致。
5.根据权利要求1所述的一种低应力深沟槽多晶栅的制备方法，其特征在于，所述S7具体为：将硅衬底置于炉管中进行氧化并退火，通过氧化，位于沟槽口部分的未掺杂多晶硅膜上形成第二氧化层，同时也对掺杂多晶硅膜、未掺杂多晶硅膜和掺杂多晶硅层进行退火，使掺杂多晶硅膜、未掺杂多晶硅膜和掺杂多晶硅层的多晶浓度一致。
6.根据权利要求4或5所述的一种低应力深沟槽多晶栅的制备方法，其特征在于，氧化的温度范围为750~850℃，氧化时间为30~60分钟。
7.一种低应力深沟槽多晶栅，其特征在于，采用如权利要求1至6中任意一项所述的一种低应力深沟槽多晶栅的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410193083.4A CN117747422B (zh) | 2024-02-21 | 2024-02-21 | 一种低应力深沟槽多晶栅及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410193083.4A CN117747422B (zh) | 2024-02-21 | 2024-02-21 | 一种低应力深沟槽多晶栅及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117747422A CN117747422A (zh) | 2024-03-22 |
| CN117747422B true CN117747422B (zh) | 2024-04-16 |
Family
ID=90261413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410193083.4A Active CN117747422B (zh) | 2024-02-21 | 2024-02-21 | 一种低应力深沟槽多晶栅及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117747422B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118053806B (zh) * | 2024-04-15 | 2024-06-21 | 合肥晶合集成电路股份有限公司 | 导线型深沟槽隔离结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110024513A (ko) * | 2009-09-02 | 2011-03-09 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| CN102646603A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
| CN103035502A (zh) * | 2012-08-01 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt栅极沟槽多晶硅的填充方法 |
| CN103050389A (zh) * | 2012-12-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 低应力igbt沟槽型栅极的成长方法 |
| CN103903983A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 形成埋入式沟槽的工艺方法 |
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
| CN115863250A (zh) * | 2014-11-26 | 2023-03-28 | 德克萨斯仪器股份有限公司 | 用于深沟槽填充的多夹层结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257557B2 (en) * | 2014-05-20 | 2016-02-09 | Globalfoundries Inc. | Semiconductor structure with self-aligned wells and multiple channel materials |
-
2024
- 2024-02-21 CN CN202410193083.4A patent/CN117747422B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110024513A (ko) * | 2009-09-02 | 2011-03-09 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| CN102646603A (zh) * | 2012-04-24 | 2012-08-22 | 上海宏力半导体制造有限公司 | 沟槽型mos的形成方法 |
| CN103035502A (zh) * | 2012-08-01 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt栅极沟槽多晶硅的填充方法 |
| CN103050389A (zh) * | 2012-12-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 低应力igbt沟槽型栅极的成长方法 |
| CN103903983A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 形成埋入式沟槽的工艺方法 |
| CN115863250A (zh) * | 2014-11-26 | 2023-03-28 | 德克萨斯仪器股份有限公司 | 用于深沟槽填充的多夹层结构 |
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117747422A (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117747422B (zh) | 一种低应力深沟槽多晶栅及其制备方法 | |
| US3892606A (en) | Method for forming silicon conductive layers utilizing differential etching rates | |
| EP2667414A1 (en) | Method for producing silicon carbide semiconductor device | |
| CN114899097A (zh) | 一种屏蔽栅沟槽器件场氧及屏蔽栅沟槽器件制作方法 | |
| JPH0437152A (ja) | 半導体装置の製造方法 | |
| CN117832067A (zh) | 一种SiC功率器件的注入掩膜刻蚀方法 | |
| KR20030053313A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| CN113192839B (zh) | 半导体器件的制备方法 | |
| CN115312374A (zh) | 沟槽式器件晶圆的制备方法及沟槽式器件晶圆 | |
| CN114823576A (zh) | 一种基于复合衬底的场效应晶体管及其制作方法 | |
| EP0698926A2 (en) | Normally off-static induction thyristor and method of manufacturing the same | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| CN117423734B (zh) | 一种沟槽型碳化硅mosfet及制备方法 | |
| WO2024195321A1 (ja) | エピタキシャルウェーハ及びｓｏｉウェーハ並びにそれらの製造方法 | |
| CN116779666B (zh) | 一种带esd结构的igbt芯片及其制作方法 | |
| CN115132579A (zh) | 多晶硅层的炉内均匀性控制方法 | |
| KR100265988B1 (ko) | 스택셀 디램 제조방법 | |
| KR890004424B1 (ko) | 반도체 소자의 제조방법 | |
| CN116895523A (zh) | 多晶硅层形成方法 | |
| KR920007334B1 (ko) | 삽입층 유전체 필름 및 오토-도핑 소오스 필름으로 bpsg/psg 필름을 이용한 제조방법 | |
| KR930008873B1 (ko) | 반도체 장치의 소자분리방법 | |
| CN118553614A (zh) | 一种sgt-mosfet器件的制备方法及sgt-mosfet器件 | |
| JP2002329871A (ja) | 縦型短チャネル絶縁ゲート静電誘導トランジスタ及びその製造方法 | |
| CN118156136A (zh) | 改善沟槽型mosfet器件igssr反向耐压的方法 | |
| CN118248621A (zh) | 一种具有深沟槽结构的半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |