CN110676220B - 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品 - Google Patents

沟槽型mosfet的制作方法、沟槽型mosfet和电子产品 Download PDF

Info

Publication number
CN110676220B
CN110676220B CN201910954530.2A CN201910954530A CN110676220B CN 110676220 B CN110676220 B CN 110676220B CN 201910954530 A CN201910954530 A CN 201910954530A CN 110676220 B CN110676220 B CN 110676220B
Authority
CN
China
Prior art keywords
layer
oxide layer
conductive layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910954530.2A
Other languages
English (en)
Other versions
CN110676220A (zh
Inventor
诸舜杰
阮孟波
董建新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN201910954530.2A priority Critical patent/CN110676220B/zh
Publication of CN110676220A publication Critical patent/CN110676220A/zh
Application granted granted Critical
Publication of CN110676220B publication Critical patent/CN110676220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品，可以有效解决导电层中出现空洞的技术问题，所述制备方法包括：提供衬底；形成从下往上依次位于所述衬底表面的氧化层X和导电层；对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；在所述导电层上生长氧化层Y；在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。所述沟槽型MOSFET是由沟槽型MOSFET的制作方法制备获得，电子产品包括上述沟槽型MOSFET。

Description

沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品
技术领域
本发明属于半导体领域，具体涉及沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品。
背景技术
现有MOSFET的制作方案，外延层上淀积TEOS(化学式Si(OC2H5)4)作为阻挡层，用沟槽光刻版将需要刻蚀区域裸露出来，然后进行干法刻蚀去除裸露的阻挡层，去除光刻胶后，用TEOS作阻挡进行沟槽的刻蚀。完成沟槽刻蚀后，进行栅氧的生长，多晶硅导电层的淀积。多晶硅导电层淀积完后，用多晶硅导电层的光刻版进行反刻。再用氧化层作钝化层，进行器件保护。现有技术这种方案，多晶硅导电层的淀积会出现空洞，如果空洞过大时，多晶硅导电层反刻腐蚀时导致多晶硅中心被刻开，导致后续淀积材料掉入空洞中，最终导致漏电，参数失效。
发明内容
本发明实施例的目的在于克服上述问题或者至少部分地解决或缓减解决上述问题，本发明的目的在于通过调整沟槽型MOSFET的制作方法来解决导电层的淀积出现空洞的技术问题。
本发明提供了一种沟槽型MOSFET的制作方法，包括：
提供衬底；
形成从下往上依次位于所述衬底表面的氧化层X和导电层；
对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽型MOSFET中的沟槽的填充材料；
在所述导电层上生长氧化层Y；
在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。
与现有技术相比，本发明提供的一种沟槽型MOSFET的制作方法中，首先从上到下依次在衬底表面形成氧化层X和导电层，然后对氧化层X与导电层进行刻蚀，以去除形成沟槽时无用部分，剩余部分为突起结构，所述突起结构为沟槽型MOSFET中的沟槽的填充材料，然后在突起结构之间形成外延层，在外延层上形成有PN结，本发明提供的技术方案先形成沟槽的填充材料，然后在填充沟槽周围部分，与现有技术先形成沟槽周围部分，然后才形成沟槽并填充沟槽相比，可以有效提高沟槽型MOSFET沟槽内导电层的填充存在空洞，引起的漏电问题，也可用来制造更小的沟槽，可大大提高MOSFET过流能力。
另外一方面，本发明还提供了一种沟槽型MOSFET，所述沟槽型MOSFET是通过如上述实施例的制作方法制备。
与现有技术相比，本发明提供的一种沟槽型MOSFET的有益效果与上述技术方案上述一种沟槽型MOSFET的制作方法的有益效果相同，此处不做赘述。
另外一方面，本发明还提供了一种电子产品，所述电子产品包括由上述实施例制备的沟槽型MOSFET。
与现有技术相比，本发明提供的一种电子产品的有益效果与上述技术方案上述一种沟槽型MOSFET的制作方法的有益效果相同，此处不做赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明公开的一种沟槽型MOSFET的制作方法的流程图；
图2为本发明公开的在衬底上生长氧化层X与导电层的结构示意图；
图3为本发明公开的对氧化层X与导电层进行刻蚀以形成多个突起结构的结构示意图；
图4为本发明公开的在导电层上生长氧化层Y的结构示意图；
图5为本发明公开的去除氧化层Z的结构示意图；
图6为本发明公开的生成外延层的结构示意图；
图7为本发明公开的形成氧化层S的结构示意图；
图8为本发明公开的形成N型区域的结构示意图；
图9为本发明公开的刻蚀形成的接触孔并淀积金属的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
申请人经过研究发现，现有技术中沟槽型MOSFET的沟槽中的导电层的淀积会出现空洞，如果空洞过大时，沟槽中的导电层刻蚀时导致多晶硅中心被刻开，导致后续淀积材料掉入空洞中，最终导致漏电，参数失效等技术问题。
为了解决上述问题，在本发明实施例中提供了一种沟槽型MOSFET的制作方法、沟槽型MOSFET和电子产品，通过先做出沟槽型MOSFET沟槽内的填充材料，然后再作外延层，进而完成器件结构，这样可以有效解决了MOSFET沟槽内导电层的填充存在空洞，引起的漏电问题，另外也可用来制造更小的沟槽，可大大提高MOSFET过流能力。
参考图1，本发明提供了一种沟槽型MOSFET的制作方法，包括：
步骤S11，提供衬底；
步骤S12，形成从上到下依次位于所述衬底表面的氧化层X和导电层；
步骤S13，对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽型MOSFET中的沟槽的填充材料；
步骤S14，在所述导电层上生长氧化层Y；
步骤S15，在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。
如图2-9所示，示出了沟槽型MOSFET的制作过程的结构示意图。
如图2所示，执行步骤S11，提供衬底01；
在本实施例，上述衬底01采用的硅衬底，但是本发明对衬底01的材料不做任何限制，在其它的实施例中，还可以采用例如锗或者硅锗的材料作为衬底01。
继续参考图2，执行步骤S12，形成从上到下依次位于所述衬底表面的氧化层X02和导电层03；
在本实施例，上述氧化层X02为氧化硅层，导电层03为导电材料，例如可以为多晶硅材料，但是本发明对氧化层X02和导电层03的材料不做任何限制，由于多晶硅材料熔点高，进行掺杂后电阻低的优点，所以在本实施例中选择多晶硅材料作为导电层03，可以作为沟槽型MOSFET的栅极材料，本发明是实施例中，氧化层X 02是通过热氧生长的方式形成的，通过氧化层X02可以将衬底01表面钝化，可以保护Si免受后期制作中有可能发生的划擦和工艺损伤，能防止电性能退化并减少由潮湿、离子或其他外部沾污物引起的漏电流的通路，氧化层X02具体形成的厚度根据具体情况进行设定，由于热氧生长氧化硅层的工艺为本领域技术人员常用的工艺，所以在此不在赘述。
导电层03是通过低压化学气相沉积方法形成的，导电层03具体形成的厚度根据具体情况进行设定，由于低压化学气相沉积工艺为本领域技术人员常用的沉积方法，所以在此不在赘述。
参考图4，执行步骤S13，对所述氧化层X02与所述导电层03进行刻蚀以形成多个突起结构，所述突起结构为沟槽的填充材料；
经过步骤S12后，得到了衬底01表面覆盖的氧化层X02和导电层03后，需要通过对氧化层X02和导电层03进行刻蚀，通过沟槽光刻板对氧化层X02和导电层03进行刻蚀，由于刻蚀工艺为本领域技术人员常用的方法，所以在此不在赘述。在衬底01上形成多个突起结构，突起结构位于衬底01的上方，突起结构为沟槽的填充材料，突起结构之间的距离04宽度一致或者不一致，根据具体的器件结构进行设计。
在本发明的一个实施例中，具体的，当绝缘层02和导电层03分别为一层时，如图2和图3所示，在屏蔽栅沟槽型MOSFET中，在衬底01上从上到下依次形成氧化层X02和导电层03，氧化层X 02包括第一氧化层，导电层03包括第一导电层，通过对氧化层X02和导电层03进行刻蚀后，突起结构从下到上依次包括第一氧化层和第一导电层。
在本发明的一个实施例中，氧化层X02和导电层03分别为两层或多层时，所述氧化层X02和导电层03交替设置，当氧化层X02和导电层03分别为两层时，衬底01表面从上到下依次形成为第一氧化层、第一导电层、第二氧化层和第二导电层，突起结构从下往上依次由第一氧化层、第一导电层、第二氧化层和第二导电层组成，此种结构设置可以用在屏蔽栅沟槽型MOSFET中，其氧化层X和导电层是交替设置，由于与图2和图3结构相似只是重复形成氧化层X和导电层，所以在此没有进行图示表示。
参考图4和图5，执行步骤S14，在所述导电层03上生长氧化层Y05；
在上述步骤中，导电层03需要通过热氧生长的方式在导电层03的侧壁上生长氧化层Y 05，氧化层Y 05为栅氧，在经过步骤S13刻蚀后的衬底01表面，即突起结构的之间，也同时生长一层氧化层Z 06，氧化层Z06为氧化硅层，然后通过干法刻蚀的方式去除氧化层Z06，经过步骤S14后，沟槽的填充材料制备完成。
参考图6，执行步骤S15，在多个所述突起结构间隙形成外延层07，所述外延层07上形成有PN结。
在上述步骤中，通过化学气相沉积的方式沉积外延层07，外延层07具体形成的厚度根据具体情况进行设定，外延层07在沉积的过程中是经过掺杂的，具体外延层07为硅外延层，经过N掺杂或者P掺杂后形成了N半导体外延层和P半导体外延层。外延层07沉积工艺完成后，通过化学机械抛光将外延层07表面处理平整，衬底01作为沟槽型MOSFET的漏极。
图7为热生长形成氧化层S 08的结构示意图，参考如图7，在上述外延层07上形成PN结，具体包括：通过所述外延层07上部沿衬底01平行方向形成的氧化层S 08进行离子注入形成PN结。
生长的氧化层S 08对器件结构进行保护，此氧化层S 08可以进一步降低注入离子的能量。
图8为形成N型区域的结构示意图，具体的外延层07是经过掺杂形成的外延层，当外延层07为P型半导体时，即具有P型区域09，对外延层07进行磷离子注入，形成N型区域10，具体注入离子的类型，本发明不做任何限制，只要可以形成N型区域即可；当外延层07为N半导体时，对外延层07进行硼离子注入，形成P型区域，具体的结构和图8一致，在此不再赘述，具体注入离子的类型，本发明步不做任何限制，只要可以形成P型区域即可。
此时P型半导体和N型半导体接合在一起的时候，由于P型半导体中空穴浓度高，而N型半导体中电子浓度高，因此会形成一个扩散运动，P型半导体中空穴会向它浓度低的地方扩散，从而扩散到N型区，N型半导体的电子也会向它浓度低的地方扩散，从而扩散到P型区。这样，P型区剩下不能自由移动的负离子，而N型区剩下不能自由移动的正离子，一正一负，在PN结内部形成了一个从左往右的内电场，基本上这个内电场就体现PN结的工作特性。PN结只是局部带电，即P型区呈负电，而N型区呈负电，但是它们中和后，整体上是呈中性的。
参考图9所示，通过通孔光刻版，刻蚀出接触孔11并淀积金属作沟槽型MOSFET的源极。
与现有技术相比，本发明提供的一种沟槽型MOSFET的制作方法中，首先先从上到下依次在衬底表面形成氧化层X和导电层，然后对氧化层X与导电层进行刻蚀，以去除形成沟槽时无用部分，剩余部分为突起结构，所述突起结构为沟槽型MOSFET中的沟槽的填充材料，然后在突起结构之间形成外延层，在外延层上形成有PN结，本发明提供的技术方案先形成沟槽的填充材料，然后在填充沟槽周围部分，与现有技术先形成沟槽周围部分，然后才形成沟槽并填充沟槽相比，可以有效解决沟槽型MOSFET沟槽内导电层的填充存在空洞，引起的漏电问题，也可用来制造更小的沟槽，可大大提高MOSFET过流能力。
本发明实施例还提供了沟槽型MOSFET。该沟槽型MOSFET由上述至少一个制备方法制备的得到。
本发明实施例还提供了一种电子产品。该电子产品包括至少一个上述沟槽型MOSFET。
与现有技术相比，本发明实施例提供的电子产品的有益效果与上述沟槽型MOSFET的制备方法的有益效果相同，此处不做赘述。
其中，上述电子产品可以为显示终端、通讯设备、工程设备等，在此不一一列出。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种沟槽型MOSFET的制作方法，其特征在于，包括：
提供衬底；
形成从下往上依次位于所述衬底表面的氧化层X和导电层；
对所述氧化层X与所述导电层进行刻蚀以形成多个突起结构，所述突起结构为沟槽型MOSFET中的沟槽的填充材料；
在所述导电层上生长氧化层Y；
在多个所述突起结构之间形成外延层，所述外延层上形成有PN结。
2.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，所述在所述导电层上生长氧化层Y同时还包括：在所述衬底表面形成氧化层Z；
在所述衬底表面形成氧化层Z之后包括：
去除氧化层Z。
3.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，所述氧化层X包括第一氧化层，所述导电层包括第一导电层，所述衬底表面从下往上依次形成第一氧化层和第一导电层，所述突起结构从下往上依次由第一氧化层和第一导电层组成。
4.如权利要求3所述的一种沟槽型MOSFET的制作方法，其特征在于，所述氧化层X还包括第二氧化层，所述导电层还包括第二导电层，所述衬底表面从下往上依次形成第一氧化层、第一导电层、第二氧化层和第二导电层，所述突起结构从下往上依次由第一氧化层、第一导电层、第二氧化层和第二导电层组成。
5.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，多个所述突起结构之间距离一致或者不一致。
6.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，所述外延层上形成有PN结，具体包括：通过所述外延层上部沿衬底平行方向形成的氧化层S进行离子注入形成PN结。
7.如权利要求6所述的一种沟槽型MOSFET的制作方法，其特征在于，当所述外延层为P型半导体时，通过离子注入形成N型区域，形成PN结；当所述外延层为N型半导体时，通过离子注入形成P型区域，形成PN结。
8.如权利要求1所述的一种沟槽型MOSFET的制作方法，其特征在于，所述在所述外延层上形成有PN结之后，还包括：在所述外延层上部沿衬底平行的方向形成的氧化层S上形成接触孔，在所述接触孔内沉积金属。
9.如权利要求8所述的一种沟槽型MOSFET的制作方法，其特征在于，所述导电层为多晶硅材料。
10.一种沟槽型MOSFET，所述沟槽型MOSFET是通过如权利要求1至9任一项所述的一种沟槽型MOSFET的制作方法制备。
11.一种电子产品，所述电子产品包括由权利要求1至9任一项制备的沟槽型MOSFET。
CN201910954530.2A 2019-10-09 2019-10-09 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品 Active CN110676220B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910954530.2A CN110676220B (zh) 2019-10-09 2019-10-09 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910954530.2A CN110676220B (zh) 2019-10-09 2019-10-09 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品

Publications (2)

Publication Number Publication Date
CN110676220A CN110676220A (zh) 2020-01-10
CN110676220B true CN110676220B (zh) 2022-06-24

Family

ID=69081167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910954530.2A Active CN110676220B (zh) 2019-10-09 2019-10-09 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品

Country Status (1)

Country Link
CN (1) CN110676220B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538455A (zh) * 2014-12-31 2015-04-22 上海天马有机发光显示技术有限公司 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN108389905A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383485B2 (en) * 2011-07-13 2013-02-26 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial process for forming semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538455A (zh) * 2014-12-31 2015-04-22 上海天马有机发光显示技术有限公司 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN108389905A (zh) * 2017-02-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN110676220A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
TWI528458B (zh) 半導體元件及其製備方法
US9391137B2 (en) Power semiconductor device and method of fabricating the same
US20240162302A1 (en) Split gate power device and method of manufacturing the same
US10804260B2 (en) Semiconductor structure with doped layers on fins and fabrication method thereof
TWI527096B (zh) Ｍｏｓ電晶體及其形成方法
CN111477550B (zh) 一种功率半导体器件及其制作方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
CN115101477B (zh) 一种半导体结构及其制造方法
CN110676220B (zh) 沟槽型mosfet的制作方法、沟槽型mosfet和电子产品
CN113327860B (zh) 屏蔽栅沟槽型mos器件的制造方法
CN116092942A (zh) 一种功率半导体器件的制作方法及功率半导体器件
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN115332329A (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
CN115332330A (zh) 一种具有反向导通特性的igbt器件及其制备方法
CN211017088U (zh) 一种集成esd的vdmos器件
CN209766429U (zh) 碳化硅mosfet器件
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
US9590083B2 (en) ITC-IGBT and manufacturing method therefor
CN109004030B (zh) 一种沟槽型mos器件结构及其制造方法
CN106531809B (zh) 一种深沟槽功率mos器件结构及其制备方法
CN111276476A (zh) 半导体器件制备方法
CN117238770B (zh) 一种沟槽栅mosfet器件及其制造方法
CN114628496B (zh) 一种沟槽型功率半导体器件结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant