CN103903983A - 形成埋入式沟槽的工艺方法 - Google Patents
形成埋入式沟槽的工艺方法 Download PDFInfo
- Publication number
- CN103903983A CN103903983A CN201210567513.1A CN201210567513A CN103903983A CN 103903983 A CN103903983 A CN 103903983A CN 201210567513 A CN201210567513 A CN 201210567513A CN 103903983 A CN103903983 A CN 103903983A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- flush type
- linear oxide
- type groove
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 2
- 239000012495 reaction gas Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract description 5
- 238000004140 cleaning Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005554 pickling Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种形成埋入式沟槽的工艺方法，该方法在刻蚀出埋入式沟槽的形貌后，进行湿法清洗前，首先在埋入式沟槽的底部和侧壁生长一层致密的线性氧化层，然后通过干法回刻，去除埋入式沟槽底部的线性氧化层。本发明通过在掺杂多晶硅与外延层的接触界面上形成比常规工艺中的自然氧化层更厚、更致密的线性氧化层，降低了掺杂多晶硅与外延层接触面的缺陷和应力，避免了位错，从而有效降低了Idss漏电。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及功率器件中埋入式沟槽的形成工艺方法。
背景技术
在对某种功率器件的测试中发现饱和源漏电流（Idss）下降。漏电产生的原因与埋入式沟槽（Sink）的形成工艺有关。常规的埋入式沟槽的形成工艺如图1所示，在刻蚀出埋入式沟槽形貌后，经湿法清洗（通常是用酸进行微刻蚀）和干燥，送入LPCVD（低压化学气相沉积系统）生长掺杂多晶硅（Dopos Poly）。通常，在刻蚀出埋入式沟槽形貌后，在酸洗净和干燥之前，晶圆会经历一段自然氧化（native oxidation）的过程，形成一层非常薄的自然氧化层
如图1（1）所示。由于自然氧化层的致密性较差，在后续酸洗净工艺中受到不同程度的刻蚀后，在掺杂多晶硅和外延层的接触界面上形成缺陷，造成掺杂多晶硅与外延层直接接触，产生应力问题，在外延层内形成位错，从而在漏极和沟槽间形成漏电通道，导致Idss漏电增加，如图2所示。
发明内容
本发明要解决的技术问题是提供一种形成埋入式沟槽的工艺方法，它可以降低功率器件Idss漏电。
为解决上述技术问题，本发明的形成埋入式沟槽的工艺方法，在刻蚀出埋入式沟槽的形貌后，进行湿法清洗前，包括以下步骤：
1）在埋入式沟槽的底部和侧壁生长线性氧化层；
2）干法回刻，去除埋入式沟槽底部的线性氧化层。
所述线性氧化层可以采用快速热氧化方法或者炉管氧化方法形成。线性氧化层的厚度在
本发明通过快速热氧化，在掺杂多晶硅与外延层的接触界面上形成比常规工艺中的自然氧化层更厚、更致密的线性氧化层，这样就降低了掺杂多晶硅与外延层接触面的应力，减少了界面缺陷和外延层内的位错，从而有效降低了Idss漏电。
附图说明
图1是埋入式沟槽的常规形成工艺流程示意图。
图2是用图1的常规工艺形成的埋入式沟槽，因多晶硅与外延层界面存在缺陷和位错，导致Idss漏电。
图3是本发明实施例的埋入式沟槽的形成工艺流程示意图。
图4是本发明实施例步骤1的RTO工艺过程示意图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的埋入式沟槽的形成工艺流程请参见图3所示，在刻蚀出埋入式沟槽的形貌后，进行如下工艺步骤：
步骤1，通过快速热氧化（RTO）工艺，在沟槽底部和侧壁形成的较为致密的线性氧化层（Liner Oxide），如图3（1）所示。
如图4所示，整个RTO过程包括三个阶段：升温，保持温度在950℃～1000℃10分钟，降温冷却。在整个RTO过程中，持续通入氧气（流量200sccm）。
步骤2，通过干法回刻工艺，去除沟槽底部纵向的线性氧化层，如图3（2）所示。刻蚀反应气体为CF4，流量50sccm，刻蚀时间10s。
由于干法刻蚀各向异性的特性，在经过干法回刻后，只有沟槽侧壁横向的线性氧化层被保留下来，作为后续填入的掺杂多晶硅与外延层之间的热氧化膜缓冲层。
步骤3，用酸（APM+SPM）进行湿法清洗，然后干燥，如图3（3）所示。
步骤4，在沟槽内填入掺杂多晶硅，如图3（4）所示。
填入的掺杂多晶硅与沟槽底部处的外延层直接接触，而与沟槽侧壁处的外延层则通过热氧化膜缓冲层间接接触。
按照上述工艺制备的埋入式沟槽，其线性氧化层的厚度、致密性和均一性均较自然氧化层更高，且高温修复了酸洗净对沟槽底部和侧壁的损伤以及一些悬挂键，因此可有效降低掺杂多晶硅与外延层接触面的缺陷和应力，减少位错。对比试验显示，用常规工艺形成埋入式沟槽的功率器件，其Idss漏电失效率为0.35%；而用本实施例的工艺方法形成埋入式沟槽的同种功率器件，其Idss漏电失效率为0。可见，用本发明的工艺方法形成埋入式沟槽，能够极大地减少甚至避免Idss漏电。
Claims (6)
1.形成埋入式沟槽的工艺方法，其特征在于，在刻蚀出埋入式沟槽的形貌后，进行湿法清洗前，包括以下步骤：
1）在埋入式沟槽的底部和侧壁生长线性氧化层；
2）干法回刻，去除埋入式沟槽底部的线性氧化层。
2.根据权利要求1所述的方法，其特征在于，步骤1），采用快速热氧化或者炉管氧化方法形成所述线性氧化层。
3.根据权利要求2所述的方法，其特征在于，快速热氧化过程包括三个阶段：升温，保持温度在950℃～1000℃10分钟，降温冷却。
4.根据权利要求1至3任何一项所述的方法，其特征在于，所述线性氧化层的厚度为
5.根据权利要求4所述的方法，其特征在于，所述线性氧化层的厚度为
6.根据权利要求1所述的方法，其特征在于，步骤2），刻蚀反应气体为C F4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210567513.1A CN103903983A (zh) | 2012-12-24 | 2012-12-24 | 形成埋入式沟槽的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210567513.1A CN103903983A (zh) | 2012-12-24 | 2012-12-24 | 形成埋入式沟槽的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103903983A true CN103903983A (zh) | 2014-07-02 |
Family
ID=50995249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210567513.1A Pending CN103903983A (zh) | 2012-12-24 | 2012-12-24 | 形成埋入式沟槽的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103903983A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117747422A (zh) * | 2024-02-21 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006038874A1 (de) * | 2006-08-18 | 2008-03-20 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit gemeinsamen Bezugspotential über Deep-Trench-Isolation |
| CN101840934A (zh) * | 2009-03-17 | 2010-09-22 | 万国半导体有限公司 | 底部漏极ldmos功率mosfet的结构及制备方法 |
| US20120248548A1 (en) * | 2009-06-30 | 2012-10-04 | Semiconductor Components Industries, Llc | Electronic device including an integrated circuit with transistors coupled to each other |
-
2012
- 2012-12-24 CN CN201210567513.1A patent/CN103903983A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006038874A1 (de) * | 2006-08-18 | 2008-03-20 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit gemeinsamen Bezugspotential über Deep-Trench-Isolation |
| CN101840934A (zh) * | 2009-03-17 | 2010-09-22 | 万国半导体有限公司 | 底部漏极ldmos功率mosfet的结构及制备方法 |
| US20120248548A1 (en) * | 2009-06-30 | 2012-10-04 | Semiconductor Components Industries, Llc | Electronic device including an integrated circuit with transistors coupled to each other |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117747422A (zh) * | 2024-02-21 | 2024-03-22 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
| CN117747422B (zh) * | 2024-02-21 | 2024-04-16 | 中国科学院长春光学精密机械与物理研究所 | 一种低应力深沟槽多晶栅及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106158957B (zh) | 横向扩散金属氧化物半导体场效应管及其制造方法 | |
| CN103943548A (zh) | 分立式场氧结构的半导体器件的制造方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| CN104282543A (zh) | 应用于沟槽型mos器件的沟槽栅及其制备方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN108257861A (zh) | 一种栅氧化层的制备方法及mos功率器件 | |
| CN103000534A (zh) | 沟槽式p型金属氧化物半导体功率晶体管制造方法 | |
| CN103632939A (zh) | 优化功率器件沟槽顶部圆角的方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN103579003A (zh) | 一种制作超结mosfet的方法 | |
| CN101131933A (zh) | 沟槽型mos晶体管的制造方法 | |
| CN103903983A (zh) | 形成埋入式沟槽的工艺方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN105244278B (zh) | Pmos晶体管的形成方法 | |
| CN103377898B (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN109216172B (zh) | 半导体器件的分裂栅结构的制造方法 | |
| CN101807527B (zh) | 一种SiC MESFET栅极制作方法 | |
| CN107359121A (zh) | Vdmos功率器件的制备方法及vdmos功率器件 | |
| CN104979204A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104332401B (zh) | 沟槽型双层栅mos多晶硅间热氧介质层的制造方法 | |
| CN104681444B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| JP2006210463A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140702 |