CN107331620A - 低压超结mosfet栅极漏电改善方法 - Google Patents
低压超结mosfet栅极漏电改善方法 Download PDFInfo
- Publication number
- CN107331620A CN107331620A CN201710564024.3A CN201710564024A CN107331620A CN 107331620 A CN107331620 A CN 107331620A CN 201710564024 A CN201710564024 A CN 201710564024A CN 107331620 A CN107331620 A CN 107331620A
- Authority
- CN
- China
- Prior art keywords
- grid
- silica
- groove
- polysilicon
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910003978 SiClx Inorganic materials 0.000 claims abstract description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000001301 oxygen Substances 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明涉及低压超结MOSFET栅极漏电改善方法，步骤包括：1>以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽；2>在沟槽内及硅衬底表面生长氧化硅；3>沟槽内填充源极多晶硅并进行回刻；4>源极多晶硅上填充氮化硅并利用CMP工艺移除表面氮化硅及氧化硅；5>利用湿法腐蚀对沟槽侧壁氧化硅进行移除；6>生长栅氧化硅；7>淀积多晶硅并进行回刻；8>进行体区、源区注入并退火；9>层间介质淀积及孔刻蚀工艺；10>进行表面金属工艺，制作器件电极。本发明工艺通过在源极多晶硅上方回填氮化硅，避免了目前存在缺陷的氧化硅隔离，有效解决了栅源极之间漏电偏高的问题。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体涉及一种低压超结MOSFET栅极漏电改善方法。
背景技术
图1为目前常见的一种低压超结MOSFET结构，其左右两个“耳朵”状小沟槽内填充的是栅极多晶硅，最后引出形成器件栅极，之间大沟槽内填充源极多晶硅，此多晶硅会通过接触孔与源极金属相连，这两种多晶硅之间通过氧化硅隔离。该器件的工艺方法是，先在硅外延层上淀积一层氧化硅作为硬掩膜，然后通过光刻和刻蚀工艺做出深沟槽，深沟槽内生长一层厚氧化硅，填充多晶硅，去除表面多晶硅形成源极，湿法腐蚀厚氧化层形成小沟槽，生长栅氧化层，填充多晶硅并刻蚀形成栅极，然后再进行体区注入及推阱、源极注入及退火、层间介质淀积等后续工艺。
此工艺方法两种多晶硅之间的隔离氧化硅是在生长栅氧化硅时，源极多晶硅同时氧化而生成，其氧化层质量较差，特别是在栅极多晶硅底部氧化层厚度很薄，见图1圆圈标示位置，该缺陷导致栅极漏电偏高。
发明内容
本发明的目的是提供一种低压超结MOSFET栅极漏电改善方法, 该方法通过将源极多晶硅刻蚀至栅极多晶硅以下，并使用氮化硅进行回填，避免了两种多晶硅之间存在缺陷的氧化硅隔离，可以有效的减小栅极漏电。
本发明所采用的技术方案为：
低压超结MOSFET栅极漏电改善方法，其特征在于：
包括以下步骤：
步骤一：在硅衬底表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽并移除表面氧化硅；
步骤二：在沟槽内及硅衬底表面生长氧化硅；
步骤三：沟槽内填充源极多晶硅并进行回刻；
步骤四：源极多晶硅上填充氮化硅并利用CMP工艺移除表面氮化硅及氧化硅；
步骤五：利用湿法腐蚀对硅衬底表面及沟槽侧壁氧化硅进行移除，形成小沟槽，小沟槽不深于源极多晶硅的回刻深度，避免两种多晶硅之间的氧化硅隔离；
步骤六：利用干法热氧化工艺生长栅氧化硅；
步骤七：淀积栅极多晶硅并进行回刻；
步骤八：进行体区、源区注入并退火；
步骤九：淀积介质氧化硅，进行孔光刻及刻蚀；
步骤十：进行表面金属工艺，制作器件电极。
步骤二中，氧化硅的生成通过淀积工艺或者直接热氧化工艺实现。
步骤三中，源极多晶硅回刻掉表面及沟槽上半部多晶硅，保留下半部多晶硅以形成源极。
步骤四中，表面氮化硅及氧化硅移除至与硅表面齐平。
步骤五中，沟槽侧壁氧化层移除深度不超过源极多晶硅回刻深度，以保证栅极多晶硅与源极多晶硅之间完全实现氮化硅填充。
本发明具有以下优点：
本发明工艺通过在源极多晶硅上方回填氮化硅，避免了目前存在缺陷的氧化硅隔离，有效解决了栅源极之间漏电偏高的问题。
附图说明
图1为目前存在缺陷的低压超结MOSFET结构示意图；
图2为本发明步骤一的示意图；
图3为本发明步骤二的示意图；
图4为本发明步骤三的示意图；
图5为本发明步骤四的示意图；
图6为本发明步骤五的示意图；
图7为本发明步骤六的示意图；
图8为本发明步骤七的示意图；
图9为本发明步骤八的示意图；
图10为本发明步骤九的示意图；
图11为本发明步骤十的示意图。
图中，1-硅衬底，2-沟槽，3-氧化硅，4-源极多晶硅，5-氮化硅，6-栅氧化硅，7-栅极多晶硅，8-介质氧化硅。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
本发明所涉及的低压超结MOSFET栅极漏电改善方法，包括以下步骤：
步骤一：在硅衬底1表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽2并移除表面氧化硅，如图2示；
步骤二：在沟槽2内及硅衬底1表面生长氧化硅3，使用淀积或者直接热氧化，如图3示；
步骤三：沟槽2内填充源极多晶硅4并进行回刻，如图4示；
步骤四：源极多晶硅4上填充氮化硅5并利用CMP工艺移除表面氮化硅5及氧化硅，如图5示；
步骤五：利用湿法腐蚀对硅衬底1表面及沟槽2侧壁氧化硅进行移除，形成小沟槽，小沟槽不深于源极多晶硅的回刻深度，避免两种多晶硅之间的氧化硅隔离，如图6示；
步骤六：利用干法热氧化工艺生长栅氧化硅6，如图7示；
步骤七：淀积栅极多晶硅7并进行回刻，如图8示；
步骤八：进行体区、源区注入并退火，如图8示；
步骤九：淀积介质氧化硅8，进行孔光刻及刻蚀，如图10示；
步骤十：进行表面金属工艺，制作器件电极，如图11示。
步骤二中，氧化硅的生成通过淀积工艺或者直接热氧化工艺实现。
步骤三中，源极多晶硅4回刻掉表面及沟槽2上半部多晶硅，保留下半部多晶硅以形成源极。
步骤四中，表面氮化硅5及氧化硅移除至与硅表面齐平。
步骤五中，沟槽2侧壁氧化层移除深度不超过源极多晶硅4回刻深度，以保证栅极多晶硅7与源极多晶硅4之间完全实现氮化硅填充。
采用本发明所述的低压超结MOSFET栅极漏电改善方法，可以有效避免两种多晶硅之间存在缺陷的氧化硅隔离，并且两种多晶硅之间的间隔距离可控，有效的改善了低压超结MOSFET的栅极漏电偏高的问题。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
Claims (5)
1.低压超结MOSFET栅极漏电改善方法，其特征在于：
包括以下步骤：
步骤一：在硅衬底（1）表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽（2）并移除表面氧化硅；
步骤二：在沟槽（2）内及硅衬底（1）表面生长氧化硅（3）；
步骤三：沟槽（2）内填充源极多晶硅（4）并进行回刻；
步骤四：源极多晶硅（4）上填充氮化硅（5）并利用CMP工艺移除表面氮化硅（5）及氧化硅；
步骤五：利用湿法腐蚀对硅衬底（1）表面及沟槽（2）侧壁氧化硅进行移除，形成小沟槽，小沟槽不深于源极多晶硅的回刻深度，避免两种多晶硅之间的氧化硅隔离；
步骤六：利用干法热氧化工艺生长栅氧化硅（6）；
步骤七：淀积栅极多晶硅（7）并进行回刻；
步骤八：进行体区、源区注入并退火；
步骤九：淀积介质氧化硅（8），进行孔光刻及刻蚀；
步骤十：进行表面金属工艺，制作器件电极。
2.根据权利要求1所述的低压超结MOSFET栅极漏电改善方法，其特征在于：
步骤二中，氧化硅的生成通过淀积工艺或者直接热氧化工艺实现。
3.根据权利要求1所述的低压超结MOSFET栅极漏电改善方法，其特征在于：
步骤三中，源极多晶硅（4）回刻掉表面及沟槽（2）上半部多晶硅，保留下半部多晶硅以形成源极。
4.根据权利要求1所述的低压超结MOSFET栅极漏电改善方法，其特征在于：
步骤四中，表面氮化硅（5）及氧化硅移除至与硅表面齐平。
5.根据权利要求1所述的低压超结MOSFET栅极漏电改善方法，其特征在于：
步骤五中，沟槽（2）侧壁氧化层移除深度不超过源极多晶硅（4）回刻深度，以保证栅极多晶硅（7）与源极多晶硅（4）之间完全实现氮化硅填充。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710564024.3A CN107331620A (zh) | 2017-07-12 | 2017-07-12 | 低压超结mosfet栅极漏电改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710564024.3A CN107331620A (zh) | 2017-07-12 | 2017-07-12 | 低压超结mosfet栅极漏电改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107331620A true CN107331620A (zh) | 2017-11-07 |
Family
ID=60196935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710564024.3A Pending CN107331620A (zh) | 2017-07-12 | 2017-07-12 | 低压超结mosfet栅极漏电改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331620A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872950A (zh) * | 2019-02-28 | 2019-06-11 | 北京燕东微电子科技有限公司 | 一种沟槽分离栅mos器件的制造方法 |
| CN111430465A (zh) * | 2020-05-06 | 2020-07-17 | 东南大学 | 一种n型垂直槽栅金属氧化物半导体器件栅极引入应力的结构 |
| CN113745337A (zh) * | 2021-07-19 | 2021-12-03 | 四川遂宁市利普芯微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727558B1 (en) * | 2001-02-15 | 2004-04-27 | Advanced Micro Devices, Inc. | Channel isolation using dielectric isolation structures |
| CN101572236A (zh) * | 2008-03-03 | 2009-11-04 | 英飞凌科技奥地利有限公司 | 半导体器件及其形成方法 |
-
2017
- 2017-07-12 CN CN201710564024.3A patent/CN107331620A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727558B1 (en) * | 2001-02-15 | 2004-04-27 | Advanced Micro Devices, Inc. | Channel isolation using dielectric isolation structures |
| CN101572236A (zh) * | 2008-03-03 | 2009-11-04 | 英飞凌科技奥地利有限公司 | 半导体器件及其形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109872950A (zh) * | 2019-02-28 | 2019-06-11 | 北京燕东微电子科技有限公司 | 一种沟槽分离栅mos器件的制造方法 |
| CN111430465A (zh) * | 2020-05-06 | 2020-07-17 | 东南大学 | 一种n型垂直槽栅金属氧化物半导体器件栅极引入应力的结构 |
| CN113745337A (zh) * | 2021-07-19 | 2021-12-03 | 四川遂宁市利普芯微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
| CN113745337B (zh) * | 2021-07-19 | 2022-11-11 | 深圳利普芯微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683390B (zh) | 屏蔽栅极mosfet器件中的多晶硅层间电介质 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN107331620A (zh) | 低压超结mosfet栅极漏电改善方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN101567320A (zh) | 功率mos晶体管的制造方法 | |
| CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
| CN103094087B (zh) | 刻蚀沟槽多晶硅栅的方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN114744044A (zh) | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 | |
| CN112133627B (zh) | 屏蔽栅沟槽型器件的工艺方法 | |
| CN104517824B (zh) | 沟槽型双层栅的制造方法 | |
| CN101866849B (zh) | 在沟槽底部制备氧化膜的方法 | |
| CN101620996B (zh) | 一种栅氧化层的制造方法 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| JP2020506547A (ja) | トレンチ分離構造およびその製造方法 | |
| KR102600345B1 (ko) | 반도체 전력 소자의 제조 방법 | |
| CN212587514U (zh) | 一种Trench MOS功率器件 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN101692434B (zh) | 绝缘体上硅的深槽隔离结构的填充方法 | |
| CN210926025U (zh) | 具有底部厚氧化层的沟槽栅mos结构 | |
| CN103035500A (zh) | 沟槽栅的形成方法 | |
| CN111446300A (zh) | 一种栅间隔离介质厚度不受栅氧厚度影响的分裂栅mosfet结构及其制备方法 | |
| JP2023545549A (ja) | スプリットゲート構造の半導体デバイス及びその製造方法 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN109216172B (zh) | 半导体器件的分裂栅结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171107 |