CN102646603A

CN102646603A - 沟槽型mos的形成方法

Info

Publication number: CN102646603A
Application number: CN201210122554XA
Authority: CN
Inventors: 贾璐; 楼颖颖
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2012-04-24
Filing date: 2012-04-24
Publication date: 2012-08-22
Anticipated expiration: 2032-04-24
Also published as: CN102646603B

Abstract

一种沟槽型MOS的形成方法，包括：提供半导体衬底；在半导体衬底内，形成沟槽；采用热氧化工艺在所述沟槽底部和侧壁形成第一栅介电层；采用高温氧化沉积工艺在第一栅介电层表面形成第二栅介电层；在沟槽内填充满多晶硅层。本发明提供一种沟槽型MOS的形成方法，解决沟槽型MOS的电学性能差，工艺良率低下问题。

Description

沟槽型MOS的形成方法

技术领域

本发明涉及半导体制造领域，特别涉及一种沟槽型MOS的形成方法。

背景技术

随着电子消费产品需求的增长，功率MOSFET的需求越来越大，例如磁盘驱动，汽车电子以及功率器件等等方面。沟槽型MOS(Trench MOS)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域。

例如在中国专利公开号为CN101452857A中还能发现更多关于沟槽型MOS制造的相关信息。但是，现有工艺形成的沟槽型MOS的电学性能差，工艺良率低下。

发明内容

本发明要解决的问题是提供一种沟槽型MOS的形成方法，避免电学性能差，工艺良率低下。

为解决上述问题，本发明提供了一种沟槽型MOS的形成方法，所述方法包括：

提供半导体衬底；

在半导体衬底内形成沟槽；

采用热氧化工艺在所述沟槽底部及侧壁形成第一栅介电层；

采用高温氧化沉积工艺在沟槽内的第一栅介电层表面形成第二栅介电层；

在沟槽内填充满多晶硅层。

可选的，所述高温氧化沉积工艺的温度为800℃～900℃。

可选的，所述高温氧化沉积工艺的反应气体包括氧气。

可选的，所述热氧化工艺的温度为950℃～1050℃。

可选的，所述热氧化工艺的反应气体包括氧气和氮气。

可选的，所述第二栅介电层的厚度大于或等于所述第一栅介电层的厚度。

可选的，所述第一栅介电层和第二栅介电层的材料为氧化硅或含氮氧化硅。

可选的，形成第二栅介电层后还包括步骤：进行热处理工艺。

可选的，所述热处理工艺为快速热退火工艺。

可选的，所述快速热退火工艺温度900℃～1100℃。

可选的，所述快速热退火工艺的反应气体包括氧气、氮气或一氧化氮。

可选的，所述快速热退火工艺的时间为30s～90s。

与现有技术相比，本发明的技术方案具有以下优点：

先采用热氧化工艺在所述沟槽表面生长形成第一栅介电层，即，使沟槽底部和侧壁都生长形成第一栅介电层，为所述第二栅介电层的形成奠定基础，因为沟槽表面的衬底晶向不一致，即，底部中间晶向为(100)，底部拐角处晶向为(111)，侧壁晶向为(100)，影响第一栅介电层底部拐角处的生长厚度，加上沟槽底部太深，反应气体不容易进入沟槽底部，使第一栅介电层底部中间和拐角处形成的栅介电层的厚度最薄。采用高温氧化沉积工艺在所述第一栅介电层表面沉积形成第二栅介电层，所述第二栅介电层在增加所述沟槽表面的栅介电层厚度的同时可以使得沟槽底部的厚度均匀，而且采用高温氧化沉积工艺形成的第二栅介电层的k值(介电常数)较高，使击穿电压值升高，漏电流减小，从而提高最终形成的栅介电层的品质，进而提高了所述沟槽型MOS的电学性能。

附图说明

图1至图3为现有的沟槽型MOS的形成工艺流程示意图；

图4为本发明沟槽型MOS的形成工艺流程图；

图5至图12为本发明沟槽型MOS的形成工艺流程示意图；

图13是采用现有技术和本发明两种方法形成的栅介电层厚度数据对比图；

图14是采用现有技术和本发明两种方法形成的栅介电层所产生的击穿电压对比图。

具体实施方式

现有工艺形成的沟槽型MOS的电学性能差，工艺良率低下。为此，本发明的发明人对现有的沟槽型MOS形成工艺进行研究，首先提供一种沟槽型MOS的形成方法如图1至图3所示。

请参考图1，提供半导体衬底200，在所述半导体衬底200内形成沟槽206。

请参考图2，利用热氧化工艺，在沟槽206底部及侧壁形成栅介电层220，所述栅介电层220为氧化硅。

请参考图3，在所述沟槽206内形成沟槽栅极221。

发明人发现和分析得知，如图2所示，在衬底中形成沟槽206后，采用热氧化工艺直接在沟槽表面形成栅介电层220，一方面由于沟槽底部太深，相对于沟槽侧壁来说，反应气体不容易进入沟槽底部，因此沟槽底部不容易进行填充生长；另一方面沟槽表面的晶向不一致，即，底部中间晶向为100，底部拐角处晶向为111，沟槽侧壁晶向为100，影响栅介电层底部拐角处的生长厚度，栅介电层底部中间和拐角处形成的栅介电层的厚度最薄，而沟槽侧壁的栅介电层厚度较厚。因此，沟槽底部与沟槽侧壁的栅介电层的厚度不一致，容易造成电压击穿和漏电流现象，影响工艺的可靠性，进而影响沟槽型MOS电学性能，工艺良率。

为此，发明人经过创造性劳动，获得了一种沟槽型栅介电层的形成方法，具体参考图4，

执行步骤S41，提供半导体衬底；

执行步骤S42，在所述半导体衬底内形成沟槽；

执行步骤S43，在所述沟槽表面形成牺牲氧化层；

执行步骤S44，移除所述牺牲氧化层；

执行步骤S45，采用热氧化工艺在所述沟槽表面形成第一栅介电层；

执行步骤S46，采用高温氧化沉积工艺在所述第一栅介电层表面形成第二栅介电层；

执行步骤S47，形成第二栅介电层后，进行热处理工艺；

执行步骤S48，在沟槽内填充满多晶硅层。

本发明先采用热氧化工艺在所述沟槽表面生长形成第一栅介电层，即，使沟槽底部和侧壁都生长形成第一栅介电层，为所述第二栅介电层的形成奠定基础，因为沟槽表面的衬底晶向不一致和沟槽底部太深，影响第一栅介电层的底部生长厚度，使第一栅介电层底部中间和拐角处形成的栅介电层的厚度最薄。采用高温氧化沉积工艺在所述第一栅介电层表面沉积形成第二栅介电层，所述第二栅介电层在增加所述沟槽表面的栅介电层厚度的同时可以使得沟槽底部的厚度均匀，而且采用高温氧化沉积工艺形成的第二栅介电层的k值(介电常数)增加，减少电压被击穿和漏电流现象，从而提高最终形成的栅介电层的品质，提高了所述沟槽型MOS的电学性能。

下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述。

图5至图12为本发明沟槽型MOS的形成工艺流程示意图。

如图5所示，提供半导体衬底300，所述半导体衬底300可以为硅基半导体或者为绝缘体上硅(SOI)衬底，本实施例中以硅衬底为例加以示例性说明。

如图6所示，用热氧化法或化学气相沉积方法或物理气相沉积方法在衬底300上形成氧化层304，所述氧化层304的材料为二氧化硅，所述氧化层304用于避免所述半导体衬底300与后续形成的阻挡层306不匹配，从而使得整个形成工艺中应力较大，影响形成工艺的质量。

用化学气相沉积法或物理气相沉积法在氧化层304上形成阻挡层306，所述阻挡层306的材料为氮化硅，阻挡层306的作用为在后续刻蚀工艺中，用于保护其下方的膜层不被破坏，阻挡层306的作用还可以为提供更佳的形貌控制和节省光刻胶。用旋涂法在阻挡层306上形成光刻胶层308，经过曝光显影工艺后，在光刻胶层308上定义出开口图形。接着以光刻胶层308为掩膜，沿开口图形，刻蚀阻挡层306至露出氧化层304，其中刻蚀阻挡层306所采用的刻蚀方法为干法刻蚀法，可以采用的气体为C₄F₈与CO等，为本领域技术人员熟知技术，在这里就不再赘述。

在其它实施例中也可以不形成氧化层304和刻蚀阻挡层306，可以直接在所述在衬底300上形成光刻胶层308。

如图7所示，灰化法或湿法刻蚀法去除光刻胶层308，在刻蚀阻挡层306上形成沟槽图形318。

如图8所示，以沟槽图形318为掩膜，刻蚀氧化层304和衬底300，形成沟槽310，所述沟槽310底部拐角处的形状可以为圆弧形或直角型。本实施例中，所述沟槽310底部拐角处为圆弧形。其中，刻蚀氧化层304和衬底300所采用的刻蚀方法为干法刻蚀法，可以采用的气体为Cl₂、HBr和CF₄等，为本领域技术人员熟知技术，在这里就不再赘述。

所述沟槽310底部拐角圆滑(即底部拐角为圆弧形的沟槽)，相比所述沟槽310的底部与侧壁垂直的沟槽来说，使栅极电场分布更加均匀，而不集中在沟槽310底部与侧壁的交界处，避免产生击穿电压和漏电流，进一步提高栅极介电层的品质。

如图9所示，去除氧化层304和刻蚀阻挡层306。所述去除氧化层304和刻蚀阻挡层306方法可以为湿法刻蚀，为本领域技术人员常用方法，在这里就不再赘述。

用热氧化法、快速退火氧化法或原位蒸汽法在沟槽310内壁生长牺牲氧化层(图未示)，所述牺牲氧化层的材料为二氧化硅或含氮氧化硅。

上述沟槽310形成后，由于衬底300被暴露的表面受到上述刻蚀工艺作用，因此会在其表面造成损伤或不均匀的问题，而影响后续制作栅介电层的品质。为了清除衬底300表面的损伤，因此，本发明在沟槽310表面形成一层牺牲氧化层。所述牺牲氧化层的厚度可以为80埃～150埃，可以更好的达到清除衬底表面损伤效果。

移除所述牺牲氧化层。其中，移除牺牲氧化层的方法可以为刻蚀或湿法刻蚀工艺。移除牺牲氧化层的作用为通过移除牺牲氧化层而一并将受损衬底移除，以达到消除衬底300表面损伤的目的。

在其它实施例中也可以不进行牺牲氧化层的步骤。

继续参考图9，在氧化炉(furnace)中采用热氧化法在沟槽310内壁生长第一栅介电层112，所述第一栅介电层112的材料为二氧化硅或含氮氧化硅，厚度为100埃～450埃，本实施例较佳厚度为450埃。所述热氧化工艺的温度为950℃～1050℃，所述热氧化工艺的反应气体包括氧气和氮气。如果反应温度太高，会使炉管设备受到高温的限制、对第一栅介电层侧壁与衬底表面的交接处的生长质量不好、容易使工艺热能过量、使电阻值增高、载流子渗透太深，易增加漏电流等现象；如果反应温度太低，第一栅介电层112的质量不高。第一栅介电层112太厚，会影响第二栅介电层113对第一栅介电层的修复效果。工艺反应气体比例、流量和工艺反应时间可以根据工艺反应的情况随时进行调整，属于本领域技术人员熟知技术。

如图10所示，采用高温氧化沉积工艺在所述第一栅介电层112表面沉积形成第二栅介电层113。所述第二栅介电层113的厚度大于或等于第一栅介电层112的厚度，使对沟槽底部中间和拐角处的第一栅介电层112的修复效果更好，提高整体栅介电层的品质。所述第二栅介电层113的材料为二氧化硅或含氮氧化硅，厚度为200埃～900埃，本实施例较佳厚度为550埃。所述高温氧化沉积工艺的温度为800℃～900℃，所述高温氧化沉积工艺的反应气体包括氧气、氮气或氦气。如果所述反应温度太高，会使设备受到高温的限制、对第二栅介电层侧壁与衬底表面的交接处的生长质量不好、容易使工艺热能过量、使电阻值增高、载流子渗透太深，易增加漏电流等现象；如果反应温度太低，第二栅介电层113的质量不高。工艺反应气体比例、流量和工艺反应时间可以根据工艺反应的情况随时进行调整，属于本领域技术人员熟知技术。

继续参考图10，采用热氧化工艺在所述沟槽310表面生长形成第一栅介电层时，因为沟槽表面的衬底晶向不一致，即，底部中间晶向为100，底部拐角处晶向为111，侧壁晶向为100，影响第一栅介电层底部拐角处的生长厚度，加上沟槽底部太深，反应气体不容易进入沟槽底部，使得第一栅介电层112底部中间和拐角处形成的栅介电层的厚度最薄。采用高温氧化沉积工艺在所述第一栅介电层112表面沉积形成第二栅介电层113，一方面，所述第二栅介电层113在增加所述沟槽表面的栅介电层厚度的同时可以使沟槽底部的厚度均匀，因为在沉积过程中，沟槽底部和侧壁的晶向对第二栅介电层113的沉积厚度没有影响，沟槽底部中间和拐角处的第一栅介电层112的厚度会被修复，所述第二栅介电层113的厚度大于或等于所述第一栅介电层112的厚度，使其对沟槽底部中间和拐角处的修复效果更好，提高栅介电层的品质；另一方面，采用高温氧化沉积工艺形成的第二栅介电层的k值(介电常数)增加，减少电压被击穿和漏电流产生的现象，从而提高最终形成的栅介电层的品质，进一步提高沟槽型MOS的电学性能。

接着，形成第二栅介电层后，进行热处理工艺。本实施例优选快速热退火工艺。所述快速热退火工艺的反应气体可以为一氧化氮与氧气、氮气与氧气。反应温度为900℃～1100℃，反应时间为30s～90s。

由于机械应力，不均匀受冷或受热的原因容易导致栅介电层层积错位(OISF)缺陷。层积错位缺陷在晶格中出现在浅的、碟状的低压位置。这种缺陷可以通过X射线讽刺或表面腐蚀检测到，因此可以采用热处理(比如，快速热退火工艺)使结构中的层积错位的缺陷减到最小，并且，采用热处理，同样可以使第一栅介电层与衬底的结合能力、第二栅介电层与第一栅介电层的结合能力更好，使栅介质层致密化，提高栅介电层的品质。

因此，本实施例中的热退火工艺的温度小于900℃，起不到热退火处理的作用，如果温度大于1100℃，会使设备受到高温的限制、容易使工艺热能过量、使电阻值增高、载流子渗透太深、易增加漏电流等现象、影响第一栅介电层112与衬底的结合能力、第二栅介电层113与第一栅介电层112的结合能力。如果热退火的时间小于30s，同样起不到热退火处理的作用，大于90s，会使硅继续生长，增加栅介电层的厚度。工艺反应气体比例、流量可以根据工艺反应的情况随时进行调整，属于本领域技术人员熟知技术。

在其它实施例中，也可以对所述栅介电层不进行热处理。

结合图2和图13，现有的形成沟槽型MOS的工艺流程中，反应温度为950℃，形成栅介电层220的目标厚度为600埃。但是在沟槽底部(Bottom)栅介电层220a的厚度为428埃，沟槽底部左边拐角处(Bottom left)栅介电层220b的厚度为571埃，沟槽底部右边拐角处(Bottom right)220c栅介电层的厚度为572埃，沟槽左侧壁(Sidewall left)栅介电层220d的厚度为658埃，沟槽右侧壁(Sidewall right)栅介电层220e的厚度为677埃，沟槽平均厚度(Average)为581.2埃，标准偏差(Stedv)为16.9％，沟槽底部和沟槽侧壁的厚度比值为64.1％。

结合图10和图13，本发明中的上述实施例中所述沟槽型MOS的形成工艺中，形成栅介电层目标厚度(Target)(第一栅介电层113和第二栅介电层114的总厚度)为970埃为例，在沟槽底部(Bottom)栅介电层的厚度851埃，沟槽底部左边拐角处(Bottom left)栅介电层的厚度为945埃，沟槽底部右边拐角处(Bottom right)栅介电层的厚度为928埃，沟槽左侧壁(Sidewall left)的厚度为985埃，沟槽右侧壁(Sidewall right)的厚度为985埃，沟槽平均厚度(Average)为938.8埃，标准偏差(Stedv)为5.9％，沟槽底部和沟槽侧壁的厚度比值为86.4％。通过上述数据可以得知，采用本发明在沟槽内形成的栅介电层的厚度比较均匀，从而可以提高沟槽型MOS的电学性能。

如图11所示，在所述沟槽310内填充满多晶硅层114，在所述沟槽310填充满多晶硅层114的方法为沉积。

如图12所示，平坦化所述多晶硅层114至栅介电层，形成沟槽栅极115，平坦化所述多晶硅层114的方法可以为化学机械抛光法或是离子刻蚀的方法。

后续可以根据现有的工艺在所述半导体衬底的器件区形成沟槽型MOS的源极和漏极，在这里就不再赘述。

图14是采用现有技术和本发明两种方法形成的栅介电层所产生的击穿电压对比图。如图14所示，曲线8代表反应温度为950℃下，形成目标厚度为600埃的栅介电层220，从中选取100埃的厚度测量其击第一穿电压为7.2V～7.4V。曲线2代表采用本发明的方法形成栅介电层，目标厚度为970埃。从中选取100埃的厚度测量其击第二穿电压为8.2V～8.6V。因此采用本发明形成的栅介电层的方法能够明显增大击穿电压值，从而减小沟槽型MOS电压击穿和漏电流现象，进而提高工艺的可靠性，更进一步的，采用本发明的方法形成的沟槽型MOS的电学性能有所提高，工艺良率也有所提高。

因此，先采用热氧化工艺在所述沟槽表面生长形成第一栅介电层，即，使沟槽底部和侧壁都生长形成第一栅介电层，为所述第二栅介电层的形成奠定基础，但是因为沟槽表面的衬底晶向不一致，即，底部中间晶向为(100)，底部拐角处晶向为(111)，侧壁晶向为(100)，影响第一栅介电层底部拐角处的生长厚度，加上沟槽底部太深，反应气体不容易进入沟槽底部，使第一栅介电层底部中间和拐角处形成的栅介电层的厚度最薄。采用高温氧化沉积工艺在所述第一栅介电层表面沉积形成第二栅介电层，所述第二栅介电层在增加所述沟槽表面的栅介电层厚度的同时可以使得沟槽底部的厚度均匀，而且采用高温氧化沉积工艺形成的第二栅介电层的k值(介电常数)较高，使击穿电压值升高，漏电流减小，从而提高最终形成的栅介电层的品质，进而提高了所述沟槽型MOS的电学性能。

进一步，由于沟槽底部中间和拐角处生长形成的第一栅介电层的厚度小于沟槽侧壁的第一栅介电层厚度，通过对沟槽进行高温氧化沉积工艺处理，沟槽底部和侧壁的晶向对第二栅介电层的沉积厚度没有影响，因此采用高温氧化沉积第二栅介电层后，沟槽底部中间和拐角处的第一栅介电层的厚度会被修复，所述第二栅介电层的厚度大于或等于所述第一栅介电层的厚度，使对沟槽底部中间和拐角处的修复效果更好，提高栅介电层的品质，进而提高了所述沟槽型MOS的电学性能。

进一步，形成第二栅介电层后，由于机械应力，不均匀受冷或受热的原因容易导致层积错位(OISF)缺陷。层积错位缺陷在晶格中出现在浅的、碟状的低压位置。这种缺陷可以通过X射线讽刺或表面腐蚀检测到，因此采用热处理(比如，快速热退火工艺)能使结构中的层积错位的缺陷减到最小，并且，采用热处理，可以使得第一栅介电层与衬底的结合能力、第二栅介电层与第一栅介电层的结合能力更好，提高栅介电层的品质，进而提高了所述沟槽型MOS的电学性能。

进一步，所述沟槽底部拐角圆滑，使得栅极电场分布更加均匀，而不集中在沟槽底部与侧壁的交界处，减小击穿电压和漏电流，进一步提高栅极介电层的品质，进而提高了所述沟槽型MOS的电学性能。

上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims

1.一种沟槽型MOS的形成方法，其特征在于，包括：

提供半导体衬底；

在半导体衬底内形成沟槽；

采用热氧化工艺在所述沟槽底部及侧壁形成第一栅介电层；

在沟槽内填充满多晶硅层。

2.根据权利要求1所述的沟槽型MOS的形成方法，其特征在于，所述高温氧化沉积工艺的温度为800℃～900℃。

3.根据权利要求2所述的沟槽型MOS的形成方法，其特征在于，所述高温氧化沉积工艺的反应气体包括氧气。

4.根据权利要求1所述的沟槽型MOS的形成方法，其特征在于，所述热氧化工艺的温度为950℃～1050℃。

5.根据权利要求2所述的沟槽型MOS的形成方法，其特征在于，所述热氧化工艺的反应气体包括氧气和氮气。

6.根据权利要求1所述的沟槽型MOS的形成方法，其特征在于，所述第二栅介电层的厚度大于或等于所述第一栅介电层的厚度。

7.根据权利要求1所述的沟槽型MOS的形成方法，其特征在于，所述第一栅介电层和第二栅介电层的材料为氧化硅或含氮氧化硅。

8.根据权利要求1所述的沟槽型MOS的形成方法，其特征在于，形成第二栅介电层后还包括步骤：进行热处理工艺。

9.根据权利要求8所述的沟槽型MOS的形成方法，所述热处理工艺为快速热退火工艺。

10.根据权利要求9所述的沟槽型MOS的形成方法，所述快速热退火工艺温度900℃～1100℃。

11.根据权利要求9所述的沟槽型MOS的形成方法，所述快速热退火工艺的反应气体包括氧气、氮气或一氧化氮。

12.根据权利要求9所述的沟槽型MOS的形成方法，所述快速热退火工艺的时间为30s～90s。