CN109216439A - 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 - Google Patents

Abstract

本发明涉及一种具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，包括：在晶圆表面形成沟槽；通过淀积向沟槽内填充氧化硅；将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构；在晶圆表面淀积含氮化合物；干法刻蚀含氮化合物，氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；以含氮化合物侧壁残留为掩膜，将沟槽内的氧化硅通过刻蚀去除掉表面的一部分；重复执行以上三个步骤，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度；去除沟槽内的含氮化合物，向沟槽内填入多晶硅。本发明减少了氧化时间，提高了生产效率。且减少了衬底杂质向外延层的反扩，同时工艺简单。

Description

具有沟槽内渐变厚度的场板结构的半导体器件的制造方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种具有沟槽内渐变厚度的场板 结构的半导体器件的制造方法。

背景技术

为了降低能耗、节省能源，低压功率金属氧化物半导体场效应管(MOSFET) 技术在进行持续的技术改进，场板、超结等器件结构也由高压功率器件移植到 低压器件中，并加以改进和优化，以降低低压功率器件的比导通电阻。

这其中，基于恒定厚度的具有沟槽场板结构的MOSFET尤为常见。但正由 于恒定的场板介质厚度导致了电势、电场的分布不均，使得器件特性难以优化。

基于已有的深槽刻蚀技术，如何简化工艺流程、节省mask层数，达到相同 特性的多层渐变厚度的器件隔离结构，是业界持续改善、优化的方向。

一种传统的具有深槽内渐变厚度的场板的半导体器件的制造方法是在深槽 内壁化学气相淀积(CVD)薄氧层，然后形成一层牺牲层，之后etch-back(回 刻)牺牲层至一定深度，同时并刻蚀该薄氧层；第二次氧化层通过热氧化形成、 再次形成牺牲层、然后再次回刻牺牲层并刻蚀氧化层，由此在第一次薄氧层上 累加第二次热氧化形成的较厚的氧化层。之后的氧化层、牺牲层、刻蚀与上述 类似，直至最后形成底部厚氧、顶部薄氧的多层渐变厚度的槽内场板结构。

然而该制造方法包括多次氧化、回刻，一定程度上增加了衬底向外延层的 杂质反扩、同时增加了工艺时间、降低了生产效率。

发明内容

基于此，有必要提供一种生产效率较高的具有沟槽内渐变厚度的场板结构 的半导体器件的制造方法。

一种具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，包括：步 骤A，在晶圆表面形成沟槽；步骤B，通过淀积向所述沟槽内填充氧化硅；步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；步骤D，通过热氧化在沟槽 顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位 于沟槽内部的氧化硅逐渐变厚的结构；步骤E，在晶圆表面淀积含氮化合物，覆 盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；步骤F，干法刻蚀所述 含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构 表面形成向沟槽内延伸的含氮化合物侧壁残留；步骤G，以所述含氮化合物侧 壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；依次重复执行 步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执 行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸，所述沟槽内的 氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟 槽底部逐渐增厚；步骤H，去除所述沟槽内的含氮化合物；步骤I，向所述沟槽 内填入多晶硅。

在其中一个实施例中，所述步骤B之前还包括对所述沟槽进行侧壁氧化的 步骤。

在其中一个实施例中，所述步骤B是采用高密度等离子化学气相淀积工艺 填充氧化硅。

在其中一个实施例中，所述半导体器件是金属氧化物半导体场效应管。

在其中一个实施例中，所述步骤A之前在晶圆表面形成有氮化硅层，所述 步骤A是将所述氮化硅层刻穿形成所述沟槽。

在其中一个实施例中，所述去除所述沟槽内的含氮化合物的步骤是通过浓 磷酸湿法去除含氮化合物。

在其中一个实施例中，所述在所述下层多晶硅上形成隔离氧化硅是生长高 温氧化膜。

在其中一个实施例中，所述通过热氧化在沟槽顶部的拐角处形成氧化硅拐 角结构的步骤中，氧化温度为800～950摄氏度。

在其中一个实施例中，所述步骤A和所述步骤F的刻蚀是采用CHCl₃和/ 或CH₂Cl₂作为刻蚀剂。

在其中一个实施例中，所述含氮化合物是氮化硅。

上述具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，沟槽内的 氧化硅组成的场板结构无需通过每回刻一次就进行一次热氧化的方式来形成， 减少了氧化时间，提高了生产效率。且减少了衬底杂质向外延层的反扩，同时 工艺简单，对沟槽刻蚀的深宽比没有过分严格要求。

附图说明

图1是一实施例中具有沟槽内渐变厚度的场板结构的半导体器件的制造方 法的流程图；

图2至图6是一实施例中采用具有沟槽内渐变厚度的场板结构的半导体器 件的制造方法制造的器件在制造过程中的剖视图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。 附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实 现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本 发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术 领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术 语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的 术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对 于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型， P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓 度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。

图1是一实施例中具有沟槽内渐变厚度的场板结构的半导体器件的制造方 法的流程图，包括下列步骤：

S110，在晶圆表面形成沟槽。

可以采用本领域习知的工艺在晶圆(本实施例中为硅片)表面刻蚀出深槽， 具体深度可以根据器件的设计参数参照现有技术进行选择。在本实施例中，刻 蚀形成沟槽之前可以先在晶圆表面形成一层氮化硅膜，再于氮化硅膜上通过光 刻胶图案化出刻蚀窗口，再通过刻蚀窗口刻穿氮化硅膜形成沟槽，刻蚀完成后 沟槽顶部的周围形成有氮化硅层。在本实施例中，沟槽的刻蚀是采用CHCl₃和/ 或CH₂Cl₂作为刻蚀剂进行干法刻蚀，在其他实施例中也可以采用其他本领域习 知的沟槽刻蚀工艺进行刻蚀。

在一个实施例中，通过外延工艺在高掺杂浓度的衬底上外延出低掺杂浓度 的外延层，刻蚀得到的沟槽是形成于外延层中。

S120，通过淀积向沟槽内填充氧化硅。

通过淀积工艺形成氧化硅(SiO_x)层的速度远大于传统的通过热氧化生长氧 化硅层的速度。在本实施例中，步骤S120是采用高密度等离子化学气相淀积 (HDPCVD)工艺进行氧化硅的淀积，可以获得较好的形貌。在其他实施例中 也可以根据实际需求采用其他本领域习知的淀积工艺淀积氧化硅层。

淀积完后可以通过化学机械研磨(CMP)将多余的氧化硅层去除，即将露 出于沟槽外面的氧化硅层去除。对于步骤S110采用氮化硅作为硬掩膜刻蚀出沟 槽的实施例，CMP是将氧化硅层研磨至该氮化硅层。

S130，通过刻蚀去除掉沟槽内的氧化硅表面的一部分。

可以采用干法刻蚀，利用其各向异性获得合适的形貌。在其中一个实施例 中，步骤S130选用高密度等离子刻蚀的工艺进行刻蚀。

S140，通过氧化在沟槽顶部的拐角处形成氧化硅拐角结构。

为了后续步骤中得到的含氮化合物侧壁残留能形成本方案所需的形貌，在 刻蚀后通过氧化形成特殊的拐角形貌，即在沟槽内的氧化硅表面形成类似于半 球形的凹面。从拐角处往下、位于沟槽内部的氧化硅逐渐变厚，从而形成圆滑 的拐角，如图2所示。图2中在硅片的表面形成有沟槽，沟槽内填充有氧化硅 202，沟槽顶部的周围形成有氮化硅层302。在本实施例中通过800～950摄氏度 的低温氧化来得到该氧化硅拐角结构。采用低温氧化是因为发明人发现若采用 较高的温度(例如1000摄氏度的牺牲氧化)，则晶圆的高浓度衬底中的掺杂离 子容易反扩至低浓度的外延层102中，对器件性能产生负面影响。

S150，在晶圆表面淀积氮化硅，覆盖沟槽内的氧化硅表面及氧化硅拐角结 构表面。

在本实施例中是通过化学气相淀积形成一层薄的含氮化合物，后续作为刻 蚀的硬掩膜。该含氮化合物可以是氮化硅、氮氧化硅、氮化硼、氮化钛等，考 虑到普适性，可以采用本领域常用的氮化硅。

S160，干法刻蚀含氮化合物，氧化硅拐角结构表面形成向沟槽内延伸的含 氮化合物侧壁残留。

参见图3，利用干法刻蚀的各向异性，将沟槽内的氧化硅202表面的含氮化 合物去除，同时在氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残 留304。含氮化合物侧壁残留304与沟槽内的一部分氧化硅202共同作为沟槽的 侧壁结构。

S170，以含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表 面的一部分。

参见图4，氧化硅202由于刻蚀被刻至更深的深度，同时沟槽侧壁位置处的 氧化硅202因含氮化合物侧壁残留304的阻挡也会被保留下来，并且保留下来 的氧化硅202从含氮化合物侧壁残留304底部往下逐渐变厚。采用含氮化合物 侧壁残留304作为硬掩膜刻蚀，可以不需要光刻版，能够节省成本。为了获得 越往下侧壁越厚的氧化硅202，步骤S170可以采用干法刻蚀，本实施例中是采 用高密度等离子刻蚀。

步骤S170的刻蚀如果刻得过深，则就不能保证侧壁的氧化硅202形貌，故 需依次重复以上S150～S170的步骤，通过多次刻蚀直至获得所需的底部氧化硅 厚度，参见图5。也就是说，本方案可以方便地调节底部氧化硅厚度，进一步增 大了降低反馈电容的空间。每次刻蚀的具体深度需要通过实验来收集数据。刻 蚀至所需的底部氧化硅厚度后，沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅， 侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚。

S210，去除沟槽内的含氮化合物。

为了将含氮化合物去除干净，可以采用湿法刻蚀，例如以浓磷酸为刻蚀剂 进行刻蚀。本实施例中通过浓磷酸将氮化硅层302和含氮化合物侧壁残留304 一并去除。

S220，向沟槽内填入多晶硅。

向沟槽内回填多晶硅404，如图6所示。

步骤S220完成后可以通过化学机械研磨对上层多晶硅404进行平坦化处 理。

上述具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，氧化硅202 组成的场板结构无需通过每回刻一次就进行一次热氧化的方式来形成，减少了 氧化时间，提高了生产效率。且减少了衬底杂质向外延层的反扩，同时工艺简 单，对沟槽刻蚀的深宽比没有过分严格要求。

在一个实施例中，步骤S120之前还包括对沟槽进行侧壁氧化的步骤。侧壁 氧化可以起到修复步骤S110的沟槽刻蚀在沟槽内壁和底部的硅表面产生的缺陷 的作用，例如因反应离子刻蚀的高能粒子撞击产生的缺陷，消除该缺陷对栅氧 产生的负面影响。在一个实施例中，侧壁氧化之后还可以将生成的氧化硅剥离。

在一个实施例中，步骤S230是生长薄层的高温氧化膜(HTO)。可以理解 的，生长HTO时同样会在沟槽侧壁的氧化硅基础上再生成一薄层氧化硅。

上述具有沟槽内渐变厚度的场板结构的半导体器件的制造方法尤其适用于 金属氧化物半导体场效应管，也适用于其他可以采用沟槽场板结构的半导体器 件。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的 普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改 进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权 利要求为准。

Claims (10)

1.一种具有沟槽内渐变厚度的场板结构的半导体器件的制造方法，包括：

步骤A，在晶圆表面形成沟槽；

步骤B，通过淀积向所述沟槽内填充氧化硅；

步骤C，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；

步骤D，通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构，所述氧化硅拐角结构为从拐角处往下、位于沟槽内部的氧化硅逐渐变厚的结构；

步骤E，在晶圆表面淀积含氮化合物，覆盖所述沟槽内的氧化硅表面及所述氧化硅拐角结构表面；

步骤F，干法刻蚀所述含氮化合物，将沟槽内的氧化硅表面的含氮化合物去除，所述氧化硅拐角结构表面形成向沟槽内延伸的含氮化合物侧壁残留；

步骤G，以所述含氮化合物侧壁残留为掩膜，通过刻蚀去除掉沟槽内的氧化硅表面的一部分；

依次重复执行步骤E至步骤G，直至将沟槽内的氧化硅刻蚀至所需的底部氧化硅厚度，每执行一次步骤F所述含氮化合物侧壁残留就进一步向沟槽内延伸，所述沟槽内的氧化硅包括底部氧化硅和侧壁氧化硅，所述侧壁氧化硅的厚度从沟槽顶部至沟槽底部逐渐增厚；

步骤H，去除所述沟槽内的含氮化合物；

步骤I，向所述沟槽内填入多晶硅。

2.根据权利要求1所述的制造方法，其特征在于，所述步骤B之前还包括对所述沟槽进行侧壁氧化的步骤。

3.根据权利要求1所述的制造方法，其特征在于，所述步骤B是采用高密度等离子化学气相淀积工艺填充氧化硅。

4.根据权利要求1所述的制造方法，其特征在于，所述半导体器件是金属氧化物半导体场效应管。

5.根据权利要求1所述的制造方法，其特征在于，所述步骤A之前在晶圆表面形成有氮化硅层，所述步骤A是将所述氮化硅层刻穿形成所述沟槽。

6.根据权利要求1所述的制造方法，其特征在于，所述去除所述沟槽内的含氮化合物的步骤是通过浓磷酸湿法去除含氮化合物。

7.根据权利要求1所述的制造方法，其特征在于，所述在所述下层多晶硅上形成隔离氧化硅是生长高温氧化膜。

8.根据权利要求1所述的制造方法，其特征在于，所述通过热氧化在沟槽顶部的拐角处形成氧化硅拐角结构的步骤中，氧化温度为800～950摄氏度。

9.根据权利要求5所述的制造方法，其特征在于，所述步骤A和所述步骤F的刻蚀是采用CHCl₃和/或CH₂Cl₂作为刻蚀剂。

10.根据权利要求1所述的制造方法，其特征在于，所述含氮化合物是氮化硅。