CN110911476A - 一种埋入式栅极结构及其制造方法 - Google Patents
一种埋入式栅极结构及其制造方法 Download PDFInfo
- Publication number
- CN110911476A CN110911476A CN201811074332.9A CN201811074332A CN110911476A CN 110911476 A CN110911476 A CN 110911476A CN 201811074332 A CN201811074332 A CN 201811074332A CN 110911476 A CN110911476 A CN 110911476A
- Authority
- CN
- China
- Prior art keywords
- active
- trench
- isolation
- groove
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 293
- 238000000034 method Methods 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 63
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 27
- 229910052786 argon Inorganic materials 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 15
- -1 argon ions Chemical class 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 6
- 230000010354 integration Effects 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010849 ion bombardment Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种埋入式栅极结构及其制造方法，该方法包括：提供一半导体衬底，于所述半导体衬底中形成有源区及隔离所述有源区的浅沟槽隔离结构；于所述有源区中形成有源沟槽及于所述浅沟槽隔离结构中形成隔离沟槽；所述有源沟槽包括形成于所述有源区中的前段有源沟槽及形成于所述前段有源沟槽底部的后段有源沟槽，其中所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度；所述隔离沟槽包括形成于所述浅沟槽隔离结构中的前段隔离沟槽及形成于所述前段隔离沟槽底部的后段隔离沟槽，其中所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；于所述有源沟槽及所述隔离沟槽中形成栅极结构。通过本发明解决了现有晶体管无法同时兼顾性能和集成度的问题。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种埋入式栅极结构及其制造方法。
背景技术
在集成电路设计领域，提高电路集成度的一种方法就是缩小集成电路中各器件的结构尺寸；而在合理范围内缩小器件的结构尺寸确实可以提高电路的集成度，但当器件的结构尺寸缩小到一定程度时，就会对器件的性能产生不良影响。
对于晶体管而言，当器件的结构尺寸缩小到一定程度时，会导致栅极沟道长度变短，从而出现短沟道效应；故在进行晶体管结构设计时，为了确保晶体管性能，就需要适当增加晶体管的结构尺寸，以致无法进一步提高晶体管的器件集成度。
鉴于此，有必要设计一种新的埋入式栅极结构及其制造方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种埋入式栅极结构及其制造方法，用于解决现有晶体管无法同时兼顾性能和集成度的问题。
为实现上述目的及其他相关目的，本发明提供一种埋入式栅极结构的制造方法，所述制造方法包括：
S1：提供一半导体衬底，并于所述半导体衬底中形成有源区，及隔离所述有源区的浅沟槽隔离结构；
S2：于所述有源区中形成有源沟槽，及于所述浅沟槽隔离结构中形成隔离沟槽；所述有源沟槽包括形成于所述有源区中的前段有源沟槽，及形成于所述前段有源沟槽底部的后段有源沟槽，其中所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度；所述隔离沟槽包括形成于所述浅沟槽隔离结构中的前段隔离沟槽，及形成于所述前段隔离沟槽底部的后段隔离沟槽，其中所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；以及
S3：于所述有源沟槽及所述隔离沟槽中形成栅极结构。
可选地，S2中形成所述有源沟槽及所述隔离沟槽的具体方法包括：
S21a：分别对所述有源区及所述浅沟槽隔离结构进行刻蚀，以于所述有源区中形成前段有源沟槽，于所述浅沟槽隔离结构中形成前段隔离沟槽；及
S22a：分别对所述前段有源沟槽的底部及所述前段隔离沟槽的底部进行刻蚀，以于所述前段有源沟槽的底部形成后段有源沟槽，于所述前段隔离沟槽的底部形成后段隔离沟槽；
或者S2中形成所述有源沟槽及所述隔离沟槽的具体方法包括：
S21b：对所述有源区进行刻蚀，以于所述有源区中形成前段有源沟槽；之后对所述前段有源沟槽的底部进行刻蚀，以于所述前段有源沟槽的底部形成后段有源沟槽；及
S22b：对所述浅沟槽隔离结构进行刻蚀，以于所述浅沟槽隔离结构中形成前段隔离沟槽；之后对所述前段隔离沟槽的底部进行刻蚀，以于所述前段隔离沟槽的底部形成后段隔离沟槽。
可选地，形成所述后段有源沟槽的具体方法包括：于所述前段有源沟槽的侧壁表面形成钝化层，以暴露出所述前段有源沟槽的底部；之后对所述前段有源沟槽的底部进行横向刻蚀，以于所述前段有源沟槽的底部形成中间有源沟槽，其中所述中间有源沟槽的宽度大于所述前段有源沟槽的宽度；最后去除所述钝化层，并对所述中间有源沟槽进行刻蚀，以形成后段有源沟槽；
形成所述后段隔离沟槽的具体方法包括：于所述前段隔离沟槽的侧壁表面形成钝化层，以暴露出所述前段隔离沟槽的底部；之后对所述前段隔离沟槽的底部进行横向刻蚀，以于所述前段隔离沟槽的底部形成中间隔离沟槽，其中所述中间隔离沟槽的宽度大于所述前段隔离沟槽的宽度；最后去除所述钝化层，并对所述中间隔离沟槽进行刻蚀，以形成后段隔离沟槽。
可选地，通过增加刻蚀气体的离子浓度来增加横向刻蚀速率，以实现对所述前段有源沟槽底部及所述前段隔离沟槽底部的横向刻蚀。
可选地，采用原子层刻蚀工艺对所述中间有源沟槽进行刻蚀，以形成后段有源沟槽，具体方法包括：至少于所述中间有源沟槽的底部形成改性有源层，并采用氩离子轰击所述改性有源层，以增加所述中间有源沟槽的深度；重复上一步骤至少一次，以形成后段有源沟槽；
采用原子层刻蚀工艺对所述中间隔离沟槽进行刻蚀，以形成后段隔离沟槽，具体方法包括：至少于所述中间隔离沟槽的底部形成改性隔离层，并采用氩离子轰击所述改性隔离层，以增加所述中间隔离沟槽的深度；重复上一步骤至少一次，以形成后段隔离沟槽。
可选地，所述后段有源沟槽的宽度与所述前段有源沟槽的宽度之差介于100埃～200埃之间，所述后段隔离沟槽的宽度与所述前段隔离沟槽的宽度之差介于100埃～200埃之间。
可选地，所述有源沟槽的深度小于所述隔离沟槽的深度，以形成鳍式结构；其中，所述前段有源沟槽的深度和所述前段隔离沟槽的深度相同，所述后段有源沟槽的深度小于所述后段隔离沟槽的深度。
本发明还提供了一种埋入式栅极结构，所述埋入式栅极结构包括：
半导体衬底，所述半导体衬底中形成有有源区，及隔离所述有源区的浅沟槽隔离结构；
有源沟槽，包括形成于所述有源区中的前段有源沟槽，及形成于所述前段有源沟槽底部的后段有源沟槽，其中所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度；
隔离沟槽，包括形成于所述浅沟槽隔离结构中的前段隔离沟槽，及形成于所述前段隔离沟槽底部的后段隔离沟槽，其中所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；以及
栅极结构，形成于所述有源沟槽及所述隔离沟槽中。
可选地，所述后段有源沟槽的宽度与所述前段有源沟槽的宽度之差介于100埃～200埃之间，所述后段隔离沟槽的宽度与所述前段隔离沟槽的宽度之差介于100埃～200埃之间。
可选地，所述有源沟槽的深度小于所述隔离沟槽的深度，以形成鳍式结构；其中，所述前段有源沟槽的深度和所述前段隔离沟槽的深度相同，所述后段有源沟槽的深度小于所述后段隔离沟槽的深度。
如上所述，本发明的一种埋入式栅极结构及其制造方法，具有以下有益效果：
本发明通过使所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度，所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；以实现在相同深度的情况下，大大增加了埋入式栅极结构的沟道长度，从而改善了短沟道效应；或在相同器件性能的情况下，进一步缩小了埋入式栅极结构的结构尺寸，从而提高了器件集成度。
本发明通过先在有源区/浅沟槽隔离结构中形成前段有源沟槽/前段隔离沟槽，之后再通过对前段有源沟槽/前段隔离沟槽的底部进行横向刻蚀，以形成中间有源沟槽/中间隔离沟槽，最后再通过原子层刻蚀工艺形成后段有源沟槽/后段隔离沟槽；不仅成功制造出了上窄下宽的有源沟槽和隔离沟槽，更通过原子层刻蚀工艺精确控制了后段有源沟槽和后段隔离沟槽的深度，使得有源沟槽和隔离沟槽具有更好的形貌。
本发明通过使前段隔离沟槽的深度与前段有源沟槽的深度相同，后段隔离沟槽的深度大于后段有源沟槽的深度，从而形成鳍式沟槽结构，以利于后续形成鳍式栅极结构，实现增大驱动电流，改善器件性能。
附图说明
图1至图19显示为本发明所述埋入式栅极结构制造过程中各步骤的结构示意图；其中，图2为图1沿AA’方向的截面图，图3为图1沿BB’方向的截面图；图4、图6、图8、图10至图13、图18为各步骤结构沿AA’方向的截面图，图5、图7、图9、图14至图17、图19为各步骤结构沿BB’方向的截面图。
图20和图21显示为对比例所述埋入式栅极结构的结构示意图；其中图20为沿AA’方向的截面图，图21为沿BB’方向的截面图。
元件标号说明
101 半导体衬底 102 有源区
103 浅沟槽隔离结构 104 图形掩膜
105 前段有源沟槽 106 前段隔离沟槽
107 钝化层 108 中间有源沟槽
109 中间隔离沟槽 110a 改性有源层
110b 改性隔离层 111 后段有源沟槽
112 有源沟槽 113 后段隔离沟槽
114 隔离沟槽 115 栅介质层
116 金属衬垫层 117 栅电极层
118 绝缘层 119 栅极结构
201 半导体衬底 202 有源区
203 浅沟槽隔离结构 204 有源沟槽
205 有源沟槽 206 栅介质层
207 金属衬垫层 208 栅电极层
209 栅极结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图21。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1至图3所示，提供一半导体衬底101，并于所述半导体衬底101中形成有源区102，及隔离所述有源区102的浅沟槽隔离结构103。需要注意的是，此步骤中形成所述有源区102及所述浅沟槽隔离结构103的方法为现有方法，故在此不一一赘述。
如图4至图17所示，于所述有源区102中形成有源沟槽112，及于所述浅沟槽隔离结构103中形成隔离沟槽114；所述有源沟槽112包括形成于所述有源区102中的前段有源沟槽105，及形成于所述前段有源沟槽105底部的后段有源沟槽111，其中所述后段有源沟槽111的宽度大于所述前段有源沟槽105的宽度；所述隔离沟槽114包括形成于所述浅沟槽隔离结构103中的前段隔离沟槽106，及形成于所述前段隔离沟槽106底部的后段隔离沟槽113，其中所述后段隔离沟槽113的宽度大于所述前段隔离沟槽106的宽度。
作为示例，所述有源沟槽112的形状为上窄下宽的瓶形结构，所述隔离沟槽114的形状为上窄下宽的瓶形结构。需要注意的是，本实施例并非是对所述有源沟槽及所述隔离沟槽的形状进行限定；对于所述有源沟槽及所述隔离沟槽来说，只要后段有源沟槽的宽度大于所述前段有源沟槽的宽度，后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度均属于本实施例所保护的范围。
作为示例，如图4至图17所示，形成所述有源沟槽112及所述隔离沟槽114的具体方法包括：
如图4和图5所示，分别对所述有源区102及所述浅沟槽隔离结构103进行刻蚀，以于所述有源区102中形成前段有源沟槽105，于所述浅沟槽隔离结构103中形成前段隔离沟槽106；及
如图6至图17所示，分别对所述前段有源沟槽105的底部及所述前段隔离沟槽106的底部进行刻蚀，以于所述前段有源沟槽105的底部形成后段有源沟槽111，于所述前段隔离沟槽106的底部形成后段隔离沟槽113。
具体的，如图4和图5所示，形成所述前段有源沟槽105及所述前段隔离沟槽106的具体方法包括：于上一步骤所得结构的上表面形成图形掩膜104，并基于所述图形掩膜104分别对所述有源区102及所述浅沟槽隔离结构103进行刻蚀，以形成前段有源沟槽105及前段隔离沟槽106。可选地，在本实施例中，采用间距倍增(double Pitch)技术形成所述图形掩膜104，而现有采用间距倍增技术形成所述图形掩膜的方法均属于本实施例所保护的范围。
其中，采用干法刻蚀工艺对所述有源区102及所述浅沟槽隔离结构103进行刻蚀，以形成所述前段有源沟槽105及所述前段隔离沟槽106。需要注意的是，由于所述有源区102及所述浅沟槽隔离结构103的材料不同，故对所述有源区102及所述浅沟槽隔离结构103进行干法刻蚀时，刻蚀气体是不同的。可选地，所述前段有源沟槽105的宽度W1及所述前段隔离沟槽106的宽度W2根据实际需要进行设定，所述前段有源沟槽105的深度h1及所述前段隔离沟槽106的深度h2也根据实际需要进行设定；在本实施例中，所述前段有源沟槽105的宽度W1与所述前段隔离沟槽106的宽度W2相同；所述前段有源沟槽105的深度h1与所述前段隔离沟槽106的深度h2相同。
具体的，如图6至图17所示，形成所述后段有源沟槽111及所述后段隔离沟槽113的具体方法包括：
如图6和图7所示，于所述前段有源沟槽105的侧壁表面及所述前段隔离沟槽106的侧壁表面形成钝化层107，以暴露出所述前段有源沟槽105的底部及所述前段隔离沟槽106的底部；
如图8和图9所示，分别对所述前段有源沟槽105的底部及所述前段隔离沟槽106的底部进行横向刻蚀，以于所述前段有源沟槽105的底部形成中间有源沟槽108，于所述前段隔离沟槽106的底部形成中间隔离沟槽109；其中所述中间有源沟槽108的宽度大于所述前段有源沟槽105的宽度，所述中间隔离沟槽109的宽度大于所述前段隔离沟槽106的宽度；及
如图10至图17所示，去除所述钝化层107，分别对所述中间有源沟槽108及所述中间隔离沟槽109进行刻蚀，以形成所述后段有源沟槽111及所述后段隔离沟槽113。
其中，形成所述钝化层107的具体方法包括：于所述前段有源沟槽105的内壁表面及所述前段隔离沟槽106的内壁表面形成钝化材料，之后去除所述前段有源沟槽105底部及所述前段隔离沟槽106底部的钝化材料，以于所述前段有源沟槽105的侧壁表面及所述前段隔离沟槽106的侧壁表面形成所述钝化层107，从而减少后续横向刻蚀对所述前段有源沟槽105及所述前段隔离沟槽106侧壁的损失。
其中，通过增加刻蚀气体的离子浓度来增加横向刻蚀速率，以实现对所述前段有源沟槽105底部及所述前段隔离沟槽106底部的横向刻蚀。可选地，通过增加干法刻蚀的源功率或/及调节刻蚀气体配方来实现增加刻蚀气体的离子浓度；在同种刻蚀气体的情况下，通过增加干法刻蚀的源功率，可以增加刻蚀气体的解离，从而增加刻蚀气体的离子浓度；而在相同源功率的情况下，通过改变刻蚀气体配方，如使用原子含量高的刻蚀气体，可以增加刻蚀气体的离子浓度。需要注意的是，本实施例所述横向刻蚀并非只进行横向刻蚀，而是横向刻蚀和纵向刻蚀同时存在，横向刻蚀只是相对于形成前段有源沟槽及前段隔离沟槽的刻蚀而言。
可选地，所述中间有源沟槽108的深度与所述中间有源沟槽108的宽度相关，所述中间隔离沟槽109的深度与所述中间隔离沟槽109的宽度相关；也即所述中间有源沟槽108的宽度越宽，所述中间有源沟槽108的深度越深；所述中间隔离沟槽109的宽度越宽，所述中间隔离沟槽109的深度越深。其中所述中间有源沟槽108的宽度与所述前段有源沟槽105的宽度之差介于100埃～200埃之间，所述中间隔离沟槽109的宽度与所述前段隔离沟槽106的宽度之差介于100埃～200埃之间；在本实施例中，所述中间有源沟槽108的宽度与所述中间隔离沟槽109的宽度相同。
其中，如图10至图13所示，采用原子层刻蚀工艺对所述中间有源沟槽108进行刻蚀，以形成后段有源沟槽111，具体方法包括：至少于所述中间有源沟槽108的底部形成改性有源层110a，并采用氩离子轰击所述改性有源层110a，以增加所述中间有源沟槽108的深度；重复上一步骤至少一次，以形成后段有源沟槽111。需要注意的是，重复次数与所述后段有源沟槽111的深度呈正比；在实际应用中，可根据预定所述后段有源沟槽111的深度设计重复次数。
可选地，通过向所述中间有源沟槽108通入一改性气体，以形成所述改性有源层110a；形成所述改性有源层110a之后还包括清除改性气体的步骤。在本实施例中，所述改性有源层110a同时形成于所述前段有源沟槽105的内壁表面及所述中间有源沟槽108的内壁表面；形成所述后段有源沟槽111之后，还包括去除所述改性有源层110a的步骤。需要注意的是，通过向所述有源区的沟槽内通入改性气体，使得该改性气体与沟槽的内壁表面发生反应，以于沟槽的内壁表面生成一反应物层(改性有源层)，从而起到改变沟槽内壁表面性质的作用，以便于后续进行氩离子轰击时，可以对沟槽的内壁进行一个或几个原子层厚度的去除。
可选地，在对所述中间有源沟槽108底部的改性有源层进行氩离子轰击时，为了确保后续形成沟槽的宽度与中间有源沟槽108的宽度一致，采用脉冲形式的偏压；在氩离子轰击过程中，通过采用脉冲形式的偏压更有利于氩离子的扩散，即利用未施加偏压的一段时间，使氩离子更加均匀地扩散在所述中间有源沟槽108的整个底部，以确保后续形成的沟槽宽度与中间有源沟槽108的宽度一致。
可选地，氩离子轰击之后还包括清除氩离子的步骤。
其中，如图14至图17所示，采用原子层刻蚀工艺对所述中间隔离沟槽109进行刻蚀，以形成后段隔离沟槽113，具体方法包括：至少于所述中间隔离沟槽109的底部形成改性隔离层110b，并采用氩离子轰击所述改性隔离层110b，以增加所述中间隔离沟槽109的深度；重复上一步骤至少一次，以形成后段隔离沟槽113。需要注意的是，重复次数与所述后段隔离沟槽113的深度呈正比；在实际应用中，可根据预定所述后段隔离沟槽113的深度设计重复次数。
可选地，通过向所述中间隔离沟槽109通入另一改性气体，以形成所述改性隔离层110b；形成所述改性隔离层110b之后还包括清除改性气体的步骤。在本实施例中，所述改性隔离层110b同时形成于所述前段隔离沟槽106的内壁表面及所述中间隔离沟槽109的内壁表面；在形成所述后段隔离沟槽113之后，还包括去除所述改性隔离层110b的步骤。需要注意的是，通过向所述浅沟槽隔离结构103的沟槽内通入改性气体，使得该改性气体与沟槽的内壁表面发生反应，以于沟槽的内壁表面生成一反应物层(改性隔离层)，从而起到改变沟槽内壁表面性质的作用，以便于后续进行氩离子轰击时，可以对沟槽的内壁进行一个或几个原子层厚度的去除。
可选地，在对所述中间隔离沟槽109底部的改性隔离层进行氩离子轰击时，为了确保后续形成沟槽的宽度与中间隔离沟槽109的宽度一致，采用脉冲形式的偏压；在氩离子轰击过程中，通过采用脉冲形式的偏压更有利于氩离子的扩散，即利用未施加偏压的一段时间，使氩离子更加均匀地扩散在所述中间隔离沟槽109的整个底部，以确保后续形成的沟槽宽度与中间隔离沟槽109的宽度一致。
可选地，氩离子轰击之后还包括清除氩离子的步骤。
可选地，在形成所述后段有源沟槽111及所述后段隔离沟槽113之后，还包括去除所述图形掩膜104的步骤。
其中，所述后段有源沟槽111的宽度W3与所述中间有源沟槽108的宽度相同(即所述后段有源沟槽111的宽度与所述前段有源沟槽105的宽度之差介于100埃～200埃之间)，所述后段隔离沟槽113的宽度W4与所述中间隔离沟槽109的宽度相同(即所述后段隔离沟槽113的宽度与所述前段隔离沟槽106的宽度之差介于100埃～200埃之间)，而所述后段有源沟槽111及所述后段隔离沟槽113的深度可根据实际需要进行设定；在本实施例中，所述后段有源沟槽111的宽度W3与所述后段隔离沟槽113的宽度W4相同。
作为示例，所述有源沟槽112的深度小于所述隔离沟槽114的深度，以形成鳍式结构，从而便于后续形成鳍式栅极结构。在本实施例中，所述前段有源沟槽105的深度h1和所述前段隔离沟槽106的深度h2相同，所述后段有源沟槽111的深度h3小于所述后段隔离沟槽113的深度h4；其中，所述前段有源沟槽105和所述前段隔离沟槽106的深度介于300埃～500埃之间(包括端点值)，所述后段有源沟槽111的深度介于500埃～1000埃之间(包括端点值)，所述后段隔离沟槽113的深度介于700埃～1200埃之间(包括端点值)。
如图18和图19所示，于所述有源沟槽112及所述隔离沟槽114中形成栅极结构119。
作为示例，形成所述栅极结构119的具体方法包括：
于所述有源沟槽112的内壁表面及所述隔离沟槽114的内壁表面由外至内依次形成栅介质层115、金属衬垫层116和栅电极层117；及
对所述金属衬垫层116及所述栅电极层117进行回刻蚀，并于所述金属衬垫层116和所述栅电极层117的上表面形成绝缘层118，以填充所述有源沟槽112及所述隔离沟槽114。
具体的，采用热氧工艺或原子层沉积工艺形成所述栅介质层115，其中所述栅介质层115的材质包括二氧化硅SiO2；采用原子层沉积工艺形成所述金属衬垫层116，所述金属衬垫层116的材质包括氮化钛TiN；采用化学气相沉积工艺或原子层沉积工艺形成所述栅电极层117，所述栅电极层117的材质包括金属钨W；采用化学气相沉积工艺形成所述绝缘层118，所述绝缘层118的材质包括氮化物。
具体的，所述后段有源沟槽111的顶部与所述栅电极层117的顶部之间的高度差不大于所述栅介质层115与所述金属衬垫层116的厚度和。
实施例二
本实施例与实施例一的不同之处在于：本实施例是先在所述有源区102中形成前段有源沟槽105及后段有源沟槽111之后，再在所述浅沟槽隔离结构103中形成前段隔离沟槽06及后段隔离沟槽113。具体方法为：对所述有源区102进行刻蚀，以于所述有源区102中形成前段有源沟槽105；之后对所述前段有源沟槽105的底部进行刻蚀，以于所述前段有源沟槽105的底部形成后段有源沟槽111；及对所述浅沟槽隔离结构103进行刻蚀，以于所述浅沟槽隔离结构103中形成前段隔离沟槽106；之后对所述前段隔离沟槽106的底部进行刻蚀，以于所述前段隔离沟槽106的底部形成后段隔离沟槽113。需要注意的是，本实施例与实施例一仅是沟槽形成顺序不同，具体各沟槽的形成方法与实施例一相同，故在此不一一赘述。
实施例三
如图18和图19所示，本实施例提供了采用实施例一或实施例二所述方法制造的一种埋入式栅极结构，所述埋入式栅极结构包括：
半导体衬底101，所述半导体衬底101中形成有有源区102，及隔离所述有源区102的浅沟槽隔离结构103；
有源沟槽112，包括形成于所述有源区102中的前段有源沟槽105，及形成于所述前段有源沟槽105底部的后段有源沟槽111，其中所述后段有源沟槽111的宽度大于所述前段有源沟槽105的宽度；
隔离沟槽114，包括形成于所述浅沟槽隔离结构103中的前段隔离沟槽106，及形成于所述前段隔离沟槽106底部的后段隔离沟槽113，其中所述后段隔离沟槽113的宽度大于所述前段隔离沟槽106的宽度；以及
栅极结构119，形成于所述有源沟槽112及所述隔离沟槽114中。
作为示例，所述后段有源沟槽111的宽度W3与所述前段有源沟槽105的宽度W1之差介于100埃～200埃之间(包括端点值)，所述后段隔离沟槽113的宽度W4与所述前段隔离沟槽106的宽度W2之差介于100埃～200埃之间(包括端点值)。可选地，在本实施例中，所述前段有源沟槽105的宽度W1与所述前段隔离沟槽106的宽度W2相同，所述后段有源沟槽111的宽度W3与所述后段隔离沟槽113的宽度W4相同。
作为示例，所述有源沟槽112的深度小于所述隔离沟槽114的深度，以形成鳍式结构，从而便于形成鳍式栅极结构。可选地，在本实施例中，所述前段有源沟槽105的深度h1和所述前段隔离沟槽106的深度h2相同，所述后段有源沟槽111的深度h3小于所述后段隔离沟槽113的深度h4；其中，所述前段有源沟槽105和所述前段隔离沟槽106的深度介于300埃～500埃之间(包括端点值)，所述后段有源沟槽111的深度介于500埃～1000埃之间(包括端点值)，所述后段隔离沟槽113的深度介于700埃～1200埃之间(包括端点值)。
作为示例，所述栅极结构119由外至内依次包括栅介质层115、金属衬垫层116及栅电极层117，其中所述金属衬垫层116的顶部与所述栅电极117的顶部均低于所述栅介质层115的顶部；所述栅极结构119还包括：形成于所述金属衬垫层116及所述栅电极层117上表面的绝缘层118。其中所述栅介质层115的材质包括二氧化硅SiO2，所述金属衬垫层116的材质包括氮化钛TiN，所述栅电极层117的材质包括金属钨W，所述绝缘层118的材质包括氮化物。具体的，所述后段有源沟槽111的顶部与所述栅电极层117的顶部之间的高度差不大于所述栅介质层115与所述金属衬垫层116的厚度和。
对比例
如图20和图21所示，对比例提供一种现有的埋入式栅极结构，现有所述埋入式栅极结构包括：
半导体衬底201，所述半导体衬底201中形成有有源区202，及隔离所述有源区202的浅沟槽隔离结构203；
有源沟槽204，形成于所述有源区202中；
隔离沟槽205，形成于所述浅沟槽隔离结构203中；及
栅极结构209，形成于所述有源沟槽204及所述隔离沟槽205中；其中所述栅极结构209由外至内依次包括：栅介质层206、金属衬垫层207及栅电极层208。
由图18和图20可知，在有源沟槽深度相同的情况下，相较于现有埋入式栅极结构，本实施例所述埋入式栅极结构的沟道长度更长。
综上所述，本发明的一种埋入式栅极结构及其制造方法，具有以下有益效果：本发明通过使所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度，所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；以实现在相同深度的情况下，大大增加了埋入式栅极结构的沟道长度，从而改善了短沟道效应；或在相同器件性能的情况下，进一步缩小了埋入式栅极结构的结构尺寸，从而提高了器件集成度。本发明通过先在有源区/浅沟槽隔离结构中形成前段有源沟槽/前段隔离沟槽，之后再通过对前段有源沟槽/前段隔离沟槽的底部进行横向刻蚀，以形成中间有源沟槽/中间隔离沟槽，最后再通过原子层刻蚀工艺形成后段有源沟槽/后段隔离沟槽；不仅成功制造出了上窄下宽的有源沟槽和隔离沟槽，更通过原子层刻蚀工艺精确控制了后段有源沟槽和后段隔离沟槽的深度，使得有源沟槽和隔离沟槽具有更好的形貌。本发明通过使前段隔离沟槽的深度与前段有源沟槽的深度相同，后段隔离沟槽的深度大于后段有源沟槽的深度，从而形成鳍式沟槽结构，以利于后续形成鳍式栅极结构，实现增大驱动电流，改善器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种埋入式栅极结构的制造方法，其特征在于，所述制造方法包括：
S1：提供一半导体衬底，并于所述半导体衬底中形成有源区，及隔离所述有源区的浅沟槽隔离结构；
S2：于所述有源区中形成有源沟槽，及于所述浅沟槽隔离结构中形成隔离沟槽；所述有源沟槽包括形成于所述有源区中的前段有源沟槽，及形成于所述前段有源沟槽底部的后段有源沟槽，其中所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度；所述隔离沟槽包括形成于所述浅沟槽隔离结构中的前段隔离沟槽，及形成于所述前段隔离沟槽底部的后段隔离沟槽，其中所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；以及
S3：于所述有源沟槽及所述隔离沟槽中形成栅极结构。
2.根据权利要求1所述的埋入式栅极结构的制造方法，其特征在于，S2中形成所述有源沟槽及所述隔离沟槽的具体方法包括：
S21a：分别对所述有源区及所述浅沟槽隔离结构进行刻蚀，以于所述有源区中形成前段有源沟槽，于所述浅沟槽隔离结构中形成前段隔离沟槽；及
S22a：分别对所述前段有源沟槽的底部及所述前段隔离沟槽的底部进行刻蚀，以于所述前段有源沟槽的底部形成后段有源沟槽，于所述前段隔离沟槽的底部形成后段隔离沟槽；
或者S2中形成所述有源沟槽及所述隔离沟槽的具体方法包括：
S21b：对所述有源区进行刻蚀，以于所述有源区中形成前段有源沟槽；之后对所述前段有源沟槽的底部进行刻蚀，以于所述前段有源沟槽的底部形成后段有源沟槽；及
S22b：对所述浅沟槽隔离结构进行刻蚀，以于所述浅沟槽隔离结构中形成前段隔离沟槽；之后对所述前段隔离沟槽的底部进行刻蚀，以于所述前段隔离沟槽的底部形成后段隔离沟槽。
3.根据权利要求2所述的埋入式栅极结构的制造方法，其特征在于，形成所述后段有源沟槽的具体方法包括：于所述前段有源沟槽的侧壁表面形成钝化层，以暴露出所述前段有源沟槽的底部；之后对所述前段有源沟槽的底部进行横向刻蚀，以于所述前段有源沟槽的底部形成中间有源沟槽，其中所述中间有源沟槽的宽度大于所述前段有源沟槽的宽度；最后去除所述钝化层，并对所述中间有源沟槽进行刻蚀，以形成后段有源沟槽；
形成所述后段隔离沟槽的具体方法包括：于所述前段隔离沟槽的侧壁表面形成钝化层，以暴露出所述前段隔离沟槽的底部；之后对所述前段隔离沟槽的底部进行横向刻蚀，以于所述前段隔离沟槽的底部形成中间隔离沟槽，其中所述中间隔离沟槽的宽度大于所述前段隔离沟槽的宽度；最后去除所述钝化层，并对所述中间隔离沟槽进行刻蚀，以形成后段隔离沟槽。
4.根据权利要求3所述的埋入式栅极结构的制造方法，其特征在于，通过增加刻蚀气体的离子浓度来增加横向刻蚀速率，以实现对所述前段有源沟槽底部及所述前段隔离沟槽底部的横向刻蚀。
5.根据权利要求3所述的埋入式栅极结构的制造方法，其特征在于，采用原子层刻蚀工艺对所述中间有源沟槽进行刻蚀，以形成后段有源沟槽，具体方法包括：至少于所述中间有源沟槽的底部形成改性有源层，并采用氩离子轰击所述改性有源层，以增加所述中间有源沟槽的深度；重复上一步骤至少一次，以形成后段有源沟槽；
采用原子层刻蚀工艺对所述中间隔离沟槽进行刻蚀，以形成后段隔离沟槽，具体方法包括：至少于所述中间隔离沟槽的底部形成改性隔离层，并采用氩离子轰击所述改性隔离层，以增加所述中间隔离沟槽的深度；重复上一步骤至少一次，以形成后段隔离沟槽。
6.根据权利要求1所述的埋入式栅极结构的制造方法，其特征在于，所述后段有源沟槽的宽度与所述前段有源沟槽的宽度之差介于100埃～200埃之间，所述后段隔离沟槽的宽度与所述前段隔离沟槽的宽度之差介于100埃～200埃之间。
7.根据权利要求1所述的埋入式栅极结构的制造方法，其特征在于，所述有源沟槽的深度小于所述隔离沟槽的深度，以形成鳍式结构；其中，所述前段有源沟槽的深度和所述前段隔离沟槽的深度相同，所述后段有源沟槽的深度小于所述后段隔离沟槽的深度。
8.一种埋入式栅极结构，其特征在于，所述埋入式栅极结构包括：
半导体衬底，所述半导体衬底中形成有有源区，及隔离所述有源区的浅沟槽隔离结构；
有源沟槽，包括形成于所述有源区中的前段有源沟槽，及形成于所述前段有源沟槽底部的后段有源沟槽，其中所述后段有源沟槽的宽度大于所述前段有源沟槽的宽度；
隔离沟槽，包括形成于所述浅沟槽隔离结构中的前段隔离沟槽，及形成于所述前段隔离沟槽底部的后段隔离沟槽，其中所述后段隔离沟槽的宽度大于所述前段隔离沟槽的宽度；以及
栅极结构，形成于所述有源沟槽及所述隔离沟槽中。
9.根据权利要求8所述的埋入式栅极结构，其特征在于，所述后段有源沟槽的宽度与所述前段有源沟槽的宽度之差介于100埃～200埃之间，所述后段隔离沟槽的宽度与所述前段隔离沟槽的宽度之差介于100埃～200埃之间。
10.根据权利要求8所述的埋入式栅极结构，其特征在于，所述有源沟槽的深度小于所述隔离沟槽的深度，以形成鳍式结构；其中，所述前段有源沟槽的深度和所述前段隔离沟槽的深度相同，所述后段有源沟槽的深度小于所述后段隔离沟槽的深度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811074332.9A CN110911476B (zh) | 2018-09-14 | 2018-09-14 | 一种埋入式栅极结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811074332.9A CN110911476B (zh) | 2018-09-14 | 2018-09-14 | 一种埋入式栅极结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110911476A true CN110911476A (zh) | 2020-03-24 |
| CN110911476B CN110911476B (zh) | 2024-05-14 |
Family
ID=69812293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811074332.9A Active CN110911476B (zh) | 2018-09-14 | 2018-09-14 | 一种埋入式栅极结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110911476B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021218268A1 (zh) * | 2020-04-30 | 2021-11-04 | 长鑫存储技术有限公司 | 埋入式栅极制备方法和半导体器件制备方法 |
| CN114068702A (zh) * | 2020-07-30 | 2022-02-18 | 中国科学院微电子研究所 | 一种埋栅晶体管及其制造方法 |
| CN114093941A (zh) * | 2020-07-30 | 2022-02-25 | 中国科学院微电子研究所 | 一种晶体管器件、其形成方法和dram |
| CN114927537A (zh) * | 2022-06-08 | 2022-08-19 | 豪威集成电路(成都)有限公司 | 图像传感器及其制造方法 |
| US11862697B2 (en) | 2020-04-30 | 2024-01-02 | Changxin Memory Technologies, Inc. | Method for manufacturing buried gate and method for manufacturing semiconductor device |
| US12002864B2 (en) | 2021-01-04 | 2024-06-04 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077568A1 (en) * | 2003-10-10 | 2005-04-14 | Jong-Chul Park | Method of forming a recess channel trench pattern, and fabricating a recess channel transistor |
| KR20060118072A (ko) * | 2005-05-16 | 2006-11-23 | 삼성전자주식회사 | 리세스형 트랜지스터 및 그 제조방법 |
| US20080003753A1 (en) * | 2006-06-28 | 2008-01-03 | Hyeoung-Won Seo | Semiconductor Device Having Buried Gate Electrode and Method of Fabricating the Same |
| US20080157194A1 (en) * | 2006-03-22 | 2008-07-03 | Samsung Electronics Co., Ltd. | Transistors with laterally extended active regions and methods of fabricating same |
| TW201324747A (zh) * | 2011-12-08 | 2013-06-16 | Inotera Memories Inc | 記憶體陣列與其製作方法 |
| US20140117379A1 (en) * | 2012-11-01 | 2014-05-01 | Hyundai Motor Company | Semiconductor device and method of manufacturing the same |
| CN104934428A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN107134486A (zh) * | 2017-04-28 | 2017-09-05 | 睿力集成电路有限公司 | 存储器 |
| CN107342327A (zh) * | 2017-08-10 | 2017-11-10 | 睿力集成电路有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
| CN208706657U (zh) * | 2018-09-14 | 2019-04-05 | 长鑫存储技术有限公司 | 一种埋入式栅极结构 |
-
2018
- 2018-09-14 CN CN201811074332.9A patent/CN110911476B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050077568A1 (en) * | 2003-10-10 | 2005-04-14 | Jong-Chul Park | Method of forming a recess channel trench pattern, and fabricating a recess channel transistor |
| KR20060118072A (ko) * | 2005-05-16 | 2006-11-23 | 삼성전자주식회사 | 리세스형 트랜지스터 및 그 제조방법 |
| US20080157194A1 (en) * | 2006-03-22 | 2008-07-03 | Samsung Electronics Co., Ltd. | Transistors with laterally extended active regions and methods of fabricating same |
| US20080003753A1 (en) * | 2006-06-28 | 2008-01-03 | Hyeoung-Won Seo | Semiconductor Device Having Buried Gate Electrode and Method of Fabricating the Same |
| TW201324747A (zh) * | 2011-12-08 | 2013-06-16 | Inotera Memories Inc | 記憶體陣列與其製作方法 |
| US20140117379A1 (en) * | 2012-11-01 | 2014-05-01 | Hyundai Motor Company | Semiconductor device and method of manufacturing the same |
| CN104934428A (zh) * | 2014-03-19 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
| CN107134486A (zh) * | 2017-04-28 | 2017-09-05 | 睿力集成电路有限公司 | 存储器 |
| CN107342327A (zh) * | 2017-08-10 | 2017-11-10 | 睿力集成电路有限公司 | 一种半导体存储器的晶体管结构及制作方法 |
| CN208706657U (zh) * | 2018-09-14 | 2019-04-05 | 长鑫存储技术有限公司 | 一种埋入式栅极结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021218268A1 (zh) * | 2020-04-30 | 2021-11-04 | 长鑫存储技术有限公司 | 埋入式栅极制备方法和半导体器件制备方法 |
| US11862697B2 (en) | 2020-04-30 | 2024-01-02 | Changxin Memory Technologies, Inc. | Method for manufacturing buried gate and method for manufacturing semiconductor device |
| CN114068702A (zh) * | 2020-07-30 | 2022-02-18 | 中国科学院微电子研究所 | 一种埋栅晶体管及其制造方法 |
| CN114093941A (zh) * | 2020-07-30 | 2022-02-25 | 中国科学院微电子研究所 | 一种晶体管器件、其形成方法和dram |
| CN114093941B (zh) * | 2020-07-30 | 2024-06-18 | 中国科学院微电子研究所 | 一种晶体管器件、其形成方法和dram |
| US12002864B2 (en) | 2021-01-04 | 2024-06-04 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
| CN114927537A (zh) * | 2022-06-08 | 2022-08-19 | 豪威集成电路(成都)有限公司 | 图像传感器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110911476B (zh) | 2024-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110911476A (zh) | 一种埋入式栅极结构及其制造方法 | |
| CN104008994B (zh) | 半导体装置的制造方法 | |
| US8609480B2 (en) | Methods of forming isolation structures on FinFET semiconductor devices | |
| US8003485B2 (en) | Semiconductor device and method of fabricating the same | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| KR100869359B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| US8889500B1 (en) | Methods of forming stressed fin channel structures for FinFET semiconductor devices | |
| US8497198B2 (en) | Semiconductor process | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| CN109979880A (zh) | 半导体结构及其形成方法 | |
| CN207353225U (zh) | 一种晶体管结构、存储单元及存储器阵列 | |
| CN103632943A (zh) | 半导体器件制造方法 | |
| US10014207B2 (en) | Method of manufacturing dielectric layers of semiconductor structure | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| CN208706657U (zh) | 一种埋入式栅极结构 | |
| JP2008016838A (ja) | 半導体素子のリセスゲートの製造方法 | |
| CN103531454A (zh) | 半导体器件制造方法 | |
| KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| US20230387008A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN112151360B (zh) | 半导体结构及其形成方法 | |
| KR102722594B1 (ko) | 반도체 구조 및 그 제조 방법 | |
| US12033859B2 (en) | Method of forming the spacers on lateral flanks of a transistor gate using successive implantation phases | |
| CN105826234A (zh) | 半导体结构的形成方法 | |
| KR100973264B1 (ko) | 반도체 소자의 제조 방법 | |
| CN114078761A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |