CN109378343A - 超结金属氧化物场效应晶体管及其制作方法 - Google Patents

超结金属氧化物场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN109378343A
CN109378343A CN201811338922.8A CN201811338922A CN109378343A CN 109378343 A CN109378343 A CN 109378343A CN 201811338922 A CN201811338922 A CN 201811338922A CN 109378343 A CN109378343 A CN 109378343A
Authority
CN
China
Prior art keywords
epitaxial layer
layer
sub
area
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811338922.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fuyue Trading Co Ltd
Original Assignee
Shenzhen Fuyue Trading Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fuyue Trading Co Ltd filed Critical Shenzhen Fuyue Trading Co Ltd
Priority to CN201811338922.8A priority Critical patent/CN109378343A/zh
Publication of CN109378343A publication Critical patent/CN109378343A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种超结金属氧化物场效应晶体管，其包括：衬底，第一外延层和第二外延层，位于所述第一外延层内且部分延伸至所述第二外延层内的柱区，位于所述第一外延层内且分布在所述柱区两侧的沟槽，填充在所述沟槽内的隔离层，所述隔离层与所述柱区接触，位于所述第二外延层内且连接所述柱区的体区；其还包括源区、栅介质层、多晶硅层、介质层、源极金属、栅极金属和漏极金属。本发明还公开所述超结金属氧化物场效应晶体管的制作方法。本发明所述超结金属氧化物场效应晶体管通过设置隔离层，从而使得柱区内的杂质分布更均匀，同时使得所述柱区的剖面形貌类似于柱状，避免波浪形的PN结的形成，提升所述超结金属氧化物场效应晶体管的耐压和可靠性。

Description

超结金属氧化物场效应晶体管及其制作方法
技术领域
本发明涉半导体技术领域，尤其是一种超结金属氧化物场效应晶体管及其制作方法。
背景技术
超结金属氧化物场效应晶体管作为一种基于电荷平衡原理的电荷补偿器件，其具有金属氧化物半导体晶体管的绝缘栅结构优点且具有高电流密度低导通电阻优点，同时其能用于降低传统功率金属氧化物半导体场效应晶体管的导电损耗。超结金属氧化物场效应晶体管的基本特点是其由间隔的第一导电类型的掺杂区和第二导电类型的掺杂区构成的漂移区来实现耐压。传统高压金属氧化物场效应晶体管器件在承受反向高压时，其主要依靠PN结的纵向耗尽来实现耐压，在整个高压金属氧化物场效应晶体管器件的PN结交界处会出现电场强度峰值。而超结金属氧化物场效应晶体管由于引入了电荷补偿机制，其内部在耗尽耐压时，电场分布更加均匀，与传统高压金属氧化物场效应晶体管器件的三角形峰值电场分布相比，超结金属氧化物场效应晶体管内部电场在纵向耐压方向为矩形分布，使其在耗尽耐压过程中不出现个别电场峰值。
请参阅图1，图1示出了传统超结金属氧化物场效应晶体管的剖面结构，所述超结金属氧化物场效应晶体管包括第一导电类型的衬底10’，位于所述衬底10’的上表面的第一导电类型的外延层20’，所述外延层20’包括第一子外延层21’、第二子外延层22’、第三子外延层23’和第四子外延层24’，位于所述外延层20’内且同时连接所述第一子外延层21’、所述第二子外延层22’、所述第三子外延层23’和所述第四子外延层24’的第二导电类型的柱区41’；位于所述第四子外延层24’内且连接所述柱区41’的第二导电类型的体区42’。请参阅图2和图3，在制作该传统超结金属氧化物场效应晶体管的过程中，通过在所述衬底10’的上表面生长低掺杂的第一导电类型的外延层20’，并通过光刻和注入工艺形成位于所述外延层20’内的高掺杂的第二导电类型的注入区30’，具体包括以下步骤：在所述衬底10’的上表面生长第一子外延层21’，形成位于所述第一子外延层21’内的第一注入区31’；在所述第一子外延层21’的上表面生长第二子外延层22’，形成位于所述第二子外延层22’内且与所述第一注入区31’对齐的第二注入区32’；在所述第二子外延层22’的上表面生长第三子外延层23’，形成位于所述第三子外延层23’内且与所述第二注入区32’对齐的第三注入区33’；在所述第三子外延层23’的上表面生长第四子外延层24’；高温推进，使得所述第一注入区31’、所述第二注入区32’和所述第三注入区33’中的杂质扩散并联合形成第二导电类型的柱区41’。从上述制作过程可知，所述柱区41’是通过所述第一注入区31’、所述第二注入区32’和所述第三注入区33’中的杂质高温扩散并联合形成，则所述柱区41’中杂质浓度从中心到边缘呈递减分布，并且所述柱区41’的剖面形貌为葫芦状，所述柱区41’与所述外延层20’之间形成波浪形的PN结。在所述超结金属氧化物场效应晶体管反偏工作时，由于所述柱区41’内杂质的非均匀分布及波浪形的PN结的存在，使得所述PN结附近的电场分布不均匀，从而影响所述超结金属氧化物场效应晶体管的耐压性的提升。
发明内容
本发明要解决的技术问题是提供一种超结金属氧化物场效应晶体管，所述超结金属氧化物场效应晶体管具有较高的耐压性。
为解决上述技术问题，本发明采用下述技术方案：该超结金属氧化物场效应晶体管，其包括：
第一导电类型的衬底；
位于所述衬底的上表面的第一外延层，所述第一外延层包括至少一层第一导电类型的子外延层；
位于所述第一外延层的上表面的第一导电类型的第二外延层；
位于所述第一外延层内且部分延伸至所述第二外延层内的第二导电类型的柱区；
位于所述第一外延层内且分布在所述柱区两侧的沟槽，所述沟槽的深度大于或者等于所述柱区在所述第一外延层内的深度；
填充在所述沟槽内的隔离层，所述隔离层与所述柱区接触；
位于所述第二外延层内且连接所述柱区的第二导电类型的体区；
位于所述体区内的第一导电类型的源区；
位于所述第二外延层的上表面的栅介质层；
位于所述栅介质层的上表面的多晶硅层；
位于所述栅介质层及所述多晶硅层的上表面的介质层；
连接所述源区和所述体区的源极金属；
连接所述多晶硅层的栅极金属；
位于所述衬底的下表面的漏极金属。
本发明所述超结金属氧化物场效应晶体管包括位于所述第一外延层内的所述沟槽，所述沟槽内填充有所述隔离层，所述柱区位于所述沟槽之间，所述隔离层对所述柱区起到隔离阻挡的作用，从而在制备所述柱区时，所述隔离层可以限制杂质横向扩散，增强杂质的纵向扩散，从而使得到的所述柱区内的杂质分布更均匀，同时，所述隔离层的阻挡使形成的所述柱区以所述隔离层作为两侧的边界，所述柱区的剖面形貌类似于柱状，这样所述超结金属氧化物场效应晶体管在反偏条件下工作时，所述柱区、所述第一外延层和所述第二外延层中的电荷被完全耗尽，所述柱区两侧的电场分布也是均匀分布的，从而可以提升所述超结金属氧化物场效应晶体管的耐压性能。
相应地，本发明还提供所述超结金属氧化物场效应晶体管的制作方法，其包括：
S1：提供第一导电类型的衬底，在所述衬底的上表面生长第一外延层，所述第一外延层包括至少一层第一导电类型的子外延层，至少一层所述子外延层内形成有第二导电类型的注入区；当多个所述子外延层内形成有所述注入区时，各所述注入区在所述第一外延层的厚度方向上相互对齐；
S2：刻蚀所述第一外延层并形成位于所述第一外延层内且分布于所述注入区两侧的沟槽；
S3：在所述沟槽内填充隔离层；
S4：进行高温推进，使得所述注入区内的杂质扩散并形成位于所述沟槽之间的第二导电类型的柱区，所述柱区与所述隔离层接触；当所述沟槽之间设置有多个所述注入区时，所述柱区由所述多个注入区内的杂质扩散并联结在一起而形成；
S5：在所述第一外延层及所述隔离层的上表面覆盖第一导电类型的第二外延层；
S6：在所述第二外延层的上表面生长栅介质层，在所述栅介质层的上表面生长多晶硅层，从所述多晶硅层的上表面对所述多晶硅层进行贯穿刻蚀并形成对应所述柱区的窗口；
S7：通过注入及扩散推进在所述第二外延层内形成第二导电类型的体区，且同时所述柱区延伸至所述第二外延层内并与所述体区连接；
S8：形成位于所述体区内的第一导电类型的源区；
S9：形成位于所述栅介质层及所述多晶硅层的上表面的介质层，贯穿刻蚀所述介质层和所述栅介质层并形成对应所述源区和所述体区的源极接触孔，贯穿刻蚀所述介质层并形成对应所述多晶硅层的栅极接触孔；
S10：形成连接所述源区和所述体区的源极金属和连接所述多晶硅层的栅极金属；形成位于所述衬底的下表面的漏极金属。
本发明所述超结金属氧化物场效应晶体管的制作方法首先通过在所述第一外延层形成至少一个注入区，然后再在所述至少一个注入区的两侧设置所述沟槽，在所述沟槽内填充所述隔离层，接下来进行高温推进以形成所述柱区，由于所述柱区是由所述注入区内的杂质扩散后而形成，或者是当所述注入区为多个时，杂质扩散使得多个所述注入区联结而形成，本发明通过设置所述隔离层，其可以限制杂质横向扩散，增强杂质的纵向扩散，从而使得到的所述柱区内的杂质分布更均匀，同时，所述隔离层还作为所述柱区两侧的边界，从而使得所述柱区的剖面形貌类似于柱状，避免波浪形的PN结的形成。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统的超结金属氧化物场效应晶体管的剖面结构示意图；
图2至图3是传统超结金属氧化物场效应晶体管的形成过程的剖面结构示意图；
图4是本发明一实施例提供的超结金属氧化物场效应晶体管的剖面结构示意图；
图5是本发明一实施例提供的超结金属氧化物场效应晶体管的制作方法的流程示意图；
图6至图16是本发明一实施例提供的超结金属氧化物场效应晶体管的形成过程的剖面结构示意图。
附图标记说明：
10’、10：衬底；20’：外延层；20：第一外延层；21’、20a：第一子外延层；22’、20b：第二子外延层；23’、20c：第三子外延层；24’：第四子外延层；30’、21：注入区；31’、21a：第一注入区；32’、21b：第二注入区；33’、21c：第三注入区；22：硬掩模；23：沟槽；24：保护层25：隔离层；30：第二外延层；41’、41：柱区；42’、42：体区；43：源区；44：钳位区；50：栅介质层；60：多晶硅层；70：介质层；81：源极金属；82：漏极金属。
具体实施方式
本发明主要针对传统的超结金属氧化物场效应晶体管中柱区内杂质的非均匀分布及波浪形的PN结的存在的问题提供一种解决方案。
为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
为方便后面的描述，特在此说明：本发明所述第一导电类型可以为N型，那么，所述第二导电类型为P型，反之，所述第一导电类型也可以为P型，相应的，所述第二导电类型为N型。在接下来的实施例中，均以所述第一导电类型为N型及所述第二导电类型为P型为例进行描述，但并不对此进行限定。
请参阅图4，一种超结金属氧化物场效应晶体管，其包括：
第一导电类型的衬底10；
位于所述衬底10的上表面的第一外延层20，所述第一外延层20包括至少一层第一导电类型的子外延层；
位于所述第一外延层20的上表面的第一导电类型的第二外延层30；
位于所述第一外延层20内且部分延伸至所述第二外延层30内的第二导电类型的柱区41；
位于所述第一外延层20内且分布在所述柱区41两侧的沟槽23，所述沟槽23的深度大于或者等于所述柱区41在所述第一外延层20内的深度；
填充在所述沟槽23内的隔离层25，所述隔离层25与所述柱区41接触；
位于所述第二外延层30内且连接所述柱区41的第二导电类型的体区42；
位于所述体区42内的第一导电类型的源区43；
位于所述第二外延层30的上表面的栅介质层50；
位于所述栅介质层50的上表面的多晶硅层60；
位于所述栅介质层50及所述多晶硅层60的上表面的介质层70；
连接所述源区43和所述体区42的源极金属81；
连接所述多晶硅层60的栅极金属；
位于所述衬底10的下表面的漏极金属82。
本发明所述超结金属氧化物场效应晶体管包括位于所述第一外延层20内的所述沟槽23，所述沟槽23内填充有所述隔离层25，所述柱区41位于所述沟槽23之间，所述隔离层25对所述柱区41起到隔离阻挡的作用，从而在制备所述柱区41时，所述隔离层25可以限制杂质横向扩散，增强杂质的纵向扩散，从而使得到的所述柱区41内的杂质分布更均匀，同时，所述隔离层25的阻挡使形成的所述柱区41以所述隔离层25作为两侧的边界，所述柱区41的剖面形貌类似于柱状，这样所述超结金属氧化物场效应晶体管在反偏条件下工作时，所述柱区41、所述第一外延层20和所述第二外延层30中的电荷被完全耗尽，所述柱区41两侧的电场分布也是均匀分布的，从而可以提升所述超结金属氧化物场效应晶体管的耐压性能。
具体地，所述衬底10作为所述超结金属氧化物场效应晶体管的载体，主要起到支撑的作用。在本实施例中，所述衬底10为硅衬底，硅为最常见、低廉且性能稳定的半导体材料，其可有效降低成本并提升良率。在其他实施方式中，所述衬底10的材质还可以为碳化硅、锗或者锗硅等。详细地，所述衬底10为第一导电类型，在本实施例中，所述第一导电类型为N型，因此所述衬底10为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述衬底11即为P型半导体。所述N型衬底10可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。更详细地，所述N型衬底10为掺杂高浓度的N型杂质的N+衬底10。高掺杂的作用是降低所述衬底10的电阻，因为所述衬底10的背面作为电极引出端，降低其电阻可以提高所述超结金属氧化物场效应晶体管的响应速度和电流能力，进而提升所述超结金属氧化物场效应晶体管的功率，增大其应用范围。
优选地，所述子外延层为硅外延层。详细地，所述子外延层为第一导电类型。在本实施例中，所述第一导电类型为N型，因此所述子外延层为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述子外延层即为P型半导体。所述N型子外延层可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。更详细地，所述N型子外延层为轻掺杂的N-子外延层。
更优选地，在本实施例中，所述第一外延层20包括三层子外延层，分别为第一子外延层20a、第二子外延层20b和第三子外延层20c，其中所述第一子外延层20a位于所述衬底10的上表面，所述第二子外延层20b位于所述第一子外延层20a的上表面，所述第三子外延层20c位于所述第二子外延层20b的上表面。在其他实施例中，所述第一外延层20可以包括一层所述子外延层或者五层所述子外延层，在此不作限定。
优选地，所述第二外延层30为硅外延层。详细地，所述第二外延层30为第一导电类型。在本实施例中，所述第一导电类型为N型，因此所述第二外延层30为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述第二外延层30即为P型半导体。所述N型第二外延层30可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。更详细地，所述N型第二外延层30为轻掺杂的N-第二外延层30。
在本实施例中，所述第二导电类型为P型，则所述柱区41为P型；在其他实施例中，当所述第二导电类型为N型，则所述柱区41为N型。所述柱区41的一部分位于所述第一外延层20内，另一部分位于所述第二外延层30内。在本实施例中所述第一外延层20包括所述第一子外延层20a、所述第二子外延层20b和所述第三子外延层20c，优选所述柱区41位于所述第一外延层20内部分贯穿所述第三子外延层20c和所述第二子外延层20b并延伸至所述第一子外延层20a内。在其他实施例中，所述柱区41位于所述第一外延层20内部分可以仅位于所述第三子外延层20c或者贯穿所述第三子外延层20c并延伸至所述第二子外延层20b内。
可以理解，所述沟槽23的数量至少为两个。在本实施例中，所述沟槽23贯穿所述第三子外延层20c和所述第二子外延层20b且所述沟槽23的底部延伸至所述第一子外延层20a内，所述沟槽23的深度大于所述柱区41的深度。在其他实施例中，所述沟槽23的深度也可以等于所述柱区41的深度。另外，在其他实施例中，如当所述柱区41位于所述第一外延层20的部分仅位于所述第三子外延层20c内，则所述沟槽23可以仅位于所述第三子外延层20c内。在另外一些实施例中，如当所述柱区41在所述第一外延层20的部分位于所述第三子外延层20c和所述第二子外延层20b内，则所述沟槽23贯穿所述第三子外延层20c且所述沟槽23的底部延伸至所述第二子外延层20b内。所述沟槽23的宽度应尽可能小，因为当所述沟槽23的宽度过大时将不利于第二外延层30的连续生长。优选地，所述沟槽23的宽度小于1μm。更进一步，所述沟槽23的底部呈球形形貌，且所述沟槽23的底部与所述柱区41的底部连接。由于所述沟槽23的底部为所述柱区41与所述第一外延层20的交界，在界面附近的电场相对较高，本发明通过将所述沟槽23的底部设置为球形形貌，可以加大交界处的曲率半径，从而降低该处的峰值电场，加速该区域的杂质耗尽，提升所述超结金属氧化物场效应晶体管的耐压和可靠性。
所述隔离层25可以由SiO2组成，也可以由SiN组成。在本实施例中，优选所述隔离层25由SiO2组成。
所述体区42为第二导电类型，在本实施例中，所述第二导电类型为P型，则所述体区42为P型。
所述超结金属氧化物场效应晶体管还包括位于所述体区42内且连接所述源区43的钳位区44。详细地，与所述体区42一样，所述钳位区44也为第二导电类型。在本实施例中，所述第二导电类型为P型，则所述钳位区44为P型。更详细地，所述钳位区44中的杂质的掺杂浓度高于所述体区42中杂质的掺杂浓度。
优选地，在本实施例中，所述介质层70为含硼的磷硅玻璃(BPSG)。在其他实施例中，所述介质层70可以是不含硼的磷硅玻璃(PSG)，也可以是无掺杂的硅玻璃(USG)，还可以是低压淀积氧化硅(LPTEOS)。
请参阅图5，一种超结金属氧化物场效应晶体管的制作方法，其包括如下步骤：
S1：提供第一导电类型的衬底10，在所述衬底10的上表面生长第一外延层20，所述第一外延层20包括至少一层第一导电类型的子外延层，至少一层所述子外延层内形成有第二导电类型的注入区21；当多个所述子外延层内形成有所述注入区21时，各所述注入区21在所述第一外延层20的厚度方向上相互对齐；
S2：刻蚀所述第一外延层20并形成位于所述第一外延层20内且分布于所述注入区21两侧的沟槽23；
S3：在所述沟槽23内填充隔离层25；
S4：进行高温推进，使得所述注入区21内的杂质扩散并形成位于所述沟槽23之间的第二导电类型的柱区41，所述柱区41与所述隔离层25接触；当所述沟槽23之间设置有多个所述注入区21时，所述柱区41由所述多个注入区21内的杂质扩散并联结在一起而形成；
S5：在所述第一外延层20及所述隔离层25的上表面覆盖第一导电类型的第二外延层30；
S6：在所述第二外延层30的上表面生长栅介质层50，在所述栅介质层50的上表面生长多晶硅层60，从所述多晶硅层60的上表面对所述多晶硅层60进行贯穿刻蚀并形成对应所述柱区41的窗口61；
S7：通过注入及扩散推进在所述第二外延层30内形成第二导电类型的体区42，且同时所述柱区42延伸至所述第二外延层30内并与所述体区42连接；
S8：形成位于所述体区42内的第一导电类型的源区43；
S9：形成位于所述栅介质层50及所述多晶硅层60的上表面的介质层70，贯穿刻蚀所述介质层70和所述栅介质层50并形成对应所述源区43和所述体区42的源极接触孔，贯穿刻蚀所述介质层70并形成对应所述多晶硅层60的栅极接触孔；
S10：形成连接所述源区43和所述体区42的源极金属81和连接所述多晶硅层60的栅极金属；形成位于所述衬底10的下表面的漏极金属82。
本发明所述超结金属氧化物场效应晶体管的制作方法首先通过在所述第一外延层20形成至少一个注入区21，然后再在所述至少一个注入区21的两侧设置所述沟槽23，在所述沟槽23内填充所述隔离层25，接下来进行高温推进以形成所述柱区41，由于所述柱区41是由所述注入区21内的杂质扩散后而形成，或者是当所述注入区21为多个时，杂质扩散使得多个所述注入区21联结而形成，本发明通过设置所述隔离层25，其可以限制杂质横向扩散，增强杂质的纵向扩散，从而使得到的所述柱区41内的杂质分布更均匀，同时，所述隔离层25还作为所述柱区41两侧的边界，从而使得所述柱区41的剖面形貌类似于柱状，避免波浪形的PN结的形成。
下面参照附图，对所述超结金属氧化物场效应晶体管的制作方法加以详细阐述。
请参阅图6，执行步骤S1：提供衬底10。所述衬底10作为所述超结金属氧化物场效应晶体管的载体，主要起到支撑的作用。在本实施例中，所述衬底10为硅衬底，硅为最常见、低廉且性能稳定的半导体材料，其可有效降低成本并提升良率。在其他实施方式中，所述衬底10的材质还可以为碳化硅、锗或者锗硅等。详细地，所述衬底10为第一导电类型，在本实施例中，所述第一导电类型为N型，因此所述衬底10为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述衬底11即为P型半导体。所述N型衬底10可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。更详细地，所述N型衬底10为掺杂高浓度的N型杂质的N+衬底10。高掺杂的作用是降低所述衬底10的电阻，因为所述衬底10的背面作为电极引出端，降低其电阻可以提高所述超结金属氧化物场效应晶体管的响应速度和电流能力，进而提升所述超结金属氧化物场效应晶体管的功率，增大其应用范围。
进一步，在所述衬底10的上表面生长第一外延层20，所述第一外延层20包括至少一层子外延层。优选所述子外延层为硅外延层。详细地，所述子外延层为第一导电类型。在本实施例中，所述第一导电类型为N型，因此所述子外延层为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述子外延层即为P型半导体。所述N型子外延层可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。更详细地，所述N型子外延层为轻掺杂的N-子外延层。轻掺杂的目的是保证所述第一外延层20具有较大的电阻值以使得其可以承受较大的电压，从而提升所述超结金属氧化物场效应晶体管的耐压性。
更优选地，在本实施例中，所述第一外延层20包括三层子外延层，分别为第一子外延层20a、第二子外延层20b和第三子外延层20c，其中所述第一子外延层20a位于所述衬底10的上表面，所述第二子外延层20b位于所述第一子外延层20a的上表面，所述第三子外延层20c位于所述第二子外延层20b的上表面。在其他实施例中，所述第一外延层20可以包括一层所述子外延层或者五层所述子外延层，在此不作限定。通常，所述子外延层的层数越多则后续形成的柱区内杂质的分布越均匀，但是所述子外延层的层数越多则所述超结金属氧化物场效应晶体管的制作成本越高。另外，在本实施例中，所述第一外延层20的厚度为20～30μm，所述第一子外延层20a、所述第二子外延层20b和所述第三子外延层20c的厚度相等。
同时，在所述第一外延层20内还形成有注入区21。具体为在至少一层所述子外延层内形成有所述注入区21。详细地，所述注入区21为第二导电类型，在本实施例中，所述第二导电类型为P型，因此所述注入区21为P型半导体。在其他实施例中，所述第二导电类型也可以为N型，因此，所述注入区21即为N型半导体。所述P型注入区21可以通过硅掺杂硼、铝、铟等元素形成，在此不作限定。更详细地，所述P型注入区21为掺杂高浓度的P型杂质的P+注入区21。具体地，在本实施例中，所述第一外延层20包括所述第一子外延层20a、所述第二子外延层20b和所述第三子外延层20c，在所述第一子外延层20a内形成有第一注入区21a，在所述第二子外延层20b内形成有第二注入区21b，在所述第三子外延层20c内形成有第三注入区21c。在其他实施例中，也可以为仅在所述第三子外延层20c内形成所述第三注入区21c，而在所述第二子外延层20b和所述第一子外延层20a内不形成所述注入区21；在另外一些实施例中，还可以为在所述第二子外延层20b内形成所述第二注入区21b，在所述第三子外延层20c内形成所述第三注入区21c，而在所述第一子外延层20a内不形成所述注入区21。另外，当多个所述子外延层内形成有所述注入区21时，各所述注入区21在所述第一外延层20的厚度方向上相互对齐，即各所述注入区21纵向对齐。在本实施例中，所述第一注入区21a、所述第二注入区21b和所述第三注入区21c在所述第一外延层20的厚度方向上相互对齐。
具体地，形成所述第一外延层20的步骤包括：首先采用外延方法生长所述子外延层，然后通过光刻和注入的方式使所述子外延层的局部区域反型并形成所述注入区21。所述外延方法包括沉积工艺，所述沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在本实施例中使用化学气相沉积形成所述子外延层。当所述第一外延层20包括多层所述子外延层时，通过重复外延、光刻和注入工艺来形成所述第一外延层20。更具体地，在本实施例中形成所述第一外延层20的步骤包括：采用外延方法在所述衬底10的上表面生长所述第一子外延层20a，然后通过光刻和注入的方式在所述第一子外延层20a内形成所述第一注入区21a；进一步，采用外延方法在所述第一子外延层20a的上表面生长所述第二子外延层20b，然后通过光刻和注入的方式在所述第二子外延层20b内形成所述第二注入区20b；再进一步，采用外延方法在所述第二子外延层20b的上表面生长所述第三子外延层20c，然后通过光刻和注入的方式在所述第三子外延层20c内形成所述第三注入区21c。
请参阅图7至图10，执行步骤S2：首先在所述第一外延层20的上表面生长一层硬掩模(Hard Mask)22。可以理解，在本实施例中，所述硬掩模22生长在所述第三子外延层20c的上表面。所述硬掩模22可以是TiN硬掩模、SiN硬掩模、或者SiO2硬掩模。本实施例中所述掩模22优选为SiN硬掩模。所述硬掩模22的厚度为100～300nm。具体地，所述可以通过化学气相沉积法(Chemical Vapor Deposition,CVD)形成。
进一步，形成位于所述第一外延层20内且分布在所述注入区21的两侧的沟槽23。可以理解，所述沟槽23的数量至少为两个。在本实施例中，所述注入区21包括所述第一注入区21a、所述第二注入区21b和所述第三注入区21c，因此，所述沟槽23同时位于所述第一注入区21a、所述第二注入区21b和所述第三注入区21c的两侧。详细地，所述沟槽23的深度大于所述注入区21的深度。在本实施例中，所述沟槽23贯穿所述硬掩模22、所述第三子外延层20c和所述第二子外延层20b且所述沟槽23的底部延伸至所述第一子外延层20a内，所述沟槽23的深度大于所述第一注入区21a的深度。在其他实施例中，如仅在所述第三子外延层20c内形成所述第三注入区21c，则所述沟槽23可以设置为贯穿所述硬掩模22且位于所述第三子外延层20c内，所述沟槽23位于所述第三注入区21c的两侧，所述沟槽23的深度大于所述第三注入区21c的深度。在另外一些实施例中，如在所述第二子外延层20b内形成所述第二注入区21b，在所述第三子外延层20c内形成所述第三注入区21c时，所述沟槽23还可以设置为贯穿所述硬掩模22和所述第三子外延层20c且所述沟槽23的底部延伸至所述第二子外延层20b内，所述沟槽23位于所述第三注入区21c和所述第二注入区21b的两侧，所述沟槽23的深度大于所述第二注入区21b的深度。所述沟槽23的宽度应尽可能小，因为当所述沟槽23的宽度过大时将不利于后续第二外延层30的连续生长。优选地，所述沟槽23的宽度小于1μm。
具体地，形成所述沟槽23的步骤包括：首先在所述硬掩模22的上表面铺设一层光刻胶层(图未示)，之后采用具有所述沟槽23图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述沟槽23图形一致的窗口(图未示)；以所述光刻胶层作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述硬掩模22和所述第一外延层20进行刻蚀以形成所述沟槽23。详细地，所述刻蚀的方法包括干法刻蚀和湿法刻蚀。在本实施例中，优选采用干法刻蚀的方法形成所述沟槽23。所述干法刻蚀的刻蚀剂是等离子体，利用等离子体与被刻蚀物质反应，形成挥发性物质，或直接轰击被刻蚀物质使之被腐蚀，其能够实现各向异性刻蚀，从而确保在制作所述沟槽23时所述沟槽23的位置、形状和尺寸的精度，且干法刻蚀易实现自动化、处理过程未引入污染、清洁度高。详细地，在干法刻蚀过程中，优选采用溴气或者氯气作为主刻蚀气体，以便保证所述沟槽23的垂直和光滑。在制作出所述沟槽23后，使用清洗液先去除所述光刻胶层。
更进一步，在所述沟槽23的内表面，即所述沟槽23的侧壁和底部的表面生长保护层24。在本实施例中所述保护层24为氧化硅层。所述保护层24应比较薄以避免将所述沟槽填满。优选所述保护层24的厚度为20～50nm。具体地，采用热氧化法生长所述保护层24。在其他实施例中也可以采用沉积的方法生长所述保护层24，在此不作限定。
又进一步，去除位于所述沟槽23的底部的所述保护层24。具体地，采用刻蚀的方法去除位于所述沟槽23的底部的所述保护层24。所述刻蚀的方法包括干法刻蚀和湿法刻蚀。在本实施例中，优选采用各向异性干法刻蚀。在干法刻蚀过程中，选用F基气体作为刻蚀气体。
再进一步，对所述沟槽23的底部进行各向同性刻蚀，并使得所述沟槽23的底部呈球形形貌。通过将所述沟槽23的底部设置为球形，使得所述沟槽23的底部具有较大的曲率半径，从而降低所述沟槽23的底部的峰值电场，提升所述超结金属氧化物场效应晶体管的耐压。具体地，在本实施例中，采用Br基气体对所述沟槽23的底部进行各向同性刻蚀。在其他实施例中，也可以采用Cl基气体对所述沟槽23的底部进行各向同性刻蚀。在另外一些实施例中，还可以采用湿法刻蚀的方式对所述沟槽23的底部进行各向同性刻蚀。在各向同性刻蚀过程中，由于所述沟槽23的侧壁被所述保护层24保护不会被刻蚀，刻蚀完成后，所述沟槽23的底部将呈现为球形的形貌。
最后，去除所述硬掩模22和所述保护层24。优选采用湿法工艺去除所述硬掩模22和所述保护层24。
请参阅图11，执行步骤S3：在所述沟槽23内填充隔离层25。所述隔离层25可以由SiO2组成，也可以由SiN组成。在本实施例中，优选所述隔离层25由SiO2组成。具体地，在本实施例中，由于所述隔离层25由SiO2组成，优选采用热氧化自体填充的方式在所述沟槽23内及所述第一外延层20的上表面生长所述隔离层25；隔离层25应足够厚以保证所述沟槽23被所述隔离层25填充；更优选地，采用湿氧氧化生长所述隔离层25，氧化温度为850～1100℃，在该温度范围内可以保证所述隔离层25将所述沟槽23完全填满。在其他实施例中，也可以采用沉积的方法，如低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)在所述沟槽23内填充所述隔离层25，填充厚度应大于所述沟槽23的宽度的一半。进一步，对所述隔离层25进行回刻蚀并除去所述隔离层25位于所述第一外延层20的上表面的部分，而保留所述隔离层25位于所述沟槽23内的部分。详细地，采用化学机械抛光(Chemical Mechanical Polishing,CMP)的方式对所述隔离层25进行回刻蚀。化学机械抛光技术将磨粒的机械研磨作用与氧化剂的化学作用有机地结合起来，可实现超精密无损伤表面加工，满足特征尺寸在0.35μm以下的全局平坦化要求。在其他具体实施方式中，也可以采用干法刻蚀的方式对所述隔离层25进行回刻蚀。
请参阅图12，执行步骤S4：进行高温推进，使得所述注入区21内的杂质继续向所述第一外延层20内扩散并形成柱区41，所述柱区41位于所述沟槽23之间，且所述柱区41与所述隔离层25连接。由于所述注入区21的两侧设置有所述沟槽23，所述沟槽23内填充有所述隔离层25，从而限制了杂质的横向扩散，所述杂质只能在所述第一外延层20中被所述隔离层25隔离的区域内纵向扩散，从而提升所述柱区41内杂质分布的均匀性，同时增加杂质纵向扩散距离，以减少制造过程中的总外延和注入次数，降低制造成本。可以理解，所述柱区41与所述注入区21一样，也为第二导电类型。在本实施例中，所述第二导电类型为P型，则所述柱区41为P型；在其他实施例中，当所述第二导电类型为N型，则所述柱区41为N型。具体地，所述高温推进的温度为1200～1250℃，时间为2h以上。
另外，当两个所述沟槽23之间设置有多个所述注入区21时，所述柱区41由所述多个注入区21内的杂质向所述第一外延层20扩散并联结而成。在本实施例中，所述柱区41由所述第一注入区21a、所述第二注入区21b和所述第三注入区21c内的杂质向所述第一外延层20扩散并联结在一起而形成，且所述柱区41的底部与所述沟槽23的底部对齐连接。当所述子外延层的数量越多、所述沟槽23之间设置的所述注入区21的数量越多，则形成的所述柱区41内杂质的分布越均匀。
请参阅图13，执行步骤S5：在所述第一外延层20及所述隔离层25的上表面覆盖第二外延层30。优选地，所述第二外延层30为硅外延层。详细地，所述第二外延层30为第一导电类型。在本实施例中，所述第一导电类型为N型，因此所述第二外延层30为N型半导体。在其他实施例中，所述第一导电类型也可以为P型，因此，所述第二外延层30即为P型半导体。所述N型第二外延层30可以通过硅掺杂磷、砷、锑等元素形成，在此不作限定。更详细地，所述N型第二外延层30为轻掺杂的N-第二外延层30。
具体地，在本实施例中为在所述第三子外延层20c的上表面生长所述第二外延层30，在生长所述第二外延层30时应保证所述第二外延层30足够厚以完全覆盖所述第一外延层20和所述隔离层25。通常所述第二外延层30的厚度大于所述沟槽23的宽度，在本实施例中，优选所述第二外延层30的厚度为5～7μm。所述外延方法包括沉积工艺，所述沉积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射中的一种。优选的，在本实施例中使用化学气相沉积生长所述第二外延层30。
请参阅图14，执行步骤S6：在所述第二外延层30的上表面生长栅介质层50。优选地，所述栅介质层50为二氧化硅层。
进一步，在所述栅介质层50的上表面生长多晶硅层60。具体地，采用沉积工艺生长所述多晶硅层60。
更进一步，通过光刻和刻蚀形成贯穿所述多晶硅层60的窗口61，所述窗口61对应所述柱区41。
请参阅图15，执行步骤S7：通过注入及扩散推进在所述第二外延层30内形成体区42，所述体区42与所述柱区41纵向对齐。所述体区42为第二导电类型，在本实施例中，所述第二导电类型为P型，则所述体区42为P型。具体地，形成所述体区42的步骤包括：首先采用离子注入的方式通过所述窗口61在所述第二外延层30内局部注入第二导电类型的杂质，从而使得第一导电类型所述第二外延层30局部反型成为第二导电类类型的所述体区42；在本实施例中，所述第二导电类型为P型，则所述第二导电类型的杂质为P型杂质，所述P型杂质可以是硼离子、铝离子或者铟离子等；在注入的过程中，优选注入的位置与所述柱区41纵向对齐。进一步，通过扩散推进使得注入到所述第二外延层30内的所述第二导电类型的杂质扩散，从而使得所述体区42扩大；在进行扩散推进的同时所述柱区41内的杂质同时向所述第二外延层30扩散，从而使得所述柱区41部分延伸至所述第二外延层30内并与所述体区41连接；在本发明中，所述柱区41必须与所述体区42相连接，否则会导致所述超结金属氧化物场效应晶体管失效。详细地，在本实施例中，所述扩散推进为高温热处理过程，所述推进温度为1100～1200℃，时间为1～3h。
请参阅图16，执行步骤S8：形成位于所述体区42内的源区43。详细地，所述源区43为第一导电类型。在本实施例中，所述第一导电类型为N型，因此所述源区43为N型半导体。
具体地，形成所述源区43包括如下步骤：通过所述窗口61对所述体区42进行局部掺杂第一导电类型的杂质。所述掺杂的方式可以是扩散的方式，也可以是注入的方式，在本实施例中优选采用注入的方式。所述注入的方式具有纯度高，均匀度好，能精确控制注入剂量和深度，温度较低，不易发生热缺陷，能够利用光刻胶或金属作为掩膜进行选择性区域注入等多重优点。
请参阅图16，执行步骤S9：形成位于所述窗口61的所述栅介质层50的上表面及所述多晶硅层60的上表面的介质层70。详细地，所述介质层70为含硼的磷硅玻璃(BPSG)。在其他实施例中，所述介质层70可以是不含硼的磷硅玻璃(PSG)，也可以是无掺杂的硅玻璃(USG)，还可以是低压淀积氧化硅(LPTEOS)。
具体地，形成所述介质层70包括如下步骤：首先采用化学气相沉积法在所述栅介质层50的上表面和所述多晶硅层60的上表面生长所述介质层70，沉积得到的所述介质层70的厚度大于所述多晶硅层60的厚度以便保证所述介质层70覆盖在所述栅介质层50的上表面和所述多晶硅层60的上表面；进一步，对所述介质层70的上表面进行平坦化处理，平坦化处理后，在本实施例优选采用化学机械抛光的方式对所述介质层70的上表面进行平坦化处理。在其他具体实施方式中，也可以采用干法刻蚀的方式对所述介质层70的上表面进行平坦化处理。
进一步，形成源极接触孔(图未示)和栅极接触孔(图未示)。其中，所述源极接触孔对应所述源区43；所述栅极接触孔对应所述多晶硅层60。
具体地，形成所述源极接触孔包括如下步骤：采用刻蚀的方式对所述介质层70和所述栅介质层50穿透刻蚀。详细地，所述刻蚀为干法各向异性刻蚀，刻蚀气体为氟基气体，所述氟基气体为CF4，SF6，CHF3等中任意一种。
具体地，形成所述栅极接触孔包括如下步骤：采用刻蚀的方式对所述介质层70穿透刻蚀。详细地，所述刻蚀为干法各向异性刻蚀，刻蚀气体为氟基气体，所述氟基气体为CF4，SF6，CHF3等中任意一种。
需要说明的是，形成所述源极接触孔和所述栅极接触孔可以同步进行，也可以分步进行，在此不作限定。
更进一步，形成位于所述体区42内且连接所述源区43的钳位区44。详细地，与所述体区42一样，所述钳位区44也为第二导电类型，在本实施例中，所述第二导电类型为P型，则所述钳位区44为P型。更详细地，所述钳位区44中的杂质的掺杂浓度高于所述体区42中杂质的掺杂浓度。具体地，形成所述钳位区44包括如下步骤：通过所述源极接触孔对所述体区42进行局部掺杂第二导电类型的杂质。在本实施例中优选所述掺杂的方式为注入的方式。
请参阅图16，执行步骤S10：形成连接所述源区43和所述体区42的源极金属81和连接所述多晶硅层60的栅极金属(图未示)。
具体地，形成所述源极金属81和所述栅极金属的具体地步骤包括：在所述源极接触孔和栅极接触孔内及所述介质层70的上表面沉积金属并形成金属层(图未示)；进一步，刻蚀所述金属层并形成所述源极金属81和所述栅极金属。所述源极金属81通过所述源极接触孔贯穿所述介质层70和所述栅介质层50并与所述源区43和所述体区42连接；所述栅极金属通过所述栅极接触孔贯穿所述介质层70并与所述多晶硅层60连接。
进一步，在所述衬底10的下表面沉积金属并构成漏极金属82。
以上所述仅为本发明的一个实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种超结金属氧化物场效应晶体管，其特征在于，包括：
第一导电类型的衬底；
位于所述衬底的上表面的第一外延层，所述第一外延层包括至少一层第一导电类型的子外延层；
位于所述第一外延层的上表面的第一导电类型的第二外延层；
位于所述第一外延层内且部分延伸至所述第二外延层内的第二导电类型的柱区；
位于所述第一外延层内且分布在所述柱区两侧的沟槽，所述沟槽的深度大于或者等于所述柱区在所述第一外延层内的深度；
填充在所述沟槽内的隔离层，所述隔离层与所述柱区接触；
位于所述第二外延层内且连接所述柱区的第二导电类型的体区；
位于所述体区内的第一导电类型的源区；
位于所述第二外延层的上表面的栅介质层；
位于所述栅介质层的上表面的多晶硅层；
位于所述栅介质层及所述多晶硅层的上表面的介质层；
连接所述源区和所述体区的源极金属；
连接所述多晶硅层的栅极金属；
位于所述衬底的下表面的漏极金属。
2.根据权利要求1所述的超结金属氧化物场效应晶体管，其特征在于，所述沟槽的底部呈球形形貌，所述体区的底部与所述沟槽的底部连接。
3.根据权利要求1所述的超结金属氧化物场效应晶体管，其特征在于，还包括位于所述体区内且连接所述源区的第二导电类型的钳位区，所述钳位区的掺杂浓度高于所述体区的掺杂浓度。
4.根据权利要求1所述的超结金属氧化物场效应晶体管，其特征在于，所述第一外延层还包括3层子外延层，分别为位于所述衬底的上表面的第一子外延层、位于所述第一子外延层的上表面的第二子外延层和位于所述第二子外延层的上表面的第三子外延层；所述沟槽贯穿所述第三子外延层和第二子外延层且底部延伸至所述第一子外延层内。
5.一种超结金属氧化物场效应晶体管的制作方法，其特征在于，包括：
S1：提供第一导电类型的衬底，在所述衬底的上表面生长第一外延层，所述第一外延层包括至少一层第一导电类型的子外延层，至少一层所述子外延层内形成有第二导电类型的注入区；当多个所述子外延层内形成有所述注入区时，各所述注入区在所述第一外延层的厚度方向上相互对齐；
S2：刻蚀所述第一外延层并形成位于所述第一外延层内且分布于所述注入区两侧的沟槽；
S3：在所述沟槽内填充隔离层；
S4：进行高温推进，使得所述注入区内的杂质扩散并形成位于所述沟槽之间的第二导电类型的柱区，所述柱区与所述隔离层接触；当所述沟槽之间设置有多个所述注入区时，所述柱区由所述多个注入区内的杂质扩散并联结在一起而形成；
S5：在所述第一外延层及所述隔离层的上表面覆盖第一导电类型的第二外延层；
S6：在所述第二外延层的上表面生长栅介质层，在所述栅介质层的上表面生长多晶硅层，从所述多晶硅层的上表面对所述多晶硅层进行贯穿刻蚀并形成对应所述柱区的窗口；
S7：通过注入及扩散推进在所述第二外延层内形成第二导电类型的体区，且同时所述柱区延伸至所述第二外延层内并与所述体区连接；
S8：形成位于所述体区内的第一导电类型的源区；
S9：形成位于所述栅介质层及所述多晶硅层的上表面的介质层，贯穿刻蚀所述介质层和所述栅介质层并形成对应所述源区和所述体区的源极接触孔，贯穿刻蚀所述介质层并形成对应所述多晶硅层的栅极接触孔；
S10：形成连接所述源区和所述体区的源极金属和连接所述多晶硅层的栅极金属；形成位于所述衬底的下表面的漏极金属。
6.根据权利要求5所述的超结金属氧化物场效应晶体管的制作方法，其特征在于，S2还包括在所述沟槽的侧壁和底部生长薄的保护层，去除位于所述沟槽的底部的所述保护层，对所述沟槽的底部进行各向同性刻蚀并使得所述沟槽的底部呈球形形貌。
7.根据权利要求5所述的超结金属氧化物场效应晶体管的制作方法，其特征在于，S4中高温推进的温度为1200～1250℃，时间为2h以上。
8.根据权利要求5所述的超结金属氧化物场效应晶体管的制作方法，其特征在于，S9还包括形成位于所述体区内且连接所述源区的第二导电类型的钳位区，所述钳位区的掺杂浓度高于所述体区的掺杂浓度。
9.根据权利要求5所述的超结金属氧化物场效应晶体管的制作方法，其特征在于，S3中采用热氧化或者化学气相沉积的方法在所述沟槽内生长所述隔离层。
10.根据权利要求5所述的超结金属氧化物场效应晶体管的制作方法，其特征在于，所述第一外延层包括三层子外延层，所述三层子外延层分别为位于所述衬底的上表面的所述第一子外延层、位于所述第一子外延层的上表面的第二子外延层和位于所述第二子外延层的上表面的第三子外延层，形成所述第一外延层的步骤包括：
在所述衬底的上表面生长所述第一子外延层，通过光刻和注入的方式在所述第一子外延层内形成第一注入区；
在所述第一子外延层的上表面生长所述第二子外延层，通过光刻和注入的方式在所述第二子外延层内形成第二注入区；
在所述第二子外延层的上表面生长所述第三子外延层，通过光刻和注入的方式在所述第三子外延层内形成第三注入区。
CN201811338922.8A 2018-11-12 2018-11-12 超结金属氧化物场效应晶体管及其制作方法 Withdrawn CN109378343A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811338922.8A CN109378343A (zh) 2018-11-12 2018-11-12 超结金属氧化物场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811338922.8A CN109378343A (zh) 2018-11-12 2018-11-12 超结金属氧化物场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN109378343A true CN109378343A (zh) 2019-02-22

Family

ID=65384178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811338922.8A Withdrawn CN109378343A (zh) 2018-11-12 2018-11-12 超结金属氧化物场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN109378343A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053750A (zh) * 2019-12-27 2021-06-29 珠海格力电器股份有限公司 半导体装置及其制造方法
CN113540211A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种沟槽超级结功率mosfet器件及其制备方法
CN113937156A (zh) * 2021-10-11 2022-01-14 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
WO2022142229A1 (zh) * 2020-12-30 2022-07-07 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190593A (ja) * 2000-12-22 2002-07-05 Sanken Electric Co Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US20040043565A1 (en) * 2002-04-01 2004-03-04 Masakazu Yamaguchi Semiconductor device and method of manufacturing the same
US20060131644A1 (en) * 2004-12-21 2006-06-22 Wataru Saito Power semiconductor device
US20060138536A1 (en) * 2004-12-28 2006-06-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN101019235A (zh) * 2004-09-03 2007-08-15 皇家飞利浦电子股份有限公司 垂直半导体器件和制造该器件的方法
CN102315264A (zh) * 2010-07-09 2012-01-11 苏州东微半导体有限公司 一种使用球形沟槽的功率器件及其制造方法
CN102646603A (zh) * 2012-04-24 2012-08-22 上海宏力半导体制造有限公司 沟槽型mos的形成方法
US20170263698A1 (en) * 2016-03-09 2017-09-14 Bright Toward Industrial Co., Ltd. Power metal-oxide-semiconductor device
CN107180874A (zh) * 2017-07-18 2017-09-19 电子科技大学 一种积累型的深槽超结dmos器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190593A (ja) * 2000-12-22 2002-07-05 Sanken Electric Co Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
US20040043565A1 (en) * 2002-04-01 2004-03-04 Masakazu Yamaguchi Semiconductor device and method of manufacturing the same
CN101019235A (zh) * 2004-09-03 2007-08-15 皇家飞利浦电子股份有限公司 垂直半导体器件和制造该器件的方法
US20060131644A1 (en) * 2004-12-21 2006-06-22 Wataru Saito Power semiconductor device
US20060138536A1 (en) * 2004-12-28 2006-06-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN102315264A (zh) * 2010-07-09 2012-01-11 苏州东微半导体有限公司 一种使用球形沟槽的功率器件及其制造方法
CN102646603A (zh) * 2012-04-24 2012-08-22 上海宏力半导体制造有限公司 沟槽型mos的形成方法
US20170263698A1 (en) * 2016-03-09 2017-09-14 Bright Toward Industrial Co., Ltd. Power metal-oxide-semiconductor device
CN107180874A (zh) * 2017-07-18 2017-09-19 电子科技大学 一种积累型的深槽超结dmos器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053750A (zh) * 2019-12-27 2021-06-29 珠海格力电器股份有限公司 半导体装置及其制造方法
CN113053750B (zh) * 2019-12-27 2022-08-30 珠海格力电器股份有限公司 半导体装置及其制造方法
WO2022142229A1 (zh) * 2020-12-30 2022-07-07 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN113540211A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种沟槽超级结功率mosfet器件及其制备方法
CN113937156A (zh) * 2021-10-11 2022-01-14 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113937156B (zh) * 2021-10-11 2023-07-04 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN109378343A (zh) 超结金属氧化物场效应晶体管及其制作方法
US7554137B2 (en) Power semiconductor component with charge compensation structure and method for the fabrication thereof
US6534836B1 (en) MOSFET semiconductor device
US10276387B2 (en) Semiconductor device including superjunction structure formed using angled implant process
CN100568466C (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
TW200531178A (en) A method for forming thick dielectric regions using etched trenches
US8399323B2 (en) Method for fabricating vertical channel type nonvolatile memory device
TW200302575A (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
CN101889327A (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN102299072A (zh) 沟槽型超级结器件的制作方法及得到的器件
JP2007515080A (ja) 超接合デバイスの製造での平坦化方法
CN108172517A (zh) 一种屏蔽栅沟槽mosfet制造方法
CN108389800A (zh) 屏蔽栅沟槽场效应晶体管的制造方法
CN107799419A (zh) 超级结功率器件及其制备方法
CN114512406A (zh) 超结器件的制造方法
JP2003086800A (ja) 半導体装置及びその製造方法
CN104409334B (zh) 一种超结器件的制备方法
JP2007243092A (ja) 半導体装置とその製造方法
TW201826529A (zh) 半導體裝置及半導體裝置之製造方法
CN109461767A (zh) 一种超结结构及其制作方法
CN117727772A (zh) 一种碳化硅超结mosfet器件及其制备方法
CN106158922A (zh) 一种超结半导体器件的外延片及其制作方法
CN109119473A (zh) 一种晶体管及其制作方法
TWI460823B (zh) 製造溝槽式金屬氧化物半導體場效電晶體的方法
CN109119341A (zh) 一种vdmos器件终端结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190222

WW01 Invention patent application withdrawn after publication