CN107180874A - 一种积累型的深槽超结dmos器件 - Google Patents
一种积累型的深槽超结dmos器件 Download PDFInfo
- Publication number
- CN107180874A CN107180874A CN201710585192.0A CN201710585192A CN107180874A CN 107180874 A CN107180874 A CN 107180874A CN 201710585192 A CN201710585192 A CN 201710585192A CN 107180874 A CN107180874 A CN 107180874A
- Authority
- CN
- China
- Prior art keywords
- posts
- pxing
- areas
- dmos devices
- accumulation type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009413 insulation Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000011982 device technology Methods 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 carborundum Chemical compound 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，涉及一种积累型的深槽超结DMOS器件。本发明的一种积累型的深槽超结DMOS器件，其特征在于通过在超结DMOS器件中引入深槽结构，并在深槽结构中引入正电荷柱区，正向导通时在N柱中形成积累层，为超结DMOS器件中多子电流的流动提供了一条低阻通路，大大减小了器件的导通电阻；并且该发明采用较薄的栅氧化层，使器件具有较小的阈值电压。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及一种积累型的深槽超结DMOS器件。
背景技术
功率MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)的两个关键参数是击穿电压BV和导通电阻Ron。由于MOSFET器件属于单级型器件，其击穿电压与漂移区厚度和漂移区掺杂浓度有关，高的击穿电压需要厚的漂移区和低的漂移区掺杂浓度，这会使得其导通电阻Ron增加。导通电阻Ron和耐压BV之间存在关系：Ron∝BV2.5，即硅极限。因此，随着器件耐压增加，导通电阻成指数增长趋势，功耗大大增加。特别地，在典型的高压MOSFET器件中，器件的导通电阻主要由漂移区电阻决定。因此在保持器件击穿电压性能的同时，降低漂移区电阻，进而降低导通电阻具有重要的意义。
因此，在传统MOSFET结构的基础上，出现了一些改进结构。陈星弼院士等提出了超结结构，超结MOSFET是在传统MOSFET的漂移区中引入交替排列的P柱区，横向电场的引入使得纵向电场因二维电场效应由三角形(或者梯形分布)分布变为矩形分布，从而提高击穿电压，打破了硅极限，使导通电阻与击穿电压之间的关系优化为：RON∝BV1.32。然而想要进一步的降低超结器件的导通电阻，就需要增加P/N柱区的浓度，但是P/N柱区掺杂浓度越高，超结的电荷不平衡越明显，耐压下降的幅度就越大。并且增加P/N柱区的浓度，就需要更窄P/N柱，这样会增加工艺难度。因此，目前想要进一步降低超结MOSFET结构的导通电阻仍存在一定技术难度。
发明内容
针对以上问题，本发明提供一种积累型的深槽超结DMOS器件。
本发明技术方案如下：
一种积累型的深槽超结DMOS器件，如图1所示，包括金属化漏极1、N+衬底2、P柱3、N柱4、金属化源极15、P型体区5、N+源区6和P+接触区7；其中，金属化漏极1位于N+衬底2下表面；P柱3和N柱4位于N+衬底2上表面；N柱4位于P柱3两侧，并与P柱3形成超结结构；所述P型体区5位于P柱3和N柱4的上表面，所述N+源区6位于P型体区5的正上方并与P型体区5接触，N+源区6的上表面与金属化源极15接触；所述P+接触区7位于P型体区5的正上方并与P型体区5接触，P+接触区7的上表面与金属化源极15接触；
其特征在于，还包括深槽结构8，所述深槽结构8沿金属化源极15下表面从上至下依次贯穿N+源区6、P型体区5和P柱3延伸至N+衬底2的上表面；所述深槽结构8中从下至上依次填充有厚绝缘介质11、第一隔离介质12、栅氧化层13和第二隔离介质14；其中，在所述厚绝缘介质11中具有电荷柱区10，在所述栅氧化层13中具有多晶硅栅电极9，电荷柱区10和栅氧化层13之间通过第一隔离介质12隔离；所述多晶硅栅电极9上表面的结深小于N+源区6下表面的结深，多晶硅栅电极9下表面的结深大于P型体区5下表面的结深；所述多晶硅栅电极9与金属化源极15通过第二隔离介质14隔离，第二隔离介质14还向两侧延伸至部分N+源区6的上表面。
进一步的，所述的电荷柱区10中为正电荷或负电荷；
进一步的，所述多晶硅栅电极9采用的材料为多晶硅或其他导电材料；
进一步的，所述厚绝缘介质层11、隔离介质层12、栅氧化层13、隔离介质14采用的材料可以是二氧化硅或其他绝缘介质材料。
进一步的，所述电荷柱区10由具有正电性或负电性的材料通过淀积或离子注入的方式在厚绝缘介质层11中形成。
作为优选方式，上述发明中所有N型材料替换为P型材料，所有的P型材料替换为N型材料。
本发明的有益效果是：本发明提供的一种积累型的深槽超结DMOS器件，通过在超结DMOS器件中引入深槽结构，并在深槽结构中引入正电荷柱区，正向导通时在N柱中形成积累层，为超结DMOS器件中多子电流的流动提供了一条低阻通路，大大减小了器件的导通电阻；并且该发明采用较薄的栅氧化层，使器件具有较小的阈值电压。
附图说明
图1是本发明提供的一种积累型的深槽超结DMOS器件；
图2是本发明提供的一种积累型的深槽超结DMOS器件正向导通时电流路径示意图；
图3-图8是本发明提供的一种积累型的深槽超结DMOS器件的制造工艺步骤示意图。
图1-图7中：1是金属化漏极，2是N+衬底，3是P柱，4是N柱，5是P型体区，6是N+源区，7是P+接触区，8是深槽结构，9是多晶硅栅电极、10是正电荷柱区、11是厚绝缘介质层，12是隔离介质层，13是栅氧化层，14是隔离介质，15是金属化源极，带箭头的实线表示正向导通电流路径，阴影区表示正向导通时的形成的电子积累区。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
一种积累型的深槽超结DMOS器件，如图1所示，包括金属化漏极1、N+衬底2、P柱3、N柱4、金属化源极15；属化漏电极1位于N+衬底2下表面；P柱3和N柱4位于N+衬底2上表面；N柱4位于P柱3两侧，并与P柱3形成超结结构；所述P柱3中具有深槽结构8、P型体区5、N+源区6和P+接触区7；所述深槽结构8位于两侧的P柱3、P型体区5和N+源区6之间，所述N+源区6位于P型体区5的正上方并与P型体区5接触，N+源区6的上表面与金属化源极15接触；所述P+接触区7位于P型体区5的正上方并与P型体区5接触，P+接触区7的上表面与金属化源极15接触；所述深槽结构8中具有多晶硅栅电极9、栅氧化层13、隔离介质14；所述多晶硅栅电极9上表面的结深小于N+源区6下表面的结深，多晶硅栅电极9下表面的结深大于P型体区5下表面的结深；所述多晶硅栅电极9与金属化源极15通过隔离介质14隔离；其特征在于多晶硅栅电极位于栅氧化层13中，所述栅氧化层13的厚度较薄；其特征还在于，所述深槽结构8从金属化源极15下表面，垂直向下依次贯穿N+源区6、P型体区5和P柱3延伸到N+衬底2上表面，深槽结构8的上表面与金属化源极15接触，深槽结构8的下表面与N+衬底2接触；其特征还在于，深槽结构8中还具有正电荷柱区10、厚绝缘介质层11、隔离介质层12；所述正电荷柱区10位于厚绝缘介质层11中，正电荷柱区10位于多晶硅栅电极9下方，正电荷柱区10和多晶硅栅电极9之间通过绝缘介质层8隔离。
以实施例1说明本发明的工作原理：
器件的正向导通：
本发明所提供的一种积累型的深槽超结DMOS器件，其正向导通时的电极连接方式为：多晶硅栅电极9接正电位，金属化漏极1接正电位，金属化源极15接零电位。
当多晶硅栅电极9施加的正偏电压达到阈值电压时，在P型体区5中靠近栅氧化层13处的一侧形成反型沟道，由于栅氧化层13的厚度较薄，故阈值电压较低；此时在金属化漏极1的正向偏压下，电子作为载流子从N+掺杂源区6经过P型体区5中形成的反型沟道，注入N柱区3，并达到金属化漏极1形成正向电流，超结DMOS器件导通，如图2所示。由于N柱区3中电子积累区的形成，为超结DMOS器件中多子电流的流动提供了一条低阻通路，减小了导通电阻。
本发明提供的具一种积累型的深槽超结DMOS器件可用以下方法制备得到，主要工艺步骤为：
1、单晶硅准备。采用N型重掺杂单晶硅作为N+衬底2，晶向为<100>。
2、外延生长一定厚度和掺杂浓度的N柱区3。
3，光刻，进行P柱深槽刻蚀，如图3所示；
4、在深槽中填充P型外延，填充完成后进行CMP，形成P柱区4，如图4所示。
5、光刻，深槽刻蚀，形成深槽结构8。深槽结构8延伸至N+衬底上表面，如图5所示。
6、淀积介质层和具有正电性的材料。在深槽结构8中通过化学气相淀积CVD等方法形成一定厚度的厚绝缘介质层11；然后在该厚绝缘介质层11表面淀积Cs或其他具有正电性的材料以提供正电荷柱区10，如图6所示。
7、利用各向同性湿法刻蚀，刻蚀掉深槽结构8上部的介质层和正电性材料，并在顶部淀积起隔离作用的隔离介质层12，如图7所示。
8、制备栅结构。热生长栅氧化层13，淀积多晶硅栅电极9，并刻蚀掉表面的氧化层和多晶硅；
9、P型杂质注入与推阱，形成P型体区5；N型重掺杂注入，形成N+重掺杂源区6；P型重掺杂注入，形成P+接触区7，如图8所示。
10、正面源极金属化。在整个器件表面溅射一层金属铝，形成金属化源极15。
11、背面减薄、金属化，形成漏极1，如图1所示。
实施例2
本例的结构在实施例1的基础上，将实施例1中所有N型材料替换为P型材料，所有的P型材料替换为N型材料，所有的正电荷柱区替换为负电荷柱区。所述负电荷柱区可由具有负电性的材料通过淀积或离子注入的方式在厚绝缘介质层11中形成。
制作器件时，还可用碳化硅、砷化镓或锗硅等半导体材料替代硅。
Claims (5)
1.一种积累型的深槽超结DMOS器件，包括金属化漏极(1)、N+衬底(2)、P柱(3)、N柱(4)、金属化源极(15)、P型体区(5)、N+源区(6)和P+接触区(7)；其中，金属化漏极(1)位于N+衬底(2)下表面；P柱(3)和N柱(4)位于N+衬底(2)上表面；N柱(4)位于P柱(3)两侧，并与P柱(3)形成超结结构；所述P型体区(5)位于P柱(3)和N柱(4)的上表面，所述N+源区(6)位于P型体区(5)的正上方并与P型体区(5)接触，N+源区(6)的上表面与金属化源极(15)接触；所述P+接触区(7)位于P型体区(5)的正上方并与P型体区(5)接触，P+接触区(7)的上表面与金属化源极(15)接触；
其特征在于，还包括深槽结构(8)，所述深槽结构(8)沿金属化源极(15)下表面从上至下依次贯穿N+源区(6)、P型体区(5)和P柱(3)延伸至N+衬底(2)的上表面；所述深槽结构(8)中从下至上依次填充有厚绝缘介质(11)、第一隔离介质(12)、栅氧化层(13)和第二隔离介质(14)；其中，在所述厚绝缘介质(11)中具有电荷柱区(10)，在所述栅氧化层(13)中具有多晶硅栅电极(9)，电荷柱区(10)和栅氧化层(13)之间通过第一隔离介质(12)隔离；所述多晶硅栅电极(9)上表面的结深小于N+源区(6)下表面的结深，多晶硅栅电极(9)下表面的结深大于P型体区(5)下表面的结深；所述多晶硅栅电极(9)与金属化源极(15)通过第二隔离介质(14)隔离，第二隔离介质(14)还向两侧延伸至部分N+源区(6)的上表面。
2.根据权利要求1所述的一种积累型的深槽超结DMOS器件，其特征在于，所述的电荷柱区(10)中为正电荷或负电荷。
3.根据权利要求2所述的一种积累型的深槽超结DMOS器件，其特征在于，所述厚绝缘介质层(11)、第一隔离介质(12)、栅氧化层(13)、第二隔离介质采用的材料为二氧化硅。
4.根据权利要求3所述的一种积累型的深槽超结DMOS器件，其特征在于，所述电荷柱区(10)由具有正电性或负电性的材料通过淀积或离子注入的方式在厚绝缘介质层(11)中形成。
5.根据权利要求4所述的一种积累型的深槽超结DMOS器件，其特征在于，所述DMOS器件采用体硅、碳化硅、砷化镓、磷化铟或锗硅半导体材料制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710585192.0A CN107180874A (zh) | 2017-07-18 | 2017-07-18 | 一种积累型的深槽超结dmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710585192.0A CN107180874A (zh) | 2017-07-18 | 2017-07-18 | 一种积累型的深槽超结dmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107180874A true CN107180874A (zh) | 2017-09-19 |
Family
ID=59838346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710585192.0A Pending CN107180874A (zh) | 2017-07-18 | 2017-07-18 | 一种积累型的深槽超结dmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107180874A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378343A (zh) * | 2018-11-12 | 2019-02-22 | 深圳市富裕泰贸易有限公司 | 超结金属氧化物场效应晶体管及其制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN116741811A (zh) * | 2023-08-11 | 2023-09-12 | 成都森未科技有限公司 | 一种超结mosfet器件及其加工方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184856A (zh) * | 2011-03-28 | 2011-09-14 | 电子科技大学 | 一种槽型纵向半导体器件的制造方法 |
| US20160064497A1 (en) * | 2010-01-12 | 2016-03-03 | Maxpower Semiconductor Inc. | Devices, components and methods combining trench field plates with immobile electrostatic charge |
| CN105932051A (zh) * | 2016-07-04 | 2016-09-07 | 电子科技大学 | 一种槽栅mosfet器件 |
| CN105957885A (zh) * | 2016-07-04 | 2016-09-21 | 电子科技大学 | 一种具有低导通电阻特性的槽栅mosfet器件 |
-
2017
- 2017-07-18 CN CN201710585192.0A patent/CN107180874A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160064497A1 (en) * | 2010-01-12 | 2016-03-03 | Maxpower Semiconductor Inc. | Devices, components and methods combining trench field plates with immobile electrostatic charge |
| CN102184856A (zh) * | 2011-03-28 | 2011-09-14 | 电子科技大学 | 一种槽型纵向半导体器件的制造方法 |
| CN105932051A (zh) * | 2016-07-04 | 2016-09-07 | 电子科技大学 | 一种槽栅mosfet器件 |
| CN105957885A (zh) * | 2016-07-04 | 2016-09-21 | 电子科技大学 | 一种具有低导通电阻特性的槽栅mosfet器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378343A (zh) * | 2018-11-12 | 2019-02-22 | 深圳市富裕泰贸易有限公司 | 超结金属氧化物场效应晶体管及其制作方法 |
| CN112820775A (zh) * | 2021-01-07 | 2021-05-18 | 重庆邮电大学 | 一种具有电子积累效应的soi-ldmos器件 |
| CN116741811A (zh) * | 2023-08-11 | 2023-09-12 | 成都森未科技有限公司 | 一种超结mosfet器件及其加工方法 |
| CN116741811B (zh) * | 2023-08-11 | 2023-10-20 | 成都森未科技有限公司 | 一种超结mosfet器件及其加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8022470B2 (en) | Semiconductor device with a trench gate structure and method for the production thereof | |
| CN110459599B (zh) | 具有深埋层的纵向浮空场板器件及制造方法 | |
| US9941403B2 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| CN101840919B (zh) | Vts绝缘栅极双极晶体管 | |
| JP2005510059A (ja) | 電界効果トランジスタ半導体デバイス | |
| CN111816707B (zh) | 消除体内曲率效应的等势降场器件及其制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN104465767B (zh) | 半导体器件、集成电路及半导体器件的制造方法 | |
| CN107093622A (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| US20230107611A1 (en) | Charge-balance power device, and process for manufacturing the charge-balance power device | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN107180874A (zh) | 一种积累型的深槽超结dmos器件 | |
| CN114823872A (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN105957885A (zh) | 一种具有低导通电阻特性的槽栅mosfet器件 | |
| CN101819948B (zh) | 纵向沟道soi ldmos的cmos vlsi集成制作方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN107785433A (zh) | 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| Chen et al. | Progressive development of superjunction power MOSFET devices | |
| CN116190438A (zh) | 一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170919 |
|
| WD01 | Invention patent application deemed withdrawn after publication |