CN102315264A

CN102315264A - 一种使用球形沟槽的功率器件及其制造方法

Info

Publication number: CN102315264A
Application number: CN2010102232202A
Authority: CN
Inventors: 王鹏飞; 刘磊; 刘伟
Original assignee: Suzhou Dongwei Semiconductor Co Ltd
Current assignee: Suzhou Dongwei Semiconductor Co Ltd
Priority date: 2010-07-09
Filing date: 2010-07-09
Publication date: 2012-01-11

Abstract

本发明公开了一种使用球形沟槽的功率器件。圆形或者椭圆形的沟槽底部，使得电场的分布更加分散，降低了凹槽底部的最大电场。在沟道处使用薄的栅介质层，在圆形或椭圆形的沟槽底部使用厚的栅介质层，减小了栅极寄生电容，从而降低了开关功耗，提高了器件的开关速度。同时，本发明还公开了一种使用球形沟槽的功率器件的制造方法，采用牺牲介质层保护栅极处的硅表面，使沟道处的薄栅介质层可以自对准地形成，工艺过程简单，降低了生产成本。

Description

一种使用球形沟槽的功率器件及其制造方法

技术领域

本发明涉及一种沟槽型功率器件及其制造方法，特别涉及一种使用球形沟槽的功率器件及其制造方法，属于半导体功率器件领域。

背景技术

随着微电子技术的不断发展，功率MOS晶体管以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。现在的功率器件主要有平面扩散型MOS晶体管(LDMOS)和沟槽型MOS晶体管(Trench MOS)等类型。沟槽型MOS晶体管因为采用了垂直的沟道，器件的面积可以比平面扩散型MOS晶体管大很多，因此其电流密度可以得到很大的提高。但是沟槽型MOS晶体管管的栅极和漏极的重合面积比较大，导致栅极寄生电容增大，这使得沟槽型MOS晶体管在导通、关闭时的功耗上升。

为了降低沟槽型MOS晶体管栅极与漏极之间的寄生电容，美国专利6,882,004B2中提出了先将MOS晶体管的沟槽深度延长，再形成做填充用的多晶硅，然后形成栅极的方法，其工艺过程为：

首先，提供一个半导体衬底，所述半导体衬底包括具有第一种掺杂类型的硅层101和具有第二种掺杂类型的硅层102，所述第一种掺杂类型为n型或p型，所述第二种掺杂类型为p型或n型。然后在提供的半导体衬底上形成器件的凹槽区域103，接着形成一层场氧化层104，比如为二氧化硅。再淀积氮化硅材料105作为填充介质，并对氮化硅进行刻蚀，使得氮化硅的表面低于硅层102的表面。然后对场氧化层104进行刻蚀，形成如图1a所示的结构。

接下来，形成一层栅氧化层106，比如为氧化硅。接着，在凹槽区域内填充多晶硅材料107，并对多晶硅进行回刻。然后，对栅氧化层106进行刻蚀形成如图1b所示的结构。

接下来，剥除剩余的氮化硅材料105，然后形成一层绝缘氧化物108，绝缘氧化物108覆盖栅氧化层106和场氧化层104，如图1c所示。

接下来，淀积一层多晶硅材料109，然后对多晶硅109和绝缘氧化物108进行刻蚀，然后淀积多晶硅材料110，将之前刻蚀形成的凹槽区域103完全填满，如图1d所示。

最后，形成器件的源区，并形成金属接触电极，该工艺是业界所熟知的，在此我们没有画图示出。

美国专利6,882,004B2中提出的功率器件可以使得栅极与漏极之间的寄生电容得到降低。但是其制造工艺过程复杂，而且电场集中于凹槽和主结的交汇处，容易击穿。

发明内容

有鉴于此，本发明的目的在于提出一种功率器件，该功率器件可以改善现有沟槽型功率器件栅极寄生电容大、容易击穿的问题。

为达到本发明的上述目的，本发明提出了一种使用球形沟槽的N型MOS器件，包括：

一个半导体衬底；

位于所述半导体衬底部的漏区；

位于所述半导体衬底内的凹槽结构；

覆盖在所述凹槽之内的栅极；

位于所述栅极与半导体衬底之间的栅介质层；

位于所述凹槽两侧的，衬底顶部的源区；

将所述源区和漏区隔开的P型掺杂阱；

以及将所述P型掺杂阱引出到半导体衬底顶部的高浓度P型掺杂区。

进一步地，所述凹槽的下半部分嵌在漏区中并呈圆形或者椭圆形；所述P型掺杂阱被所述凹槽隔开处的垂直表面形成所述功率器件的垂直沟道；位于所述凹槽下半部分处的栅介质层厚度明显厚于所述垂直沟道处的栅介质层厚度；所述栅介质层是氧化硅或者氮化硅，其厚度为1-50纳米。

更进一步地，所述栅极覆盖在所述栅介质层之上，并填充满整个凹槽；或者所述凹槽的下半部分被绝缘介质填充，所述栅极覆盖在所述绝缘介质之上，所述绝缘介质为氧化硅或者为氮化硅。

本发明所提出的沟槽型MOS功率器件使用圆形或者椭圆形的沟槽底部，使得电场的分布更加分散，降低了凹槽底部的最大电场。同时，在沟道处使用薄的栅介质层，在圆形或椭圆形的沟槽底部使用厚的栅介质层，使得栅极寄生电容得到减小，从而降低了开关功耗，提高了器件的开关速度。

本发明还提出了上述沟槽型功率器件的制造方法，包括：

提供一个半导体衬底；

在所述半导体衬底上形成第一种绝缘介质；

淀积形成第一层光阻层；

掩膜曝光后刻蚀第一种绝缘介质，直至露出半导体衬底；

刻蚀半导体衬底形成开口结构；

剥除剩余的第一层光阻层；

在所述开口内氧化形成一层牺牲介质层；

淀积第二种绝缘介质，并对所述第二种绝缘介质进行刻蚀形成侧墙结构；

刻蚀所述牺牲介质层暴露出进行后续刻蚀的半导体衬底；

沿着已经成型的侧墙结构，使用各向异性的刻蚀技术刻蚀暴露出的半导体衬底；

使用各向同性的刻蚀技术继续刻蚀暴露出的半导体衬底，形成器件的凹槽结构；

在所述凹槽底部，氧化形成第一层栅氧介质层；

淀积第三种绝缘介质，并刻蚀所述第三种绝缘介质使其填充凹槽的下半部分；

剥除剩余的第二种绝缘介质和牺牲介质层；

在所述凹槽的上部形成第二层栅介质层；

在所述凹槽内淀积多晶硅材料，并对所述多晶硅进行刻蚀，使其低于半导体衬底表面；

淀积第四种绝缘介质；

淀积第二层光刻胶

掩膜曝光刻蚀形成源区需掺杂的图形；

进行离子注入，形成第一种掺杂类型的源区；

剥除剩余的第二层光刻胶

淀积第五种绝缘介质；

淀积第三层光刻胶

掩膜曝光刻蚀形成需掺杂的图形；

进行离子注入，形成第二种掺杂类型的掺杂区；

剥除剩余的第三层光刻胶；

刻蚀第五种、第四种、第一种绝缘介质形成接触孔；

形成金属接触。

所述的半导体衬底为单晶硅、多晶硅、碳化硅、砷化镓、绝缘体上的碳化硅或者绝缘体上的硅(SOI)。所述的第一种、第二种、第三种、第四种和第五种绝缘介质为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料。所述牺牲介质层、第二层栅介质层为氧化硅或者氮化硅，其厚度为1-50纳米。所述的第二层栅介质层的厚度明显薄于所述第一层栅介质层的厚度。

进一步地，所述第一种掺杂类型为n型掺杂，第二种掺杂类型为p型掺杂；或者，所述第一种掺杂类型为p型掺杂，第二种掺杂类型为n型掺杂。

更进一步地，所述第三种绝缘介质的淀积及刻蚀过程可以省略掉，从而后续淀积的多晶硅栅极可以填充满整个凹槽。

本发明所公开的方法是采用牺牲介质层保护栅极处的硅表面，使沟道处的薄栅介质层可以自对准地形成，工艺过程简单，降低了生产成本。本发明所提出的功率器件可以广泛应用于开关电源、显示控制、汽车电子、台式机/笔记本设备、通讯产品、消费电子等领域中，市场前景十分广阔。

附图说明

图1a至图1d为美国专利6,882,004B2中提供的一种沟槽型MOS晶体管的实施例工艺流程图。

图2a至图2i为本发明提供的使用球形沟槽的MOS功率器件的一个实施例的工艺流程图。

图3a至图3d为本发明提供的使用球形沟槽的MOS功率器件的另一个实施例的工艺流程图。

具体实施方式

下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。

图2i为本发明所公开的一种使用球形沟槽底部的功率器件的一个实施例，它是沿该器件沟道长度方向的截面图。该功率器件包括具有高掺杂浓度的第一种掺杂类型的漏区200a和具有低掺杂浓度的第一种掺杂类型的漏区200b，具有高掺杂浓度的第一种掺杂类型的源区211形成在具有低掺杂浓度的第二种掺杂类型的沟道区200c中，同时，具有高掺杂浓度的第二种掺杂类型的掺杂区215紧靠源区211形成在沟道区200c中，所述第一种掺杂类型为n型，第二种掺杂类型为p型。多晶硅栅极209形成在器件的凹槽中，而且，凹槽下半部分处的栅氧化层208的厚度明显厚于沟道处的栅氧化层204b的厚度。所示201和210为先后形成的绝缘介质层，可以为二氧化硅或者氮化硅。所示213和214为形成的金属电极。

图2i所示的使用球形沟槽底部的功率器件可以通过很多方法制造。以下所叙述的是本发明所公开的一种使用球形沟槽底部的功率器件的制造方法的一个实施例。

尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

首先，提供一个半导体衬底，该半导体衬底已经包含了具有高掺杂浓度的n型漏区200a和低掺杂浓度的n型漏区200b，具有低掺杂浓度的p型沟道区200c形成在n型漏区200b之上。然后，在提供的半导体衬底上淀积形成绝缘薄膜201和光阻层202，绝缘薄膜201可以为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料，然后对光阻层、绝缘薄膜201和半导体衬底进行刻蚀形成开口结构203，如图2a所示。

接下来，剥除光阻层202，再氧化形成一层牺牲介质层204a，牺牲介质层204a比如为氧化硅，厚度约为3纳米，接着淀积形成一层绝缘薄膜205，绝缘薄膜205可以为SiO₂或者Si₃N₄，然后对绝缘薄膜205进行刻蚀形成侧墙结构，并对牺牲介质层204a进行刻蚀以暴露出后续需要刻蚀的半导体衬底，如图2b所示。

接下来，沿着已经成型的侧墙结构，使用各向异性的刻蚀技术刻蚀暴露出的半导体衬底形成开口206，如图2c所示。

接下来，使用各向同性的刻蚀技术继续刻蚀所述的暴露出的半导体衬底，形成器件的凹槽结构207，如图2d所示，凹槽207的底部可以为圆形或者椭圆形，在本实施例中以圆形示出。

接下来，在凹槽的底部氧化形成一层厚的栅介质层208，比如为氧化硅，如图2e所示。

接下来，剥除绝缘薄膜205，并剥除牺牲介质层204a，然后在凹槽的上半部分形成栅介质层204b，栅介质层204b比如为氧化硅，其厚度要明显薄于栅介质层208的厚度，如图2f所示。

接下来，在凹槽内填充多晶硅材料209，并对填充的多晶硅进行刻蚀，使其低于沟道区200c的表面，如图2g所示。

接下来，淀积形成第一层层间介电质和光阻层，然后掩膜曝光刻蚀形成源区需掺杂的图形，接着进行n型离子注入形成源区211，然后剥除光阻层，再继续淀积形成第二层层间介电质材料和新的光阻层，并淹没曝光刻蚀形成需掺杂的图形，接着进行p型离子注入形成掺杂区212，第一层层间介电质和光阻层和第二层层间介电质和光阻层的材料可以相同也可以不同，并且为绝缘的二氧化硅或者氮化硅材料，在本实施例中，我们采用相同的二氧化硅材料，并统一用210表示。然后，剥除剩余的光阻层，并刻蚀层间介电质210和绝缘薄膜201形成接触孔，如图2h所示。

最后，形成金属接触213和214，如图2i所示。

图3d为本发明所公开的一种使用球形沟槽底部的功率器件的又一个实施例，该实施例与图2i所示的功率器件的实施例的区别是：在沟槽内先用绝缘介质305(比如为氧化硅)填充凹槽的下半部分，然后在凹槽的上半部分淀积多晶硅形成栅极306。氧化硅填充层305的使用，使得器件的栅极与漏极之间的反馈电容Cgd得到减小。

图3d所示的用球形沟槽底部的功率器件的形成过程为：

首先，采用与图2a至图2e所示相同的工艺过程形成如图3a所示的结构，所示300a为具有高掺杂浓度的n型漏区，所示300b为具有低掺杂浓度的n型漏区，所示300c为具有低掺杂浓度的p型沟道区，所示301为氧化硅或氮化硅材料的绝缘介质层，所示302为氧化硅或氮化硅材料的牺牲介质层，所示303为氮化硅侧墙，所示304为凹槽底部的厚栅介质层。

接下来，淀积一层绝缘介质305，比如为氧化硅，然后刻蚀绝缘介质305，使其填充凹槽的下半部分，如图3b所示。

接下来，剥除氮化硅侧墙303和牺牲介质层302，然后在凹槽的上半部分形成栅介质层302b，栅介质层204b比如为氧化硅，其厚度要明显薄于栅介质层304的厚度。然后在凹槽内填充多晶硅材料305，并对填充的多晶硅进行刻蚀，使其低于沟道区300c的表面，如图3c所示。

最后，采用与图2h至图2i相同的工艺过程形成器件的绝缘介质层307、n型源区308、p型掺杂区309以及金属接触310、311，如图3d所示。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims

1.一种使用球形沟槽的N型MOS功率器件，包括：

一个半导体衬底；

位于所述半导体衬底部的漏区；

位于所述半导体衬底内的凹槽结构；

覆盖在所述凹槽之内的栅极；

位于所述栅极与半导体衬底之间的栅介质层；

位于所述凹槽两侧的，衬底顶部的源区；

将所述源区和漏区隔开的P型掺杂阱；

以及将所述P型掺杂阱引出到半导体衬底顶部的高浓度P型掺杂区；

其特征在于，

所述凹槽的下半部分嵌在漏区中并呈圆形或者椭圆形；

所述P型掺杂阱被所述凹槽隔开处的垂直表面形成所述功率器件的垂直沟道；

位于所述凹槽下半部分处的栅介质层厚度明显厚于所述垂直沟道处的栅介质层厚度。

2.如权利要求1所述的N型MOS功率器件，其特征在于，所述栅介质层为氧化硅或者氮化硅，其厚度为1-50纳米。

3.如权利要求1所述的N型MOS功率器件，其特征在于，所述栅极覆盖在所述栅介质层之上，并填充满整个凹槽。

4.如权利要求1所述的N型MOS功率器件，其特征在于，所述凹槽的下半部分被绝缘介质填充，所述栅极覆盖在所述绝缘介质之上。

5.如权利要求4所述的N型MOS功率器件，其特征在于，所述绝缘介质为氧化硅或者氮化硅。

6.一种如权利要求1所述的功率器件的制造方法，包括如下步骤：

提供一个半导体衬底；

在所述半导体衬底上形成第一种绝缘介质；

对所述第一种绝缘介质和半导体衬底进行刻蚀形成开口结构；

在所述开口内形成一层牺牲介质层；

刻蚀所述牺牲介质层暴露出半导体衬底；

在所述凹槽的下半部分，形成第一层栅介质层；

剥除剩余的第二种绝缘介质和牺牲介质层；

在所述凹槽的上半部分，形成第二层栅介质层；

淀积第四种绝缘介质；

刻蚀形成源区需掺杂的图形；

进行离子注入，形成第一种掺杂类型的源区；

淀积第五种绝缘介质；

刻蚀形成需掺杂的图形；

进行离子注入，形成第二种掺杂类型的掺杂区；

刻蚀形成接触孔；

形成金属接触。

7.根据权利要求6所述的方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅、碳化硅、砷化镓、氮化镓、绝缘体上的碳化硅或者绝缘体上的硅(SOI)。

8.根据权利要求6所述的方法，其特征在于，所述的第一种、第二种、第三种、第四种、第五种绝缘介质为SiO₂、Si₃N₄或者它们之间相混合的绝缘材料。

9.根据权利要求6所述的方法，其特征在于，所述牺牲介质层、第二层栅介质层为氧化硅或者氮化硅，其厚度为1-50纳米。

10.根据权利要求6所述的方法，其特征在于，所述第二层栅介质层的厚度明显薄于所述第一层栅介质层的厚度。

11.根据权利要求6所述的方法，其特征在于，所述第一种掺杂类型为n型掺杂，第二种掺杂类型为p型掺杂。

12.根据权利要求6所述的方法，其特征在于，所述第一种掺杂类型为p型掺杂，第二种掺杂类型为n型掺杂。

13.根据权利要求6所述的方法，其特征在于，所述第三种绝缘介质的淀积及刻蚀过程可以省略掉。