CN113053750B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN113053750B
CN113053750B CN201911375713.5A CN201911375713A CN113053750B CN 113053750 B CN113053750 B CN 113053750B CN 201911375713 A CN201911375713 A CN 201911375713A CN 113053750 B CN113053750 B CN 113053750B
Authority
CN
China
Prior art keywords
doped region
epitaxial layer
well region
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911375713.5A
Other languages
English (en)
Other versions
CN113053750A (zh
Inventor
刘勇强
史波
曾丹
敖利波
赵家宽
葛孝昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Zhuhai Zero Boundary Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai, Zhuhai Zero Boundary Integrated Circuit Co Ltd filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201911375713.5A priority Critical patent/CN113053750B/zh
Publication of CN113053750A publication Critical patent/CN113053750A/zh
Application granted granted Critical
Publication of CN113053750B publication Critical patent/CN113053750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开提供了一种半导体装置及其制造方法，涉及半导体技术领域，所述方法包括：在衬底上依次形成叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，每个外延层包括掺杂区，相邻的外延层中的所述掺杂区彼此邻接，其中：形成每个外延层包括：对外延层进行掺杂以形成初始掺杂区，所述初始掺杂区具有与第一导电类型不同的第二导电类型；执行退火，以使得所述初始掺杂区变为中间掺杂区；对所述中间掺杂区的边缘部分进行刻蚀，以形成贯穿所述中间掺杂区的沟槽，所述中间掺杂区的剩余部分作为所述掺杂区；和在所述沟槽中形成填充材料。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)是一种用于处理高功率水平的MOSFET，广泛应用于例如小于600V的开关器件中。
超结MOSFET在功率MOSFET上发展而来，可以提升MOSFET的击穿电压，同时降低导通电阻。
发明内容
相关技术中，超结MOSFET一般需要多次外延，每次外延后需要在外延层中形成掺杂区。发明人注意到，掺杂区在退火后会横向扩散，导致超结MOSFET的元胞尺寸比较大，单位体积中的元胞数量少，影响超结MOSFET的过电流能力。
为了解决上述问题，本公开实施例提供了如下技术方案。
根据本公开实施例的一方面，提供一种半导体装置的制造方法，包括：在衬底上依次形成叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，每个外延层包括掺杂区，相邻的外延层中的所述掺杂区彼此邻接，其中：形成每个外延层包括：对外延层进行掺杂以形成初始掺杂区，所述初始掺杂区具有与第一导电类型不同的第二导电类型；执行退火，以使得所述初始掺杂区变为中间掺杂区；对所述中间掺杂区的边缘部分进行刻蚀，以形成贯穿所述中间掺杂区的沟槽，所述中间掺杂区的剩余部分作为所述掺杂区；和在所述沟槽中形成填充材料。
在一些实施例中，所述掺杂区沿着与所述衬底的表面平行的第一方向延伸；所述中间掺杂区在所述衬底上的投影为第一投影，所述掺杂区在所述衬底上的投影为第二投影，所述第二投影在与所述衬底的表面平行的第二方向上的尺寸小于所述第一投影在所述第二方向上的尺寸；其中，所述第二方向和所述第一方向垂直。
在一些实施例中，所述掺杂区沿着与衬底的表面平行的第一方向延伸；对所述中间掺杂区的边缘部分进行刻蚀包括：在所述外延层上形成具有开口的掩模层，所述开口使得所述中间掺杂区沿着所述第一方向延伸的至少一个边缘露出；以所述掩模层为掩模，对所述初始掺杂区的边缘部分进行刻蚀，以形成所述沟槽。
在一些实施例中，所述填充材料与外延层的材料相同。
在一些实施例中，所述填充材料的电阻和掺杂浓度中的至少一个与外延层相同。
在一些实施例中，相邻的外延层中的一个中的所述掺杂区的底面与另一个中的所述掺杂区的顶面重合。
在一些实施例中，在与所述衬底接触的外延层中，所述掺杂区的底面与外延层的底面不交叠。
在一些实施例中，所述刻蚀包括干法刻蚀。
在一些实施例中，所述掺杂包括离子注入。
在一些实施例中，所述方法还包括：在最后形成的外延层上形成栅极电介质层；在最后形成的外延层中形成与所述掺杂区邻接的第一阱区，所述第一阱区具有第二导电类型；在所述第一阱区中形成第二阱区，所述第二阱区具有第一导电类型，所述第二阱区的表面与所述第一阱区的表面齐平，并且，所述第二阱区的边缘位于所述第一阱区的边缘之内；在形成所述第二阱区后，在所述栅极电介质层上形成栅极。
在一些实施例中，所述半导体装置为超结金属氧化物半导体场效应晶体管。
根据本公开实施例的另一方面，提供一种半导体装置，包括：衬底；和在所述衬底上叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，其中，每个外延层包括：掺杂区，所述掺杂区具有与第一导电类型不同的第二导电类型，相邻的外延层中的所述掺杂区彼此邻接；和与所述掺杂区邻接的沟槽，所述沟槽中设置有填充材料。
在一些实施例中，所述填充材料与外延层的材料相同。
在一些实施例中，所述填充材料的电阻和掺杂浓度中的至少一个与外延层相同。
在一些实施例中，在与所述衬底接触的外延层中，所述掺杂区的底面与外延层的底面不交叠。
在一些实施例中，所述半导体装置还包括：在最上面的外延层上的栅极电介质层；在最上面的外延层中与所述掺杂区邻接的第一阱区，所述第一阱区具有第二导电类型；在所述第一阱区中的第二阱区，所述第二阱区具有第一导电类型，所述第二阱区的表面与所述第一阱区的表面齐平，并且，所述第二阱区的边缘位于所述第一阱区的边缘之内；在所述栅极电介质层上的栅极。
在一些实施例中，所述半导体装置为超结金属氧化物半导体场效应晶体管。
本公开实施例中，通过对退火后形成的中间掺杂区的边缘部分进行刻蚀，减小了外延层中形成的掺杂区的横向尺寸。这样，有助于减小元胞尺寸，从而增大单位体积内的元胞数量，提升半导体装置的过电流能力。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，在附图中：
图1是根据本公开一些实施例的形成每个外延层的流程示意图；
图2A-图2F是根据本公开一些实施例的形成每个外延层的不同阶段得到的结构的截面示意图；
图3是示出根据本公开一些实施例的形成的半导体装置的截面示意图；
图4A-图4D是示出根据本公开一些实施例的形成半导体装置的不同阶段所得到的结构的截面示意图。
应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
本公开实施例提供了一种半导体装置的制造方法，包括：在衬底上依次形成叠置的多个外延层。每个外延层和衬底具有第一导电类型，每个外延层包括掺杂区，相邻的外延层中的掺杂区彼此邻接。
图1是根据本公开一些实施例的形成每个外延层的流程示意图。图2A-图2F是根据本公开一些实施例的形成每个外延层的不同阶段得到的结构的截面示意图。
下面结合图1、图2A-图2F对形成每个外延层的过程进行详细说明。需要说明的是，下面以在衬底201上形成的第一个外延层为例进行了说明，其他外延层的形成过程类似。
首先，在步骤102，对外延层202进行掺杂以形成初始掺杂区203，如图2A所示。
这里，初始掺杂区203从外延层202的表面向下延伸至外延层202中。衬底201和外延层202具有第一导电类型，初始掺杂区203具有与第一导电类型不同的第二导电类型。例如，衬底201可以是掺杂有砷的N型衬底，电阻率约为0.001-0.003欧姆，例如0.002欧姆。例如，外延层202可以是掺杂有磷的N型外延层，厚度约为11微米-13微米，例如12微米，电阻率约为15欧姆-18欧姆，例如17欧姆。在一些实施例中，每个外延层202的厚度和电阻率均相同。
在一些实施例中，可以对外延层202进行离子注入，以形成初始掺杂区203。例如，离子注入的剂量约为0.7×1013/cm2-1.2×1013/cm2，例如1×1013/cm2，离子注入的能量约为80Kev-100Kev，例如90Kev。
例如，可以对N型的外延层202进行P型离子注入(例如注入硼离子)，以形成P型的初始掺杂区203。又例如，可以对P型的外延层202进行N型离子注入(例如注入磷离子)，以形成N型的初始掺杂区203。
应理解，形成的初始掺杂区203可以包括一个或更多个。在初始掺杂区203包括多个的情况下，相邻的初始掺杂区203彼此间隔开。
接下来，在步骤104，执行退火，以使得初始掺杂区203变为中间掺杂区204。
如图2B所示，在退火过程中，初始掺杂区203中的杂质会向下扩散，同时会横向扩散，从而形成中间掺杂区204。应理解，退火后形成的中间掺杂区204的横向尺寸会大于初始掺杂区203的横向尺寸。
接下来，在步骤106，对中间掺杂区204的边缘部分进行刻蚀，例如，干法刻蚀，以形成贯穿中间掺杂区204的沟槽214。刻蚀后剩余的中间掺杂区204即为掺杂区205。
在一些实现方式中，掺杂区205沿着与衬底201的表面平行的第一方向延伸。这里，第一方向例如可以是垂直纸面向下的方向。这种情况下，可以通过图2C-图2F所示方式执行以上刻蚀工艺。
如图2C所示，在外延层202上形成具有开口216的掩模层206。开口216使得中间掺杂区204沿着第一方向延伸的至少一个边缘露出。图2C示出了开口216使得每个中间掺杂区204的两个边缘均露出的情况。
在一些实现方式中，掩模层206例如可以包括但不限于光刻胶。例如，可以在外延层202上形成掩模材料层，然后利用掩模板对掩模材料层进行曝光、显影等，以形成具有开口216的掩模层206。
如图2D所示，以掩模层206为掩模，对中间掺杂区204的边缘部分进行刻蚀，以形成沟槽214。剩余的中间掺杂区204作为掺杂区205。
这里，沟槽214贯穿中间掺杂区204，即，中间掺杂区204的边缘部分从上至下均被刻蚀去除。
如图2E所示，去除掩模层206。例如，可以通过剥离工艺等去除掩模层206。
在一些实施例中，退火后形成的中间掺杂区204在衬底201上的投影为第一投影，刻蚀后形成的掺杂区205在衬底201上的投影为第二投影。第二投影在与衬底201的表面平行的第二方向(即横向方向)上的尺寸小于第一投影在第二方向上的尺寸。这里，第二方向和第一方向垂直。
在一些实施例中，刻蚀后形成的掺杂区205在横向方向上的尺寸与纵向方向上的尺寸大致相同。
之后，在步骤108，在沟槽214中形成填充材料207，如图2F所示。
在一些实施例中，填充材料207与外延层202的材料相同，例如均为硅。在另一些实施例中，填充材料207与外延层202的材料不同，例如为不同的半导体材料。在一些实施例中，填充材料207的电阻和掺杂浓度中的至少一个与外延层202相同。
在一些实施例中，参见图2F，在与衬底201接触的外延层202(即最下面的外延层202)中，掺杂区205的底面与外延层202的底面不交叠。换言之，掺杂区205与衬底201之间通过外延层202隔开。
通过以上步骤102至步骤108，形成了外延层202。
之后，可以重复以上步骤102至步骤108，从而在衬底201上依次形成叠置的多个外延层202。
图3是示出根据本公开一些实施例的形成的半导体装置的截面示意图。如图3所示，每个外延层202包括掺杂区205，相邻的外延层202中的掺杂区205彼此邻接。在一些实现方式中，相邻的两个外延层202中的一个外延层202中的掺杂区205的底面与另一个外延层202中的掺杂区205的顶面重合。也即，除最下面的外延层202之外，其他外延层202中的掺杂区205是贯穿外延层202的。
上述实施例的制造方法中，通过对退火后形成的中间掺杂区的边缘部分进行刻蚀，减小了外延层中形成的掺杂区的横向尺寸。这样，有助于减小元胞尺寸，增加单位体积内的元胞数量，提升半导体装置的过电流能力。
另外，相关技术中，利用一个掩模板先形成某个掺杂区，后续形成的掺杂区的退火会使得之前形成的掺杂区进一步横向扩散。也即，下面的掺杂区会经历多次退火。为了减小上面的掺杂区与下面的掺杂区的横向尺寸的差异，需要利用另一个掩模板来形成上面的掺杂区。也即，在形成每个外延层中的掺杂区时，均需要一个新的掩模板。
本公开实施例的方案中，每次退火后均对中间掺杂区的边缘部分进行刻蚀形成沟槽，进而在沟槽中形成填充材料。这样的方式下，之前形成的掺杂区的在后续的退火中的横向扩散会变小。因此，在形成每个外延层的过程中，可以利用同一个掩模板来形成初始掺杂区，减少了掩模板的数量，降低了成本。
在形成多个外延层202后，还可以进行后续工艺。
图4A-图4D是示出根据本公开一些实施例的形成半导体装置的不同阶段所得到的结构的截面示意图。
例如，如图4A所示，在最后形成的外延层202上形成栅极电介质层401。栅极电介质层401的材料可以包括硅的氧化物，例如二氧化硅。例如，可以对外延层202的表面进行氧化，以形成栅极电介质层401。
如图4B所示，在最后形成的外延层202中形成与掺杂区205邻接的第一阱区402。第一阱区402具有第二导电类型，即，与掺杂区205的导电类型相同。
例如，可以通过离子注入形成第一阱区402。应理解，通过离子注入，掺杂区205的一部分可以变为第一阱区402。在某些实施例中，填充材料204的一部分也可以变为第一阱区402。在一些实现方式中，形成第一阱区402的离子注入注入的杂质可以包括硼离子。
如图4C所示，在第一阱区402中形成第二阱区403。第二阱区403具有第一导电类型，即，与第一阱区402的导电类型不同。第二阱区403的表面与第一阱区402的表面齐平，并且，第二阱区403的边缘位于第一阱区402的边缘之内。
例如，可以通过离子注入形成第二阱区404。在一些实现方式中，形成第二阱区403的离子注入注入的杂质可以包括砷离子。
如图4D所示，在形成第二阱区403后，在栅极电介质层401上形成栅极404。例如，栅极404的材料可以包括金属。
应理解，栅极404覆盖第一阱区402位于第二阱区402和外延层202之间的部分。
按照如上方式形成了半导体装置。在一些实施例中，半导体装置为超结MOSFET。在一些实施例中，半导体装置包括超结MOSFET，还可以包括其他半导体器件。
应理解，第二阱区403可以作为超结MOSFET的源极，衬底201作为超结MOSFET的漏极，第一阱区402位于第二阱区402和外延层202之间的部分作为沟道区。
本公开实施例还提供了一种半导体装置，下面结合图3和4D进行介绍。
如图3和图4D所示，半导体装置包括衬底201和在衬底201上叠置的多个外延层202。每个外延层202和衬底201具有第一导电类型。
每个外延层202包括掺杂区205和与掺杂区205邻接的沟槽214，沟槽214中设置有填充材料207。例如，填充材料207与外延层202的材料相同。例如，填充材料207的电阻和掺杂浓度中的至少一个与外延层202相同。
掺杂区205具有与第一导电类型不同的第二导电类型，并且，相邻的外延层202中的掺杂区205彼此邻接。在一些实施例中，在与衬底201接触的外延层202中，掺杂区205的底面与外延层202的底面不交叠。
在一些实施例中，参见图4D，半导体装置还可以包括：在最上面的外延层202上的栅极404电介质层、在最上面的外延层202中与掺杂区205邻接的第一阱区402、在第一阱区402中的第二阱区403、以及在栅极404电介质层上的栅极404。第一阱区402具有第二导电类型，第二阱区403具有第一导电类型。第二阱区403的表面与第一阱区402的表面齐平，并且，第二阱区403的边缘位于第一阱区402的边缘之内。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (15)

1.一种半导体装置的制造方法，包括：
在衬底上依次形成叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，每个外延层包括掺杂区，相邻的外延层中的所述掺杂区彼此邻接，其中：
形成每个外延层包括：
对外延层进行掺杂以形成初始掺杂区，所述初始掺杂区具有与第一导电类型不同的第二导电类型；
执行退火，以使得所述初始掺杂区变为中间掺杂区；
对所述中间掺杂区的边缘部分进行刻蚀，以形成贯穿所述中间掺杂区的沟槽，所述中间掺杂区的剩余部分作为所述掺杂区；和
在所述沟槽中形成填充材料，所述填充材料与外延层的材料相同。
2.根据权利要求1所述的方法，其中，所述掺杂区沿着与所述衬底的表面平行的第一方向延伸；
所述中间掺杂区在所述衬底上的投影为第一投影，所述掺杂区在所述衬底上的投影为第二投影，所述第二投影在与所述衬底的表面平行的第二方向上的尺寸小于所述第一投影在所述第二方向上的尺寸；
其中，所述第二方向和所述第一方向垂直。
3.根据权利要求1所述的方法，其中，所述掺杂区沿着与衬底的表面平行的第一方向延伸；
对所述中间掺杂区的边缘部分进行刻蚀包括：
在所述外延层上形成具有开口的掩模层，所述开口使得所述中间掺杂区沿着所述第一方向延伸的至少一个边缘露出；
以所述掩模层为掩模，对所述初始掺杂区的边缘部分进行刻蚀，以形成所述沟槽。
4.根据权利要求1所述的方法，其中，所述填充材料的电阻和掺杂浓度中的至少一个与外延层相同。
5.根据权利要求1所述的方法，其中，相邻的外延层中的一个中的所述掺杂区的底面与另一个中的所述掺杂区的顶面重合。
6.根据权利要求1所述的方法，其中，在与所述衬底接触的外延层中，所述掺杂区的底面与外延层的底面不交叠。
7.根据权利要求1所述的方法，其中，所述刻蚀包括干法刻蚀。
8.根据权利要求1所述的方法，其中，所述掺杂包括离子注入。
9.根据权利要求1所述的方法，还包括：
在最后形成的外延层上形成栅极电介质层；
在最后形成的外延层中形成与所述掺杂区邻接的第一阱区，所述第一阱区具有第二导电类型；
在所述第一阱区中形成第二阱区，所述第二阱区具有第一导电类型，所述第二阱区的表面与所述第一阱区的表面齐平，并且，所述第二阱区的边缘位于所述第一阱区的边缘之内；
在形成所述第二阱区后，在所述栅极电介质层上形成栅极。
10.根据权利要求1-9任意一项所述的方法，其中，所述半导体装置为超结金属氧化物半导体场效应晶体管。
11.一种半导体装置，包括：
衬底；和
在所述衬底上叠置的多个外延层，每个外延层和所述衬底具有第一导电类型，其中，每个外延层包括：
掺杂区，所述掺杂区具有与第一导电类型不同的第二导电类型，相邻的外延层中的所述掺杂区彼此邻接；和
与所述掺杂区邻接的沟槽，所述沟槽中设置有填充材料，所述填充材料与外延层的材料相同。
12.根据权利要求11所述的半导体装置，其中，所述填充材料的电阻和掺杂浓度中的至少一个与外延层相同。
13.根据权利要求11所述的半导体装置，其中，在与所述衬底接触的外延层中，所述掺杂区的底面与外延层的底面不交叠。
14.根据权利要求11所述的半导体装置，还包括：
在最上面的外延层上的栅极电介质层；
在最上面的外延层中与所述掺杂区邻接的第一阱区，所述第一阱区具有第二导电类型；
在所述第一阱区中的第二阱区，所述第二阱区具有第一导电类型，所述第二阱区的表面与所述第一阱区的表面齐平，并且，所述第二阱区的边缘位于所述第一阱区的边缘之内；
在所述栅极电介质层上的栅极。
15.根据权利要求11-14任意一项所述的半导体装置，其中，所述半导体装置为超结金属氧化物半导体场效应晶体管。
CN201911375713.5A 2019-12-27 2019-12-27 半导体装置及其制造方法 Active CN113053750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911375713.5A CN113053750B (zh) 2019-12-27 2019-12-27 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911375713.5A CN113053750B (zh) 2019-12-27 2019-12-27 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN113053750A CN113053750A (zh) 2021-06-29
CN113053750B true CN113053750B (zh) 2022-08-30

Family

ID=76506201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911375713.5A Active CN113053750B (zh) 2019-12-27 2019-12-27 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113053750B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060132A (zh) * 2006-04-19 2007-10-24 丰田自动车株式会社 半导体器件及其制造方法
CN109378343A (zh) * 2018-11-12 2019-02-22 深圳市富裕泰贸易有限公司 超结金属氧化物场效应晶体管及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785306B2 (en) * 2011-09-27 2014-07-22 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
JP2013175655A (ja) * 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP2014187200A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060132A (zh) * 2006-04-19 2007-10-24 丰田自动车株式会社 半导体器件及其制造方法
CN109378343A (zh) * 2018-11-12 2019-02-22 深圳市富裕泰贸易有限公司 超结金属氧化物场效应晶体管及其制作方法

Also Published As

Publication number Publication date
CN113053750A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US6885061B2 (en) Semiconductor device and a method of manufacturing the same
US5689128A (en) High density trenched DMOS transistor
US7161208B2 (en) Trench mosfet with field relief feature
CN113745116B (zh) 超级结器件及其制造方法
US20090085111A1 (en) Semiconductor device and method of manufacturing the same
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP2009004805A (ja) 従来の端子を備えた超接合装置の製造方法
EP1287552A1 (en) Method of making a power mosfet
KR101531882B1 (ko) 반도체 소자 및 그 제조 방법
KR20100064556A (ko) 반도체 소자 및 그 제조 방법
CN112117332B (zh) Ldmos器件及工艺方法
US20110034010A1 (en) Process for manufacturing a multi-drain electronic power device integrated in semiconductor substrate and corresponding device
EP0683531B1 (en) MOSFET with LDD structure and manufacturing method therefor
US9263574B1 (en) Semiconductor device and method for fabricating the same
CN112397506A (zh) 沟槽栅功率器件及其制造方法
CN113053750B (zh) 半导体装置及其制造方法
CN111627984B (zh) 超结器件及其制造方法
JP5386120B2 (ja) 半導体装置および半導体装置の製造方法
JP2014030050A (ja) 半導体装置
US20110284952A1 (en) Semiconductor device and manufacturing method thereof
TWI557904B (zh) 半導體裝置及其製造方法
CN113053999B (zh) 金属氧化物半导体晶体管及其制备方法
US10490626B1 (en) Semiconductor device with super junction and process for the same
EP3998638A1 (en) Laterally diffused metal oxide semiconductor device and manufacturing method therefor
KR101643338B1 (ko) 트렌치 게이트형 모스트랜지스터의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant