CN105047647A - 厚外延工艺中光刻对准标记的制作方法 - Google Patents
厚外延工艺中光刻对准标记的制作方法 Download PDFInfo
- Publication number
- CN105047647A CN105047647A CN201510426779.8A CN201510426779A CN105047647A CN 105047647 A CN105047647 A CN 105047647A CN 201510426779 A CN201510426779 A CN 201510426779A CN 105047647 A CN105047647 A CN 105047647A
- Authority
- CN
- China
- Prior art keywords
- alignment mark
- silicon substrate
- coating
- photoetching alignment
- deielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开了一种厚外延工艺中光刻对准标记的制作方法,步骤包括:1)硅衬底表面沉积介质膜,刻蚀光刻对准标记;介质膜与硅衬底刻蚀比在5:1以上,介质膜与硅衬底外延生长速率比值在1:200以下;2)刻蚀掉光刻对准标记区域以外的介质膜,并在光刻对准标记周边的硅衬底上刻蚀出沟槽,形成带有光刻对准标记的台阶;3)硅衬底上刻蚀沟槽,选择性外延填充,在沟槽内填入第一外延;4)选择性外延生长,在硅衬底上形成厚20~40μm的第二外延。本发明通过在厚外延层工艺之前,制作一个带有光刻对准标记的台阶,并利用选择性外延使厚外延工艺之后,光刻对准标记无外延材料覆盖,如此消除了厚外延工艺对光刻标记的影响,提高了后续层次对准的精度。
Description
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种应用于厚外延工艺中的光刻对准标记的制作方法。
背景技术
SuperjunctionMOSFET(超结金属氧化物半导体场效应管)是一种创新型的耐压器件,其克服了传统MOSFET的“硅极限”(SiliconLimit),有效地解决了导通电阻和击穿电压的矛盾。超结(Superjunction)结构一般采用外延层生长和硼离子注入来实现,为了获得低导通电阻和高击穿电压,需要提高P-区的深度,即增加外延厚度。新一代的SJMOSFET所需外延层厚度达20~40μm。
外延常常产生薄雾、滑移线、层错、穿刺等缺陷,这些缺陷对光刻对准有很大的影响。低厚度(10μm以下)的外延层对光刻标记的影响属于可接受范围,还能满足光刻对准需求。但新一代SJMOSFET中20~40μm的厚外延层会使得光刻对准标记产生非常严重地畸变甚至消失而完全无法对准(如图1所示),因此如何改善厚外延工艺中光刻对准标记问题成为关键。
发明内容
本发明要解决的技术问题是提供一种厚外延工艺中光刻对准标记的制作方法,它可以提高光刻对准的精度。
为解决上述技术问题,本发明的厚外延工艺中光刻对准标记的制作方法,步骤包括:
1)在硅衬底表面沉积介质膜,刻蚀形成光刻对准标记;所述介质膜与硅衬底的刻蚀比不同,介质膜上外延的生长速率与硅衬底上外延的生长速率的比值在1:200以下;
2)刻蚀掉光刻对准标记区域以外的介质膜,并在光刻对准标记周边的硅衬底上刻蚀出沟槽,形成一个带有光刻对准标记的台阶;
3)在硅衬底上刻蚀出沟槽,并进行选择性外延填充,在沟槽内填入第一外延;
4)选择性外延生长,在硅衬底上形成厚度为20~40μm的第二外延。
步骤1)所述介质膜的材料包括氧化硅或氮化硅,较佳的,介质膜中可以掺杂硼或磷等杂质。介质膜的厚度根据最终的外延厚度要求并结合步骤2)中刻蚀硅衬底的深度确定,较佳的厚度为2~10μm。
步骤2)所述台阶的宽度比划片槽小,长度根据光刻对准标记尺寸定义,通常长度为400μm以上;台阶高度根据最终的外延厚度要求,通过调整介质膜厚度和光刻对准标记周边硅衬底的刻蚀深度确定。
步骤2)所述光刻对准标记周边沟槽的宽度和深度根据最终的外延厚度确定,较佳的为0.5~10μm。
本发明通过在厚外延层工艺之前,制作一个带有光刻对准标记的台阶(台阶材料为外延难以生长的介质材料),通过刻蚀介质膜和光刻对准标记周边区域的硅基体来调整台阶高度,并利用选择性外延使得厚外延工艺之后,光刻对准标记上无外延材料覆盖,如此消除了厚外延工艺对光刻标记的影响,提高了后续层次光刻对准的精确度。
附图说明
图1是常规厚外延工艺中的光刻对准标记产生畸变影响对准的示意图。其中,(a)图为(b)图中光刻对准标记区域的局部放大图。
图2~图6是本发明的厚外延工艺中的光刻对准标记的制作流程示意图。
图7是本发明的厚外延工艺中的光刻对准标记区域的俯视图。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解,现结合附图,详述如下:
本发明的厚外延工艺中光刻对准标记的制作方法,具体包括如下步骤:
步骤1,在硅衬底表面沉积一层较厚的介质膜,并刻蚀形成光刻对准标记,如图2所示。
所述介质膜的材料要求与硅衬底具有不同的刻蚀比(要求刻蚀比在5:1以上,后续刻蚀台阶时,硅衬底不会被刻蚀),同时,要求介质膜为外延难以生长的材料(介质膜上外延的生长速率与硅衬底上外延的生长速率的比值通常要求在1:200以下)。介质膜的材料可以是半导体制造中常用的氧化物(例如SiO2)、氮化物等材料,也可以在介质膜中掺杂B、P等杂质材料以改善外延生长中的选择比。介质膜的厚度依据最终的外延厚度要求并结合步骤2中刻蚀硅衬底的深度确定,可以达到2~10μm。
步骤2,刻蚀去除光刻对准标记区域以外的介质膜,并在光刻对准标记周边的硅衬底上刻蚀出沟槽,形成一个带有光刻对准标记的台阶,如图3所示。
所述台阶尺寸如图7所示,宽度要求比划片槽小,长度根据光刻对准标记尺寸定义,至少需要400μm,台阶高度根据最终外延厚度需求,通过介质膜厚度和光刻对准标记周边区域刻蚀深度结合调整。
在光刻对准标记周围刻蚀沟槽的目的在于能完全保证经过超厚外延工艺后,光刻对准标记台阶处无外延覆盖。沟槽的宽度和深度根据最终覆盖厚外延层的厚度确定,通常都较大,可以选择0.5~10μm。
步骤3,在硅衬底上刻蚀形成沟槽,并进行选择性外延填充,在沟槽内填入第一外延,如图4所示。
步骤4,进行选择性厚外延生长,在硅衬底上形成第二外延(即厚外延),如图5所示。所述第二外延的厚度为20~40μm,可以通过一次或多次成长形成。
由于介质膜外延生长速率明显低于硅衬底外延生长速率,因此,步骤3、4中的选择性外延生长,仅会在硅衬底表面生长外延(半导体制造中,通常使用Cl或F系气体作为刻蚀气体的外延生长工艺可以保证SiO2上几乎不生长外延层)。
步骤5,利用光刻对准标记实现后续制程,如图6所示。由于光刻对准标记未被任何外延层覆盖,因此,在经过20~40μm厚的外延工艺后,光刻对准标记仍能实现光刻精确对准,从而彻底解决了外延生长对光刻标记的影响。
Claims (9)
1.厚外延工艺中光刻对准标记的制作方法,其特征在于,步骤包括:
1)在硅衬底表面沉积介质膜,刻蚀形成光刻对准标记;所述介质膜与硅衬底的刻蚀比在5:1以上,介质膜上外延的生长速率与硅衬底上外延的生长速率的比值在1:200以下;
2)刻蚀掉光刻对准标记区域以外的介质膜,并在光刻对准标记周边的硅衬底上刻蚀出沟槽,形成一个带有光刻对准标记的台阶;
3)在硅衬底上刻蚀出沟槽,并进行选择性外延填充,在沟槽内填入第一外延;
4)选择性外延生长,在硅衬底上形成厚度为20~40μm的第二外延。
2.根据权利要求1所述的方法,其特征在于,步骤1)所述介质膜的材料包括氧化硅或氮化硅。
3.根据权利要求1或2所述的方法,其特征在于,步骤1)所述介质膜掺杂有硼或磷。
4.根据权利要求1所述的方法,其特征在于,步骤1)所述介质膜的厚度根据最终的外延厚度要求并结合步骤2)中刻蚀硅衬底的深度确定。
5.根据权利要求4所述的方法,其特征在于,步骤1)所述介质膜的厚度为2~10μm。
6.根据权利要求1所述的方法,其特征在于,步骤2)所述台阶的宽度比划片槽小,长度根据光刻对准标记尺寸定义;台阶高度根据最终的外延厚度要求,通过调整介质膜厚度和光刻对准标记周边硅衬底的刻蚀深度确定。
7.根据权利要求6所述的方法,其特征在于,步骤2)所述台阶的长度为400μm以上。
8.根据权利要求1所述的方法,其特征在于,步骤2)所述光刻对准标记周边沟槽的宽度和深度根据最终的外延厚度确定。
9.根据权利要求8所述的方法,其特征在于,步骤2)所述光刻对准标记周边沟槽的宽度和深度为0.5~10μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510426779.8A CN105047647B (zh) | 2015-07-20 | 2015-07-20 | 厚外延工艺中光刻对准标记的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510426779.8A CN105047647B (zh) | 2015-07-20 | 2015-07-20 | 厚外延工艺中光刻对准标记的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105047647A true CN105047647A (zh) | 2015-11-11 |
CN105047647B CN105047647B (zh) | 2018-10-26 |
Family
ID=54454066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510426779.8A Active CN105047647B (zh) | 2015-07-20 | 2015-07-20 | 厚外延工艺中光刻对准标记的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105047647B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109860153A (zh) * | 2019-03-29 | 2019-06-07 | 长江存储科技有限责任公司 | 集成电路器件、形成对准测量图形的方法以及光掩模 |
TWI828456B (zh) * | 2022-12-01 | 2024-01-01 | 力晶積成電子製造股份有限公司 | 對準標記及其形成方法 |
CN117423613A (zh) * | 2023-12-19 | 2024-01-19 | 荣芯半导体(淮安)有限公司 | 外延晶圆及其制造方法、半导体器件的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050017355A1 (en) * | 2003-05-27 | 2005-01-27 | Chien-Kang Chou | Water level processing method and structure to manufacture two kinds of bumps, gold and solder, on one wafer |
CN103872019A (zh) * | 2012-12-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 应用于外延工艺的光刻标记及其制造方法 |
CN104779241A (zh) * | 2015-04-29 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 外延工艺中光刻标记的制作方法 |
-
2015
- 2015-07-20 CN CN201510426779.8A patent/CN105047647B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050017355A1 (en) * | 2003-05-27 | 2005-01-27 | Chien-Kang Chou | Water level processing method and structure to manufacture two kinds of bumps, gold and solder, on one wafer |
CN103872019A (zh) * | 2012-12-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 应用于外延工艺的光刻标记及其制造方法 |
CN104779241A (zh) * | 2015-04-29 | 2015-07-15 | 上海华虹宏力半导体制造有限公司 | 外延工艺中光刻标记的制作方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109860153A (zh) * | 2019-03-29 | 2019-06-07 | 长江存储科技有限责任公司 | 集成电路器件、形成对准测量图形的方法以及光掩模 |
TWI828456B (zh) * | 2022-12-01 | 2024-01-01 | 力晶積成電子製造股份有限公司 | 對準標記及其形成方法 |
CN117423613A (zh) * | 2023-12-19 | 2024-01-19 | 荣芯半导体(淮安)有限公司 | 外延晶圆及其制造方法、半导体器件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105047647B (zh) | 2018-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100405578C (zh) | 半导体结构及其制造方法 | |
CN104779293A (zh) | 沟槽型超级结器件的制造方法 | |
CN103178006B (zh) | 调整低温多晶硅晶体管阀值电压的方法 | |
KR20140111575A (ko) | 원형 소스/드레인 프로파일을 갖는 핀 전계 효과 트랜지스터 | |
CN103035511B (zh) | 制作无阻挡层的高压器件的零层光刻标记的方法 | |
CN112103186B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
CN104103694A (zh) | 一种沟槽型绝缘栅场效应晶体管及其制造方法 | |
CN102916049A (zh) | 包括结型场效应晶体管的半导体器件及其制造方法 | |
CN208548342U (zh) | 半导体器件 | |
CN105047647A (zh) | 厚外延工艺中光刻对准标记的制作方法 | |
KR101812440B1 (ko) | 스플릿 게이트 출력소자의 제조방법 | |
CN104795445A (zh) | 一种低损耗的超结功率器件及其制造方法 | |
CN110767743A (zh) | 半导体器件的制作方法、超结器件及其制作方法 | |
CN102543667B (zh) | 硅片上被对准层图形的形成方法 | |
CN104882436B (zh) | 两次外延工艺中光刻对准标记的制作方法 | |
CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
CN108400166A (zh) | 在端子降低表面电场区域中具有端子沟槽的功率晶体管 | |
CN208433412U (zh) | 半导体器件 | |
CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
CN103227107B (zh) | 一种制备栅极氧化层的方法 | |
CN104779241A (zh) | 外延工艺中光刻标记的制作方法 | |
US20150287789A1 (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
CN103094118B (zh) | 制作双层栅沟槽mos的工艺方法 | |
CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |