CN103377907A - 深沟槽器件的栅极多晶硅的制备方法 - Google Patents

深沟槽器件的栅极多晶硅的制备方法 Download PDF

Info

Publication number
CN103377907A
CN103377907A CN2012101333313A CN201210133331A CN103377907A CN 103377907 A CN103377907 A CN 103377907A CN 2012101333313 A CN2012101333313 A CN 2012101333313A CN 201210133331 A CN201210133331 A CN 201210133331A CN 103377907 A CN103377907 A CN 103377907A
Authority
CN
China
Prior art keywords
polycrystalline silicon
deep trench
polysilicon
deposit
grid polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101333313A
Other languages
English (en)
Inventor
杨继业
姚亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2012101333313A priority Critical patent/CN103377907A/zh
Publication of CN103377907A publication Critical patent/CN103377907A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

本发明公开了一种深沟槽器件的栅极多晶硅的制备方法，包括步骤：步骤一、提供一形成有深沟槽和栅氧化层的半导体衬底。步骤二、进行一次以上多晶硅淀积形成第一多晶硅层，该第一多晶硅层的厚度满足使所述深沟槽留有缝隙且不被封口。步骤三、对第一多晶硅层进行退火，使第一多晶硅层的应力进行有效释放。步骤四、进行多晶硅淀积形成第二多晶硅层，由填充于深沟槽中的第一多晶硅层和第二多晶硅层组成栅极多晶硅。本发明能降低衬底的面内应力，改善衬底的翘曲度，从而能避免后续工艺流程中的传送问题。本发明还能保证形成的栅极多晶硅的各分层的多晶硅相互连通为一体，不会影响器件的电性。

Description

深沟槽器件的栅极多晶硅的制备方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种深沟槽器件的栅极多晶硅的制备方法。
背景技术
在半导体各类器件结构中，沟槽式晶闸管由于其特殊的通道特性和电学特征被广泛运用于各类功率器件，特别是绝缘栅双极型晶体管(IGBT)器件，由于其独特的高压高电流的工作环境，沟槽式晶闸管要求较大尺寸的沟槽栅极。随着终端客户对器件的性能要求的提升，器件所需要的沟槽愈来愈深，由此带来的沟槽式栅极的应力愈发突出。严重的应力将导致硅片翘曲度增加，导致整个IGBT工艺流程特别光刻设备面临传送难题，甚至可能导致硅片无法流片或发生碎片事件。
现有深沟槽器件如IGBT的栅极多晶硅(Poly)的制备方法中，都是采用1次多晶硅淀积工艺来填满沟槽从而形成栅极多晶硅。这种方法虽然能够一次性完成栅极多晶硅的淀积，但是在深沟槽器件的整个工艺流程中，在形成栅极多晶硅之后还需要进行推阱(Well Drive In)工艺，栅极多晶硅在进行推阱过程中产生体积收缩。如图1A和图1B所示，为现有深沟槽器件的栅极多晶硅的制备方法形成的栅极多晶硅的正面和侧面的SEM照片；如图2A和图2B所示，分别为图1A和图1B中的栅极多晶硅推阱后的正面和侧面的SEM照片；可以看出推阱前栅极多晶硅的表面粗糙，推阱后的栅极多晶硅的表面光滑；推阱前栅极多晶硅的膜厚为11700埃，推阱后的栅极多晶硅的膜厚为11000埃，推阱后栅极多晶硅产生了收缩。栅极多晶硅推阱后的体积收缩会给产品带来巨大应力，最终会造成产品片出现翘曲问题，当硅片曲率半径甚至小于30米时，会导致后续工程无法继续正常加工，其中硅片为形成深沟槽器件产品的半导体衬底。如表一所示，为现有IGBT器件的制备工艺流程中硅片曲率半径的变化表格，可以看出，推阱后，硅片曲率半径为20米。
表一
  工艺步骤   硅片曲率半径(米)
  投片   332
  沟槽刻蚀   -266
  栅极氧化层   -251
  栅极多晶硅   41
  推阱后   20
发明内容
本发明所要解决的技术问题是提供一种深沟槽器件的栅极多晶硅的制备方法，能降低衬底的面内应力，改善衬底的翘曲度。
为解决上述技术问题，本发明一种深沟槽器件的栅极多晶硅的制备方法，包括如下步骤：
步骤一、提供一半导体衬底，所述半导体衬底上形成有深沟槽，在所述深沟槽的内壁上形成有栅极氧化层。
步骤二、进行一次以上多晶硅淀积形成第一多晶硅层，该第一多晶硅层的厚度满足使所述深沟槽中留有一定缝隙且使所述深沟槽不被封口。
步骤三、对所述第一多晶硅层进行退火，该退火使所述第一多晶硅层进行再结晶化，由于所述深沟槽的缝隙的存在，该再结晶化使所述第一多晶硅层的应力进行有效释放。
步骤四、进行多晶硅淀积形成第二多晶硅层，所述第一多晶硅层和所述第二多晶硅层将所述深沟槽完全填充并使所述深沟槽封口，由填充于所述深沟槽中的所述第一多晶硅层和所述第二多晶硅层组成栅极多晶硅。
进一步的改进是，步骤二和步骤四的所述多晶硅淀积工艺采用低压化学气相淀积工艺，所述多晶硅淀积的温度为450℃～700℃、压力为10帕～1000帕。更优为，步骤二和步骤四的所述多晶硅淀积的温度为530℃、压力为25帕。
进一步的改进是，步骤二中多晶硅淀积的次数为1次～10次。更优为，步骤二中多晶硅淀积的次数为1次。
进一步的改进是，步骤二中多晶硅淀积为二次以上时，能在最后一次多晶硅淀积之前的每一次多晶硅淀积完成后都进行一次退火，该退火使该次淀积的多晶硅进行再结晶化从而使该次淀积的多晶硅的应力得到有效释放。
进一步的改进是，所述退火的工艺条件为：温度为700℃～1150℃、时间为5分钟～200分钟。更优为，所述退火的工艺条件为：温度为950℃、时间为30分钟。
本发明方法通过将栅极多晶硅分多次成长，前面几次淀积成膜后，确保深沟槽不被封口，然后进行高温退火，该退火能使多晶硅再结晶化，利用深沟槽中存在沟槽缝隙的结构特征，能使多晶硅退火在结晶化的过程中有效释放应力，释放应力后的多晶硅能够避免后续高温工艺引入的应力积累，最后再进行多晶硅淀积形成完整厚度的栅极多晶硅。因为高温退火释放了栅极多晶硅的大部分膜厚的应力，所以本发明方法能降低半导体衬底如硅片的面内应力，改善衬底翘曲度，能形成低应力深沟槽器件如IGBT的沟槽型栅极，能避免后续工艺流程中的传送问题。同时本发明方法还能保证形成的栅极多晶硅的各分层的多晶硅相互连通为一体，作为一个整体的栅极，不会影响器件的电性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有深沟槽器件的栅极多晶硅的制备方法形成的栅极多晶硅的正面的SEM照片；
图1B是现有深沟槽器件的栅极多晶硅的制备方法形成的栅极多晶硅的侧面的SEM照片；
图2A是图1A栅极多晶硅推阱后的正面的SEM照片；
图2B是图1B栅极多晶硅推阱后的侧面的SEM照片；
图3是本发明实施例方法的流程图；
图4A-图4D是本发明实施例方法的各步骤中器件的结构示意图。
具体实施方式
如图3所示，是本发明实施例方法的流程图；如图4A至图4D所示，是本发明实施例方法的各步骤中器件的结构示意图。本发明实施例深沟槽器件的栅极多晶硅的制备方法，包括如下步骤：
步骤一、如图4A所示，提供一半导体衬底1，所述半导体衬底1上形成有深沟槽，在所述深沟槽的内壁上形成有栅极氧化层2。本发明实施例中所述半导体衬底1为硅片。
步骤二、如图4B所示，进行一次以上多晶硅淀积形成第一多晶硅层3，该第一多晶硅层3的厚度满足使所述深沟槽中留有一定缝隙且使所述深沟槽不被封口。从图4B中可以看出，多晶硅淀积时，在所述深沟槽中，多晶硅的成膜分成了两个方向，一个是从所述深沟槽的底部表面往上生长、另一个是从所述深沟槽的侧壁表面往内生长，所以多晶硅淀积后会在所述深沟槽中间形成一个还未成膜的空间或缝隙；随着多晶硅淀积的不断进行，多晶硅在在所述深沟槽中间形成的缝隙会越来越小，最后不同方向生长的多晶硅会接合起来从而将所述深沟槽完全填充并将所述深沟槽封口。本步骤二中，所述第一多晶硅层3形成后要求在所述深沟槽中留有一定缝隙且使所述深沟槽不被封口。
所述多晶硅淀积工艺采用低压化学气相淀积工艺，所述多晶硅淀积的工艺条件为：温度为450℃～700℃、压力为10帕～1000帕。在一较佳实施例中，所述多晶硅淀积的温度为530℃、压力为25帕。
多晶硅淀积的次数为1次～10次；在一较佳实施例中，多晶硅淀积的次数为1次。当多晶硅淀积的次数能为2次以上时，能在最后一次多晶硅淀积之前的每一次多晶硅淀积完成后都进行一次退火，该退火使该次淀积的多晶硅进行再结晶化从而使该次淀积的多晶硅的应力得到有效释放；也在能所有的多晶硅淀积都完成后在进行后续步骤三的退火工艺。
步骤三、如图4C所示，对所述第一多晶硅层3进行退火，该退火使所述第一多晶硅层3进行再结晶化，由于所述深沟槽的缝隙的存在，该再结晶化使所述第一多晶硅层3的应力进行有效释放。由图4C可以看出，所述第一多晶硅层3经退火后体积收缩了。本发明实施例中所述退火的工艺条件为：温度为700℃～1150℃、时间为5分钟～200分钟。在一较佳实施例中，所述退火的工艺条件为：温度为950℃、时间为30分钟。所述退火的工艺设备为炉管，也能为其它热处理设备。
步骤四、如图4D所示，进行多晶硅淀积形成第二多晶硅层，由填充于所述深沟槽中的所述第一多晶硅层3和所述第二多晶硅层组成栅极多晶硅4。所述第二多晶硅层淀积完后，所述第一多晶硅层3和所述第二多晶硅层将所述深沟槽完全填充，并将所述深沟槽封口。
表二
Figure BDA0000158881940000061
如表二所示，为本发明实施例方法形成的栅极多晶硅在推阱前后的硅片曲率半径的值的比较表。表二中的本发明实施例方法中步骤二中多晶硅成长的次数为1次，接着进行退火，加上步骤四的再次多晶硅淀积形成栅极多晶硅。可以看出采用了本发明实施例方法后，推阱后的硅片曲率半径为49米，而现有方法形成的栅极多晶硅推阱后的硅片曲率半径为20米。所以采用本发明实施例方法确实能释放栅极多晶硅的应力，能降低硅片的面内应力，改善硅片翘曲度。将推阱后的硅片曲率半径增加到49米后，能避免后续工艺流程中的传送问题。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种深沟槽器件的栅极多晶硅的制备方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，所述半导体衬底上形成有深沟槽，在所述深沟槽的内壁上形成有栅极氧化层；
步骤二、进行一次以上多晶硅淀积形成第一多晶硅层，该第一多晶硅层的厚度满足使所述深沟槽中留有一定缝隙且使所述深沟槽不被封口；
步骤三、对所述第一多晶硅层进行退火，该退火使所述第一多晶硅层进行再结晶化，由于所述深沟槽的缝隙的存在，该再结晶化使所述第一多晶硅层的应力进行有效释放；
步骤四、进行多晶硅淀积形成第二多晶硅层，所述第一多晶硅层和所述第二多晶硅层将所述深沟槽完全填充并使所述深沟槽封口，由填充于所述深沟槽中的所述第一多晶硅层和所述第二多晶硅层组成栅极多晶硅，。
2.如权利要求1所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：步骤二和步骤四的所述多晶硅淀积工艺采用低压化学气相淀积工艺，所述多晶硅淀积的温度为450℃～700℃、压力为10帕～1000帕。
3.如权利要求2所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：步骤二和步骤四的所述多晶硅淀积的温度为530℃、压力为25帕。
4.如权利要求1所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：步骤二中多晶硅淀积的次数为1次～10次。
5.如权利要求4所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：步骤二中多晶硅淀积的次数为1次。
6.如权利要求1所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：步骤二中多晶硅淀积为二次以上时，能在最后一次多晶硅淀积之前的每一次多晶硅淀积完成后都进行一次退火，该退火使该次淀积的多晶硅进行再结晶化从而使该次淀积的多晶硅的应力得到有效释放。
7.如权利要求1或6所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：所述退火的工艺条件为：温度为700℃～1150℃、时间为5分钟～200分钟。
8.如权利要求7所述深沟槽器件的栅极多晶硅的制备方法，其特征在于：所述退火的工艺条件为：温度为950℃、时间为30分钟。
CN2012101333313A 2012-04-28 2012-04-28 深沟槽器件的栅极多晶硅的制备方法 Pending CN103377907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101333313A CN103377907A (zh) 2012-04-28 2012-04-28 深沟槽器件的栅极多晶硅的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101333313A CN103377907A (zh) 2012-04-28 2012-04-28 深沟槽器件的栅极多晶硅的制备方法

Publications (1)

Publication Number Publication Date
CN103377907A true CN103377907A (zh) 2013-10-30

Family

ID=49462857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101333313A Pending CN103377907A (zh) 2012-04-28 2012-04-28 深沟槽器件的栅极多晶硅的制备方法

Country Status (1)

Country Link
CN (1) CN103377907A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241339A (zh) * 2014-10-11 2014-12-24 丽晶美能（北京）电子技术有限公司 半导体器件结构及其制作方法
CN105439075A (zh) * 2014-08-04 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN110400743A (zh) * 2019-08-15 2019-11-01 上海新傲科技股份有限公司 多晶硅薄膜半导体衬底的制备方法
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法
CN113964024A (zh) * 2021-12-21 2022-01-21 广州粤芯半导体技术有限公司 半导体器件的制备方法
WO2023070847A1 (zh) * 2021-10-28 2023-05-04 长鑫存储技术有限公司 一种半导体器件的制造方法及半导体器件
WO2024000726A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960294A (en) * 1998-01-13 1999-09-28 Micron Technology, Inc. Method of fabricating a semiconductor device utilizing polysilicon grains
CN1581451A (zh) * 2003-08-01 2005-02-16 精工电子有限公司 制造半导体器件的方法
CN101154580A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 具有球型凹陷沟道的半导体器件及其制造方法
US7525133B2 (en) * 2005-12-28 2009-04-28 Kabushiki Kaisha Toshiba Trench-gate MOS transistor composed of multiple conductors
CN102214582A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960294A (en) * 1998-01-13 1999-09-28 Micron Technology, Inc. Method of fabricating a semiconductor device utilizing polysilicon grains
CN1581451A (zh) * 2003-08-01 2005-02-16 精工电子有限公司 制造半导体器件的方法
US7525133B2 (en) * 2005-12-28 2009-04-28 Kabushiki Kaisha Toshiba Trench-gate MOS transistor composed of multiple conductors
CN101154580A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 具有球型凹陷沟道的半导体器件及其制造方法
CN102214582A (zh) * 2011-05-26 2011-10-12 上海先进半导体制造股份有限公司 用于深槽超结mos器件的终端结构的制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105439075A (zh) * 2014-08-04 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN105439075B (zh) * 2014-08-04 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN104241339A (zh) * 2014-10-11 2014-12-24 丽晶美能（北京）电子技术有限公司 半导体器件结构及其制作方法
CN110875171A (zh) * 2018-08-31 2020-03-10 北京北方华创微电子装备有限公司 多晶硅功能层的制备方法
CN110400743A (zh) * 2019-08-15 2019-11-01 上海新傲科技股份有限公司 多晶硅薄膜半导体衬底的制备方法
WO2023070847A1 (zh) * 2021-10-28 2023-05-04 长鑫存储技术有限公司 一种半导体器件的制造方法及半导体器件
CN113964024A (zh) * 2021-12-21 2022-01-21 广州粤芯半导体技术有限公司 半导体器件的制备方法
WO2024000726A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 半导体结构的制备方法

Similar Documents

Publication Publication Date Title
CN103377907A (zh) 深沟槽器件的栅极多晶硅的制备方法
CN110034067B (zh) 半导体器件及其形成方法
CN103035694B (zh) 一种具有终端保护结构的igbt芯片及其制造方法
CN103050389A (zh) 低应力igbt沟槽型栅极的成长方法
CN205159322U (zh) 一种mosfet器件
CN104966720A (zh) Tft基板结构及其制作方法
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104377123B (zh) 成长低应力igbt沟槽型栅极的方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN103035520A (zh) Igbt器件的制作方法
CN104167385B (zh) 改善互连工艺中半导体器件可靠性的方法
CN103094113B (zh) Nmos形成方法、cmos形成方法
CN109103086A (zh) 多晶硅栅的制造方法
CN102054697A (zh) 半导体器件的器件层制作方法
CN103854964A (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN103579317A (zh) 栅极结构及制造方法
CN105470297B (zh) 一种vdmos器件及其制作方法
CN104425255A (zh) 非穿通型绝缘栅双极晶体管的制造方法
CN103633012A (zh) 改善硅片翘曲度的方法
CN102623326B (zh) 介电层的制造方法
CN108899326A (zh) 一种阵列基板及其制作方法、显示面板
CN102867749A (zh) Mos晶体管的形成方法
CN105355592A (zh) 阵列基板及其制作方法
CN103035499A (zh) 成长低应力绝缘栅双极型晶体管沟槽型栅极的方法
CN104779273A (zh) Cmos器件的栅极结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140116

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140116

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131030