CN101154580A - 具有球型凹陷沟道的半导体器件及其制造方法 - Google Patents
具有球型凹陷沟道的半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101154580A CN101154580A CNA2007101615361A CN200710161536A CN101154580A CN 101154580 A CN101154580 A CN 101154580A CN A2007101615361 A CNA2007101615361 A CN A2007101615361A CN 200710161536 A CN200710161536 A CN 200710161536A CN 101154580 A CN101154580 A CN 101154580A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- grid conductive
- grid
- bulb
- type recessed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000007789 gas Substances 0.000 claims description 88
- 239000012212 insulator Substances 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000010438 heat treatment Methods 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000010926 purge Methods 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 13
- 239000011261 inert gas Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000994 depressogenic effect Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 150000003376 silicon Chemical class 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 150000003377 silicon compounds Chemical class 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- IJKVHSBPTUYDLN-UHFFFAOYSA-N dihydroxy(oxo)silane Chemical compound O[Si](O)=O IJKVHSBPTUYDLN-UHFFFAOYSA-N 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种制造半导体器件的方法，该方法包括：提供具有球型凹陷区的衬底，在所述球型凹陷区和衬底上形成栅极绝缘层，和在所述栅极绝缘层上形成栅极导电层。所述栅极导电层填充所述球型凹陷区。所述栅极导电层包含两个或更多的导电层以及所述导电层之间的不连续的界面。
Description
相关申请的交叉引用
本发明要求2006年9月29日提交的韩国专利申请10-2006-0096359和10-2006-0096523的优先权，其全部引入作为参考。
背景技术
本发明涉及制造半导体器件的方法，更具体地涉及在半导体器件中形成具有球型凹陷沟道的晶体管的方法。
随着动态随机存取存储(DRAM)器件变得高度集成，需要具有100nm或更小的设计规则的存储阵列晶体管器件。然而，由于短沟道效应，100nm或更小的晶体管阵列具有极低的阈值电压。因此，保持时间降低。
为了解决上述限制，已经开发了包括凹陷沟道的晶体管。包括凹陷沟道的晶体管具有很长保持时间特性，这是因为其具有与典型的平面型晶体管不同的很长的沟道长度。
最近，已经提出延长凹陷沟道长度的方法，以得到比凹陷沟道更好的数据保持时间和电流特性。为延长凹陷沟道的长度，另外蚀刻用于形成凹陷沟道的沟槽的底部以得到球形状。因此，形成球型凹陷沟道。包含球型凹陷沟道的晶体管称为球型凹陷沟道阵列晶体管(BRCAT)。
图1说明制造具有常规的球型凹陷沟道的晶体管的方法。在衬底11上形成包含沟槽图案12A和球图案12B的球型凹陷区。在球型凹陷区和衬底11的表面轮廓上形成栅极绝缘层13。在栅极绝缘层13上形成用作栅电极的栅极导电层14并填充在球型凹陷区中。栅电极14可以包含多晶硅。
然而，当形成常规的球型凹陷沟道时，球图案12B具有比球型凹陷区中的沟槽图案12A更宽的宽度。因此，在形成期间栅极导电层14可能不完全地填充球图案12B。因此，会在球形图案12B中间形成空隙V。随着栅极导电层14通过后续高温热处理重结晶，该空隙可以向栅极绝缘层13移动。该空隙可以产生其中栅极绝缘层13和栅极导电层14不直接彼此接触的部分。
图2A说明在进行后续高温热处理之后空隙移动的横截面图，图2B说明了在进行后续高温热处理之后空隙移动的显微图。在约650℃～约1050℃的温度下进行后续高温热处理。栅极导电层14包含多晶硅。在后续高温热处理期间，空隙从球形图案12B的中部移动到栅极绝缘层13的界面。因此，该空隙可以接触栅极绝缘层13。
因为在后续热处理期间栅极导电层14中平衡熔合的空位(vacancy)导致空隙的生长和移动，所以空隙移动。空位是晶格中缺失原子的晶格缺陷。具体地，空隙是其中栅极导电层14不接触栅极绝缘层13的界面的部分。因此，所述部分(即空隙)可以导致沟道电容的降低，导致漏极电流降低。此外，阈值电压可能由于空隙而难以控制。
发明内容
本发明的实施方案涉及半导体器件中的球型凹陷沟道及其制造方法，其可防止在球图案中间的空隙由于后续热处理而生长和移动。
根据本发明的一个方面，提供用于制造半导体器件的方法。该方法包括提供具有球型凹陷区的衬底。在球型凹陷区和衬底上形成栅极绝缘层。在栅极绝缘层上形成栅极导电层，使得球型凹陷区被填充。栅极导电层包括两个或更多的导电层以及导电层之间的不连续的界面。
根据本发明的另一个方面，提供半导体器件。该半导体器件包括衬底、在衬底内形成的球型凹陷区、在球型凹陷区和衬底上形成的栅极绝缘层、和在栅极绝缘层上形成的并填充球型凹陷区的栅极导电层。栅极导电层包括两个或更多的导电层以及导电层之间的不连续的界面。
根据本发明的另一个方面，提供制造半导体器件的方法，该方法包括：提供具有球型凹陷区的衬底，在球型凹陷区和衬底上形成栅极绝缘层，在栅极绝缘层上形成具有第一厚度的第一栅极导电层，对第一栅极导电层进行热处理，和在第一栅极导电层上形成具有第二厚度的第二栅极导电层，其中第二栅极导电层填充球型凹陷区，其中在第一栅极导电层和第二栅极导电层之间形成不连续的界面。
根据本发明的另一个方面，提供制造半导体器件的方法，该方法包括提供具有球型凹陷区的衬底，在球型凹陷区和衬底上形成栅极绝缘层，在栅极绝缘层上提供源气体以形成具有第一厚度的第一栅极导电层，暂时停止提供源气体，和再次提供源气体以在第一栅极导电层上形成具有第二厚度的第二栅极导电层，其中第二栅极导电层填充球型凹陷区，其中在第一栅极导电层和第二栅极导电层之间形成不连续的界面。
第一和第二栅极导电层包括由含有硅化合物气体的气体形成的硅层。该硅层包括结晶层或非晶层。
在上文中，当提供源气体时，同时提供掺杂气体和清洗气体。
根据一个实施方案，当暂时停止提供源气体时，暂时停止掺杂气体的供应并继续清洗气体的供应。
根据另一个实施方案，暂时停止提供源气体的时候，继续掺杂气体的供应和清洗气体的供应。
附图说明
图1说明制造具有球型凹陷沟道的晶体管的常规方法的横截面图。
图2A和2B说明进行高温热处理之后空隙移动的横截面图和显微图。
图3说明根据本发明第一实施方案的具有球型凹陷沟道的晶体管的横截面图。
图4A～4I说明根据本发明的第一实施方案制造具有球型凹陷沟道的晶体管的方法的横截面图。
图5说明根据本发明第二实施方案的具有球型凹陷沟道的晶体管的横截面图。
图6A～6H说明根据本发明的第二实施方案制造具有球型凹陷沟道的晶体管的方法的横截面图。
图7A～7B说明显示根据本发明的第二实施方案暂时停止的供应源气体的方法的图。
具体实施方式
本发明涉及半导体器件中的具有球型凹陷沟道的晶体管及其制造方法。当沉积硅层作为栅极导电层的材料以填充球型凹陷区时，通过根据本发明的第一实施方案在沉积中进行热处理、或通过根据本发明的第二实施方案在沉积中停止供应源气体，在硅层的内部产生不连续的界面。因此，一旦形成不连续的界面，即使在沉积栅极导电层以填充球型凹陷区时形成空隙，也可以防止由于后续热处理导致的空隙的生长和移动。
图3说明根据本发明第一实施方案的具有球型凹陷沟道的晶体管的横截面图。具有球型凹陷沟道的晶体管包括各向同性蚀刻的衬底21B、在各向同性蚀刻的衬底21B上形成的包括沟槽图案24和球图案26的球型凹陷区、在衬底21B和球型凹陷区的表面轮廓上形成的栅极绝缘层27、和在栅极绝缘层27上形成的去除空位的第一栅极导电层28A。使用热处理从第一栅极导电层28(图4G)去除空位。在去除空位的第一栅极导电层28A上形成第二栅极导电层29并填充球型凹陷区。
具体地，第一栅极导电层28和第二栅极导电层29包括硅层。该硅层形成为非晶结构或晶体结构。此外，在后续工艺中硅层可以掺杂杂质或可以原位掺杂。杂质可以包括硼(B)或磷(P)，杂质的浓度为约1×1019原子/cm3～约5×1020原子/cm3。第一栅极导电层28的第一厚度和第二栅极导电层29的第二厚度的总厚度足以闭合球型凹陷区的开口。第一栅极导电层28的第一厚度小于球型凹陷区开口的宽度的一半。因此，形成具有第一厚度的第一栅极导电层28不会在球型凹陷区中形成空隙。
此外，通过在炉中进行热处理去除第一栅极导电层28中的空位。在约600℃～约1200℃的温度下，在约10毫托或更小的低压或约760托的正常压力下进行热处理。在惰性气体气氛中或氧化气体气氛中进行热处理。例如，惰性气体包括氮气(N2)或氩气(Ar)，氧化气体包括氧(O2)和臭氧(O3)气体。
形成栅电极的去除空位的第一栅极导电层28A和第二栅极导电层29包含基本上相同的材料。然而，由于已经对第一栅极导电层28进行了热处理，因此可以去除熔合在第一栅极导电层28中的空位，并在去除空位的第一栅极导电层28A和第二栅极导电层29之间形成不连续的界面30。因此，尽管在形成第二栅极导电层29时形成空隙，但是可以降低由于后续热处理导致的空隙的生长和移动。
图4A～4I说明根据本发明的第一实施方案制造具有球型凹陷沟道的晶体管的方法的横截面图。
参考图4A，在包括隔离结构(未显示)的衬底21上形成硬掩模22。硅层21包含硅层。在后续蚀刻工艺中将使用硬掩模22以形成球型凹陷沟道。硬掩模22包括介电层，比如二氧化硅(SiO2)层。在硬掩模22上形成掩模图案23。掩模图案23包括光刻胶图案。
参考图4B，利用掩模图案23作为蚀刻掩模来蚀刻硬掩模22。蚀刻在蚀刻硬掩模22之后暴露的衬底21，以形成球型凹陷区的沟槽图案24。沟槽图案24具有约100～约200的宽度。可以在形成沟槽图案24之后去除掩模图案23。附图标记21A和22A分别表示蚀刻的衬底21A和剩余的硬掩模图案22A。
参考图4C，在沟槽图案24和剩余的硬掩模图案22A上形成隔离介电层25。隔离介电层25可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧氮化硅(SiON)、或其组合。隔离介电层25具有约30～约150的厚度。
参考图4D，蚀刻隔离介电层25的一部分，使得蚀刻的隔离介电层25A保持在沟槽图案24和剩余的硬掩模图案22A的侧壁上。使用回蚀刻工艺垂直地蚀刻隔离介电层25。因此，通过回蚀刻工艺暴露剩余的硬掩模图案22A的上部和沟槽图案24的底部，并且蚀刻的隔离介电层25A保留在沟槽图案24和剩余的硬掩模图案22A的侧壁上。在隔离介电层25上的回蚀刻工艺期间可以去除剩余的硬掩模图案22A的一部分。
参考图4E，在沟槽图案24的暴露底面上进行各向同性蚀刻26A，以形成球图案26。使用四氟甲烷(CF4)和O2等离子体进行各向同性蚀刻26A。附图标记21B指各向同性蚀刻的衬底21B。
参考图4F，使用湿清洗工艺去除蚀刻的隔离介电层25A和剩余的硬掩模图案22A。当蚀刻的隔离介电层25A和剩余的硬掩模图案22A包含氧化物时，在去除中使用含有氟化氢(HF)的溶液。当蚀刻的隔离介电层25A和剩余的硬掩模图案22A包含氮化物时，在去除中去除使用含有磷酸(H3PO4)的溶液。湿清洗工艺之后，形成含有沟槽图案24和球图案26的球型凹陷区。球图案26的宽度大于沟槽图案24的宽度。
参考图4G，形成栅极绝缘层27。栅极绝缘层27可以包含SiO2、Si3N4、SiON、硅酸铪(Hf-硅酸盐)、铪-氧氮化硅(Hf-SiON)或其组合。
在栅极绝缘层27上形成具有给定厚度的第一栅极导电层28。第一栅极导电层28形成为具有可以不闭合沟槽图案24的厚度，其是球型凹陷区的开口。因此，可以不形成空隙。
例如，第一栅极导电层28包括硅层。在约450℃～约650℃的温度下形成硅层。该硅层形成为非晶结构或结晶结构。此外，在后续工艺中硅层可掺杂杂质或可以原位掺杂。杂质可以包括硼(B)或磷(P)，杂质的浓度为约1×1019原子/cm3～约5×1020原子/cm3。
参考图4H，进行热处理以使在第一栅极导电层28内部平衡熔合的空位扩散出。在炉中，在约600℃～约1200℃的温度并在约10毫托或约760托的常压下进行热处理。在惰性气体气氛或氧化气体气氛中进行热处理。例如惰性气体包括N2气体或Ar气体，氧化气体包括O2和O3气体。
因此，通过热处理形成具有降低空位的去除空位的第一栅极导电层28A。热处理的温度高于用于形成第一栅极导电层28和后续第二栅极导电层29的温度。
当在热处理期间形成绝缘材料时，另外进行清洗过程以去除绝缘材料。清洗工艺包括湿清洗工艺或干清洗工艺。当在去除空位的第一栅极导电层28A上没有产生绝缘材料时，可以省略清洗工艺。
参考图4I，在去除空位的第一栅极导电层28A上形成第二栅极导电层29，直到填充球型凹陷区。第二栅极导电层29与去除空位的第一栅极导电层28A包含基本上相同的材料。例如，第二栅极导电层29包含掺杂有杂质的硅层。杂质可以包括硼(B)或磷(P)，杂质的浓度为约1×1019原子/cm3～约5×1020原子/cm3。在约450℃～约650℃的温度下形成第二栅极导电层29。
第一实施方案包括通过形成具有预定厚度的两个分开的栅极导电层来形成栅极导电层。在分开的栅极导电层的形成之间进行热处理，以防止由于后续热处理导致的空隙的生长和移动。当利用两步形成栅极导电层时，在第一步骤中形成的第一栅极导电层28的厚度可不限于总厚度的一半。第一栅极导电层28可以形成为不产生空隙的厚度。
根据本发明的第一实施方案，尽管在形成第二栅极导电层29的同时产生空隙，但是在形成第一栅极导电层28之后进行热处理以扩散出空位，从而防止由于后续热处理导致的空隙的生长和移动。此外，在形成第一栅极导电层28之后进行热处理以在去除空位的第一栅极导电层28A和第二栅极导电层29之间形成不连续的界面30。不连续的界面30也降低由于后续热处理导致的空隙的生长和移动。
图5说明根据本发明第二实施方案的具有球型凹陷沟道的晶体管的横截面图。具有球型凹陷沟道的晶体管包括各向同性蚀刻的衬底31B、在各向同性蚀刻的衬底31B上形成的包括沟槽图案34和球形图案36的球型凹陷区、在衬底31B和球型凹陷区的表面轮廓上形成的栅极绝缘层37，在栅极绝缘层37上形成的去除空位的第一栅极导电层38A、和在去除空位的第一栅极导电层38A上形成的第二栅极导电层39。第二栅极导电层39填充球型凹陷沟道。
具体地，去除空位的第一栅极导电层38A和第二栅极导电层39包括掺杂杂质的硅层。杂质可以包括硼(B)或磷(P)，杂质的浓度为约1×1019原子/cm3～约5×1020原子/cm3。
在去除空位的第一栅极导电层38A和第二栅极导电层39之间产生不连续的界面40。由于在形成第一栅极导电层38(图6G)和第二栅极导电层39时暂时停止源气体的供应，因此产生不连续的界面40。在暂时停止源气体供应时均匀地保持形成温度，从而对第一栅极导电层38产生热处理作用。热处理作用基本上与本发明的第一实施方案所示的相同。
去除空位的第一栅极导电层38A的第一厚度和第二栅极导电层39的第二厚度的总厚度足以闭合球型凹陷区的开口。去除空位的第一栅极导电层38A的第一厚度小于球型凹陷区的开口宽度的一半。因此，形成具有第一厚度的去除空位的第一栅极导电层38A可以不在球型凹陷区中形成空隙。
形成栅电极的去除空位的第一栅极导电层38A和第二栅极导电层39包含基本上相同的材料，并且在去除空位的第一栅极导电层38A和第二栅极导电层39之间形成不连续的界面40。因此，尽管在形成第二栅极导电层39的同时形成空隙，但是可以防止由于后续热处理导致的空隙的生长和移动。
以下将描述停止供应源气体的方法和根据停止供应源气体的方法形成不连续界面的方法。
图6A～6H说明根据本发明的第二实施方案制造具有球型凹陷沟道的晶体管的方法的横截面图。
参考图6A，在包括隔离结构(未显示)的衬底31上形成硬掩模32。在后续蚀刻工艺中将使用硬掩模32以形成球型凹陷沟道。硬掩模32包括介电层，比如二氧化硅(SiO2)层。在硬掩模32上形成掩模图案33。掩模图案33包括光刻胶图案。
参考图6B，利用掩模图案33作为蚀刻掩模来蚀刻硬掩模32。蚀刻在蚀刻硬掩模32之后暴露的衬底31，以形成球型凹陷区的沟槽图案34。沟槽图案34具有约100～约200的宽度。可以在形成沟槽图案34之后去除掩模图案33。因此，硬掩模图案32A可用作蚀刻阻挡层。附图标记31A指蚀刻的衬底31A。
参考图6C，在剩余的硬掩模图案32A和沟槽图案34上形成隔离介电层35。隔离介电层35可以包含二氧化硅(SiO2)、氮化硅(Si3N4)、氧氮化硅(SiON)或其组合。隔离介电层35具有约30～约150的厚度。
参考图6D，蚀刻隔离介电层35的一部分，使得蚀刻的隔离介电层35A保留在沟槽图案34和剩余的硬掩模图案32A的侧壁上。通过回蚀刻工艺垂直地蚀刻隔离介电层35。因此，通过回蚀刻工艺暴露剩余的硬掩模图案32A的上部和沟槽图案34的底部，并且蚀刻的隔离介电层35A保留在沟槽图案34和剩余的硬掩模图案32A的侧壁上。在隔离介电层35的回蚀刻工艺期间，可以去除剩余的硬掩模图案32A的一部分。
参考图6E，在暴露的沟槽图案34的底表面上进行各向同性蚀刻36A，以形成球图案36。使用四氟甲烷(CF4)和O2等离子体进行各向同性蚀刻36A。附图标记31B指各向同性蚀刻的衬底31B。
参考图6F，使用湿清洗工艺去除蚀刻的隔离介电层35A和剩余的硬掩模图案32A。当蚀刻的隔离介电层35A和剩余的硬掩模图案32A包含氧化物时，在去除过程中使用含有氟化氢(HF)的溶液。当蚀刻的隔离介电层35A和剩余的硬掩模图案32A包含氮化物时，在去除过程中去除使用含有磷酸(H3PO4)的溶液。在湿清洗工艺之后，形成包括沟槽图案34和球图案36的球型凹陷区。球图案36的宽度大于沟槽图案34的宽度。
参考图6G，在球型凹陷区和各向同性蚀刻的衬底31B的轮廓上形成栅极绝缘层37。栅极绝缘层37可以包括SiO2、Si3N4、SiON、硅酸铪(Hf-硅酸盐)、铪氧氮化硅(Hf-氮氧化硅，Hf-Si-ON)、或其组合。
第一栅极导电层38包括硅层。该硅层形成为非晶结构或晶体结构。此外，在后续工艺中硅层可掺杂杂质或可以原位掺杂。杂质可以包括硼(B)或磷(P)，杂质的浓度为约1×1019原子/cm3～约5×1020原子/cm3。在约450℃～约650℃的温度下形成第一栅极导电层38。
形成具有给定厚度的第一栅极导电层38。第一栅极导电层38形成为可以不闭合沟槽图案34的厚度，其是球型凹陷区的开口。因此，可以不形成空隙。因此，第一栅极导电层38的第一厚度形成为小于沟槽图案34宽度的一半的厚度。通过供应清洗气体、源气体和掺杂气体形成第一栅极导电层38。
参考图6H，在去除空位的第一栅极导电层38A上形成第二栅极导电层39，直到填充球型凹陷区。第二栅极导电层39与去除空位的第一栅极导电层38A包含基本上相同的材料。例如，第二导电层39包括硅层。该硅层形成为非晶结构或晶体结构。此外，在后续工艺中硅层可掺杂杂质或可以原位掺杂。杂质可以包括硼(B)或磷(P)，杂质的浓度为约1×1019原子/cm3～约5×1020原子/cm3。在约450℃～约650℃的温度下形成第二栅极导电层39。
第二实施方－案包括通过形成具有预定厚度的两个分开的栅极导电层来形成栅极导电层。在形成分开的栅极导电层之间暂时停止用于形成栅极导电层的源气体的供应。利用两步形成栅极导电层时，在第一步骤中形成的第一栅极导电层的厚度可以不限于总厚度的一半。第一栅极导电层可以形成为不产生空隙的厚度。
与形成第一栅极导电层所进行的顺序基本上相同的顺序来进行第二栅极导电层39的形成。然而，在形成第二栅极导电层39之前暂时停止源气体的供应，以在第一栅极导电层38和第二栅极导电层39之间形成不连续的界面40，并同时提供对第一栅极导电层38的热处理作用。
以下参考图6G和6H更详细地说明根据本发明的第二实施方案，形成去除空位的第一栅极导电层38A和第二栅极导电层39的方法。
将包含栅极绝缘层37的衬底31装入腔室内部。将腔室内部的温度升高到约450℃～约650℃。保持腔室内部的温度直到形成第二栅极导电层39。源气体包括硅化合物气体。提供硅化合物气体，持续给定时间，形成第一栅极导电层38。例如，硅化合物气体包括硅烷(SiH4)气体。可以基本上与源气体同时供应清洗气体和掺杂气体。清洗气体用于去除副产物，掺杂气体用于在硅层中原位掺杂杂质。此外，在装入衬底之前，在腔室中持续供应清洗气体以提供沉积气氛。在后续源气体供应中可以降低清洗气体的流量。
在形成第一栅极导电层38之后暂时停止源气体的供应。具体地，随着源气体供应的暂时停止，第一栅极导电层38的形成也停止。因此，在约450℃～约650℃的所述腔室中温度下，对第一栅极导电层38进行热处理。
在暂时停止源气体的供应之后，再次将源气体供应到腔室中，以形成第二栅极导电层39。形成第二栅极导电层39包括再次供应源气体到腔室中。形成栅电极的去除空位的第一栅极导电层38A和第二栅极导电层39包含基本上相同的材料去除去除。
在暂时停止供应源气体之后，将源气体再次供应到室中以形成第二栅极导电层39，在去除空位的第一栅极导电层38A和第二栅极导电层39之间产生不连续的界面40。因为在形成第一栅极导电层38之后进行热处理，所以在栅极导电层内部形成不连续的界面40。
根据本发明的第二实施方案，因为在形成第一栅极导电层38之后，第一栅极导电层38经受热处理作用，由此去除第一栅极导电层38中的空位。因此，即使在形成第二栅极导电层39时产生空隙，也防止了由于后续热处理导致的空隙的移动和生长。此外，由于暂时停止源气体的供应，在去除空位的第一栅极导电层38A和第二栅极导电层39之间产生不连续的界面40。不连续的界面40也可防止空隙向栅极绝缘层37移动。
图7A～7B说明显示根据本发明的第二实施方案，暂时停止供应源气体的方法的图。图7A说明了表示在提供源气体、清洗气体和掺杂气体时，基本上同时暂时停止源气体和掺杂气体的供应的方法的图。图7B说明当提供源气体、清洗气体和掺杂气体时，暂时停止源气体的供应的方法的图。源气体可以包括SiH4，清洗气体可以包括N2，掺杂气体可以包括膦(PH3)或乙硼烷(B2H6)。
参考图7A和7B，T1表示装入包括球型凹陷区的衬底的时间，T2表示升高腔室内部的温度直到达到工艺目标温度的时间。T3表示形成第一栅极导电层38的时间，T4表示暂时停止栅电极形成的时间。T5表示形成第二栅极导电层39的时间，T6表示结束第二栅极导电层39的形成的时间。T3包括短的时间以防止沟槽图案34闭合。T4包括长的时间，以在第一栅极导电层38上充分地进行热处理。T5包括长的时间，以充分地填充包括沟槽图案34和球图案36的球型凹陷区域。
如上所述，可以充分地提供第一栅极导电层的热处理，通过控制暂时停止工艺的时间可以在第一栅极导电层和第二栅极导电层之间形成不连续的界面。
即使在球型凹陷区中产生空隙，可以通过进行热处理扩散出空位，并在球型凹陷区形成不连续的界面，或通过在形成用作栅电极的栅极导电层时暂时停止源气体的供应，来防止由于后续热处理导致的空隙的生长和移动。因此，上述的本发明的实施方案可以生产可靠的器件。
虽然已经相对于具体的实施方案说明了本发明，但是上述本发明的实施方案是说明性的而非限制性的。对于本领域技术人员而言，显而易见的是，在不背离如以下权利要求限定的本发明的精神和范围下可以进行各种的变化和改变。
Claims (25)
1.一种制造半导体器件的方法，所述方法包括：
提供具有球型凹陷区的衬底；
在所述球型凹陷区和所述衬底上形成栅极绝缘层；和
在所述栅极绝缘层上形成栅极导电层并填充所述球型凹陷区，其中所述栅极导电层包括两个或更多的导电层和所述导电层之间的不连续的界面。
2.权利要求1的方法，其中形成所述栅极导电层包括：
在所述栅极绝缘层上形成具有第一厚度的第一栅极导电层；
对所述第一栅极导电层进行热处理；和
在所述第一栅极导电层上形成具有第二厚度的第二栅极导电层，其中所述第二栅极导电层填充所述球型凹陷区。
3.权利要求2的方法，其中用于所述热处理的温度高于用于形成所述第一和第二栅极导电层的温度。
4.权利要求2的方法，其中所述热处理在炉中进行。
5.权利要求4的方法，其中所述用于热处理的温度为约600℃～约1200℃。
6.权利要求2的方法，其中在惰性气体气氛或氧化气体气氛中实施所述热处理。
7.权利要求2的方法，还包括在实施所述热处理之后实施清洗工艺。
8.权利要求7的方法，其中实施所述清洗工艺包括实施干清洗工艺或实施湿清洗工艺。
9.权利要求1的方法，其中形成所述栅极导电层包括：
在所述栅极绝缘层上提供源气体以形成具有第一厚度的第一栅极导电层；
暂时停止提供所述源气体；和
再次提供所述源气体，以在所述第一栅极导电层上形成具有第二厚度的第二栅极导电层。
10.权利要求9的方法，其中在与形成所述第二栅极导电层基本相同的温度下以及相同的炉中实施所述第一栅极导电层的形成。
11.权利要求9的方法，其中在暂时停止提供所述源气体期间，温度保持基本上与用于形成所述第一栅极导电层的温度相同。
12.权利要求9的方法，其中在提供源气体时同时供应掺杂气体和清洗气体。
13.权利要求12的方法，其中在暂时停止提供所述源气体时，暂时停止所述掺杂气体的供应并继续供应所述清洗气体。
14.权利要求12的方法，其中在暂时停止提供所述源气体时，继续供应所述掺杂气体和所述清洗气体。
15.权利要求12的方法，其中所述掺杂气体包括膦(PH3)或乙硼烷(B2H6)。
16.权利要求11的方法，其中在暂时停止提供所述源气体的期间，温度为约450℃～约650℃。
17.权利要求9的方法，其中所述第一厚度小于所述球型凹陷区开口宽度的一半。
18.一种半导体器件，包含：
衬底；
在所述衬底内形成的球型凹陷区；
在所述球型凹陷区和所述衬底上形成的栅极绝缘层；和
形成在所述栅极绝缘层上并填充在所述球型凹陷区中的栅极导电层，其中所述栅极导电层包括两个或更多的导电层和所述导电层之间的不连续的界面。
19.权利要求18的半导体器件，其中所述栅极导电层包含：
形成在所述栅极绝缘层上、具有第一厚度的第一栅极导电层；和
形成在所述第一栅极导电层上并填充在所述球型凹陷区中的、具有第二厚度的第二导电层。
20.权利要求19的半导体器件，其中所述第一厚度小于所述球型凹陷区的开口宽度的一半。
21.权利要求19的半导体器件，其中所述第一和第二导电层包含硅层。
22.权利要求21的半导体器件，其中所述硅层掺杂有杂质。
23.权利要求19的半导体器件，其中所述第一栅极导电层包含在其上实施热处理的硅层。
24.一种制造半导体器件的方法，所述方法包括：
提供具有球型凹陷区的衬底；
在所述球型凹陷区和所述衬底上形成栅极绝缘层；
在所述栅极绝缘层上形成具有第一厚度的第一栅极导电层；
对所述第一栅极导电层实施热处理；和
在所述第一栅极导电层上形成具有第二厚度的第二栅极导电层，其中所述第二栅极导电层填充所述球型凹陷区，
其中在所述第一栅极导电层和所述第二栅极导电层之间形成不连续的界面。
25.一种制造半导体器件的方法，所述方法包括：
提供具有球型凹陷区的衬底；
在所述球型凹陷区和所述衬底上形成栅极绝缘层；
在所述栅极绝缘层上提供源气体以形成具有第一厚度的第一栅极导电层；
暂时停止提供所述源气体；和
再次提供所述源气体，以在所述第一栅极导电层上形成具有第二厚度的第二栅极导电层，其中所述第二栅极导电层填充所述球型凹陷区，
其中在所述第一栅极导电层和所述第二栅极导电层之间形成不连续的界面。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096359 | 2006-09-29 | ||
| KR1020060096523 | 2006-09-29 | ||
| KR1020060096523A KR100798775B1 (ko) | 2006-09-29 | 2006-09-29 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154580A true CN101154580A (zh) | 2008-04-02 |
| CN100550307C CN100550307C (zh) | 2009-10-14 |
Family
ID=39219547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101615361A Expired - Fee Related CN100550307C (zh) | 2006-09-29 | 2007-09-29 | 具有球型凹陷沟道的半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100798775B1 (zh) |
| CN (1) | CN100550307C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050388A (zh) * | 2012-07-27 | 2013-04-17 | 上海华虹Nec电子有限公司 | Igbt沟槽型栅极的制造方法 |
| CN103377907A (zh) * | 2012-04-28 | 2013-10-30 | 上海华虹Nec电子有限公司 | 深沟槽器件的栅极多晶硅的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100282452B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| KR20020055938A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100618861B1 (ko) * | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
| KR100589056B1 (ko) * | 2004-11-26 | 2006-06-12 | 삼성전자주식회사 | 리세스 게이트 및 그 형성 방법 |
-
2006
- 2006-09-29 KR KR1020060096523A patent/KR100798775B1/ko not_active IP Right Cessation
-
2007
- 2007-09-29 CN CNB2007101615361A patent/CN100550307C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103377907A (zh) * | 2012-04-28 | 2013-10-30 | 上海华虹Nec电子有限公司 | 深沟槽器件的栅极多晶硅的制备方法 |
| CN103050388A (zh) * | 2012-07-27 | 2013-04-17 | 上海华虹Nec电子有限公司 | Igbt沟槽型栅极的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100550307C (zh) | 2009-10-14 |
| KR100798775B1 (ko) | 2008-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100621888B1 (ko) | 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법 | |
| US7893487B2 (en) | Recessed channel transistor | |
| US8288819B2 (en) | Semiconductor device with bulb-type recessed channel and method for fabricating the same | |
| CN100590816C (zh) | 半导体器件中凹陷栅极的制造方法 | |
| KR20030011186A (ko) | 반도체 장치에서 게이트 전극 형성방법 및 이를 이용한불휘발성 메모리 장치에서 셀 게이트 전극 형성 방법 | |
| KR100714288B1 (ko) | 핀 트랜지스터 제조 방법 | |
| US20120261748A1 (en) | Semiconductor device with recess gate and method for fabricating the same | |
| CN100550307C (zh) | 具有球型凹陷沟道的半导体器件及其制造方法 | |
| KR100898582B1 (ko) | 수직채널트랜지스터의 제조 방법 | |
| CN104064469A (zh) | 半导体器件制造方法 | |
| CN114678325A (zh) | 接触孔中填充多晶硅的方法 | |
| CN101364541B (zh) | 半导体器件的凹槽栅极及其形成方法 | |
| TWI828907B (zh) | 半導體製程 | |
| KR100772715B1 (ko) | 벌브형 리세스드 채널을 구비한 트랜지스터 및 그의 형성방법 | |
| KR100961194B1 (ko) | 벌브 타입의 리세스 채널을 갖는 반도체 소자의 제조방법 | |
| KR100485176B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JP2009111091A (ja) | 半導体装置の製造方法 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100702125B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR100688060B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20100011212A (ko) | 반도체 소자의 게이트 형성 방법 | |
| JP2011171424A (ja) | 成膜方法、半導体装置の製造方法及び半導体装置 | |
| KR20000041076A (ko) | 불순물 손실을 방지하는 반도체 장치의 제조방법 | |
| KR20050095692A (ko) | 반도체 소자의 플러그 형성방법 | |
| KR20060011390A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20130929 |