CN103094113B - Nmos形成方法、cmos形成方法 - Google Patents
Nmos形成方法、cmos形成方法 Download PDFInfo
- Publication number
- CN103094113B CN103094113B CN201110338452.7A CN201110338452A CN103094113B CN 103094113 B CN103094113 B CN 103094113B CN 201110338452 A CN201110338452 A CN 201110338452A CN 103094113 B CN103094113 B CN 103094113B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal silicide
- gate polysilicon
- polysilicon layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种NMOS形成方法及CMOS形成方法，其中NMOS形成方法包括：提供半导体衬底，所述半导体衬底表面依次形成有栅介质层和栅多晶硅层；所述半导体衬底表面、栅介质层和栅多晶硅层的两侧形成有侧墙；在半导体衬底表面形成金属层，所述金属层覆盖侧墙、栅多晶硅层；在所述金属层表面形成覆盖层；采用退火工艺在所述栅多晶硅层内形成金属硅化物层；去除覆盖层、未反应的金属层；对所述金属硅化物层进行退火。本发明实施例的NMOS形成方法及CMOS形成方法形成的产品质量优良。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种NMOS形成方法、CMOS形成方法。
背景技术
应变记忆技术(StressMemorizationTechnique，简称SMT)以及应力刻蚀阻挡层技术(Stressd-CESL，contactetchstoplayer)是现有的提高晶体管载流子迁移率的两种技术。通过上述两种技术，在晶体管的沟道区形成稳定应力，提高沟道中的载流子迁移率。所述应力平行于沟道长度方向，可以为延伸应力或压缩应力。通常拉伸应力可以使得沟道区域中的原子排列更加疏松，从而提高电子的迁移率，适用于NMOS晶体管；而压缩应力使得沟道区域内的原子排布更加紧密，有助于提高空穴的迁移率，适用于PMOS晶体管。
请参考图1～图3，为现有技术的晶体管的制作方法剖面结构示意图。
首先，参考图1，提供半导体衬底10，所述半导体衬底10上形成有NMOS晶体管和PMOS晶体管，所述NMOS晶体管和PMOS晶体管之间具有隔离结构11。所述NMOS晶体管包括P阱(未示出)、形成于P阱内的NMOS晶体管源/漏区12、位于源/漏区12之间半导体衬底上的NMOS晶体管栅极结构，所述栅极结构包括位于衬底10上的栅极氧化层17、位于栅极氧化层17上的栅极13、包围所述栅极氧化层17和栅极15的侧墙；所述PMOS晶体管包括：N阱(未示出)、形成于N阱内的PMOS晶体管的源/漏区14、位于源/漏区14之间的PMOS晶体管的栅极结构15。
然后，参考图2，在所述NMOS晶体管以及PMOS晶体管表面形成覆盖源/漏区12、栅极结构以及半导体衬底10的应力层16，所述应力层16的材质可以为氮化硅。所述应力层16可以提供拉伸应力或压应力。假设所述应力层16提供拉伸应力，对NMOS晶体管产生有益影响。
然后，参考图3，使用掩模层进行刻蚀，去除PMOS晶体管表面的应力层16，保留位于NMOS晶体管表面的应力层16。然后，进行退火，使得NMOS晶体管表面的应力层16诱发拉伸应力，所述拉伸应力保留在NMOS晶体管中，提高了NMOS晶体管沟道区载流子(即电子)的迁移率。在退火之后，通常进行湿法刻蚀工艺去除位于NMOS晶体管的栅极13、源/漏区12以及半导体衬底10的应力层16，具体地，对于氮化硅材料的应力层16，所述湿法刻蚀采用的溶液包括热磷酸和低浓度的氢氟酸等。
在公开号为CN101393894A的中国专利申请中可以发现更多关于现有的MOS晶体管的制作方法。
但是，现有技术的采用应力层技术形成的产品性能仍不够好。
发明内容
本发明解决的问题是提供一种形成产品性能优良的NMOS形成方法、CMOS形成方法。
为解决上述问题，本发明提供一种NMOS形成方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有栅介质层和栅多晶硅层，所述半导体衬底表面、栅介质层和栅多晶硅层的两侧形成有侧墙；在半导体衬底表面形成金属层，所述金属层覆盖侧墙、栅多晶硅层；在所述金属层表面形成覆盖层；采用退火工艺在所述栅多晶硅层内形成金属硅化物层；去除覆盖层、未反应的金属层；对所述金属硅化物层进行退火。
可选的，所述栅多晶硅层120的厚度为800埃至1200埃。
可选的，所述金属层的材料为镍、钴、钛、或铂。
可选的，所述金属层的厚度为400埃至800埃。
可选的，所述覆盖层材料为氮化硅或氧化硅。
可选的，所述覆盖层的厚度为100埃至500埃。
可选的，当所述金属层的材料为镍时，所述金属硅化物层的材料为NiSi。
可选的，形成金属硅化物层的退火工艺为快速热退火。
可选的，形成金属硅化物层的退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃。
可选的，对所述金属硅化物层进行退火工艺为高温热退火。
可选的，对所述金属硅化物层进行退火工艺参数为：采用快速热退火炉，退火温度为300℃至600℃。
可选的，还包括，在半导体衬底表面形成金属层步骤之前，执行去除部分栅多晶硅层，形成开口的步骤。
可选的，所述去除部分栅多晶硅层的厚度为150埃至250埃。
可选的，所述去除工艺为干法或者湿法去除工艺。
可选的，所述栅介质层和栅多晶硅层的两侧的所述半导体衬底内形成有源极区和漏极区；所述金属层覆盖源极区和漏极区，采用退火工艺在所述栅多晶硅层内形成金属硅化物层的同时，在所述源极区和漏极区形成金属硅化物。
本发明还提供一种CMOS形成方法，包括：提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域和第二区域的所述半导体衬底表面形成有栅极结构，所述栅极结构包括：依次形成在半导体衬底表面的栅介质层和栅多晶硅层，形成在所述半导体衬底表面、栅介质层和栅多晶硅层的两侧的侧墙；在半导体衬底表面形成金属层，所述金属层覆盖第一区域和第二区域的侧墙、栅多晶硅层；在第一区域的所述金属层表面形成覆盖层；采用退火工艺在所述栅多晶硅层内形成金属硅化物层；去除覆盖层、未反应的金属层；对所述金属硅化物层进行退火。
可选的，所述栅多晶硅层的厚度为800埃至1200埃。
可选的，所述金属层的材料为镍、钴、钛、或铂。
可选的，所述金属层的厚度为400埃至800埃。
可选的，所述覆盖层材料为氮化硅或氧化硅。
可选的，所述覆盖层的厚度为100埃至500埃。
可选的，当所述金属层的材料为镍时，所述金属硅化物层的材料为NiSi。
可选的，形成金属硅化物层的退火工艺为快速热退火。
可选的，形成金属硅化物层的退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃。
可选的，对所述金属硅化物层进行退火工艺为高温热退火。
可选的，对所述金属硅化物层进行退火工艺参数为：采用快速热退火炉，退火温度为300℃至600℃。
可选的，还包括，在半导体衬底表面形成金属层步骤之前，执行去除部分栅多晶硅层，形成开口的步骤。
可选的，所述去除部分栅多晶硅层的厚度为150埃至250埃。
可选的，所述去除工艺为干法或者湿法去除工艺。
可选的，所述栅介质层和栅多晶硅层的两侧的所述半导体衬底内形成有源极区和漏极区；所述金属层覆盖源极区和漏极区，采用退火工艺在所述栅多晶硅层内形成金属硅化物层的同时，在所述源极区和漏极区形成金属硅化物。
与现有技术相比，本发明具有以下优点：本发明实施例的NMOS的形成方法在所述栅多晶硅层内形成金属硅化物的同时，利用形成金属硅化物231体积膨胀，形成对沟道区的应力，从而较佳地提高NMOS晶体管沟道区载流子的迁移率，且应力只需要通过所述栅介质层220传递，损耗较小。
进一步的，本发明实施例的NMOS的形成方法利用覆盖在金属层230表面的覆盖层240和金属层230两侧的侧墙221定向应力的传递方向，应力损耗小，较佳地提高NMOS晶体管沟道区载流子的迁移率。
进一步的，所述金属层表面覆盖有覆盖层，能够定向形成金属硅化物层时产生的应力，提高应力改善NMOS晶体管沟道区载流子的迁移率的效果，且所述金属层本身在同一退火工艺中也能够产生应力，进一步改善NMOS晶体管沟道区载流子的迁移率的效果。
进一步的，当所述金属层的材料为镍，本实施例的退火工艺能够将所述栅多晶硅层转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
本发明实施例的CMOS的形成方法在第一区域I的所述栅多晶硅层内形成金属硅化物的同时，利用形成金属硅化物体积膨胀，形成对沟道区的应力，从而较佳地提高第一区域(NMOS区域)晶体管沟道区载流子的迁移率，且应力只需要通过所述栅介质层传递，损耗较小，另外本发明的实施例还同时在第二区域的所述栅多晶硅层内形成金属硅化物，形成的金属硅化物电阻低且不会对第二区域的晶体管产生不利影响。
进一步的，本发明实施例的CMOS的形成方法在第一区域利用覆盖在金属层表面的覆盖层和金属层两侧的侧墙定向应力的传递方向，应力损耗小，从而更佳地提高第一区域(NMOS区域)晶体管沟道区载流子的迁移率。
进一步的，所述第一区域的金属层表面覆盖有覆盖层，能够定向形成金属硅化物层时产生的应力，提高应力改善第一区域(NMOS区域)晶体管沟道区载流子的迁移率的效果，且所述金属层本身在同一退火工艺中也能够产生应力，进一步改善第一区域(NMOS区域)晶体管沟道区载流子的迁移率的效果。
进一步的，当所述金属层的材料为镍，本实施例的退火工艺能够将所述栅多晶硅层转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
附图说明
图1至图3是现有技术的晶体管的制作方法剖面结构示意图；
图4是本发明一实施例的NMOS形成方法的流程示意图；
图5是本发明第一实施例的NMOS形成方法的流程示意图；
图6至图10是本发明第一实施例的NMOS形成方法的过程示意图；
图11是本发明第二实施例的NMOS形成方法的流程示意图；
图12至图17是本发明第二实施例的NMOS形成方法的过程示意图；
图18是本发明第三实施例的NMOS形成方法的流程示意图；
图19至图24是本发明第三实施例的NMOS形成方法的过程示意图；
图25是本发明第四实施例的NMOS形成方法的流程示意图。
具体实施方式
由背景技术可知，现有的应力MOS晶体管通常采用形成覆盖源/漏区12、栅极结构以及半导体衬底10的应力层16，所述应力层16的材质可以为氮化硅，然后进行退火，使得NMOS晶体管表面的应力层16诱发拉伸应力，所述拉伸应力保留在NMOS晶体管中，提高了NMOS晶体管沟道区载流子(即电子)的迁移率，但是，本发明的发明人经过大量的实验发现，上述技术形成的应力MOS管，特别是NMOS管，效果不显著。
本发明的发明人经过进一步研究发现，现有的通过覆盖在覆盖源/漏区12、栅极结构的应力层产生应力，所述应力要通过源/漏区12、栅极结构作用在沟道区，特别是通过栅极结构的应力，应力要通过栅电极层和栅氧化层(在其他实施例中还需要通过侧墙层)，应力提高NMOS晶体管沟道区载流子(即电子)的迁移率的效果被削弱。
针对现有技术的缺陷，本发明的发明人提供一种NMOS形成方法，请参考图4，包括如下步骤：
步骤S101，提供半导体衬底，所述半导体衬底表面依次形成有栅介质层和栅多晶硅层；所述半导体衬底表面、栅介质层和栅多晶硅层的两侧形成有侧墙；
步骤S102，在半导体衬底表面形成金属层，所述金属层覆盖侧墙、栅多晶硅层；
步骤S103，在所述金属层表面形成覆盖层；
步骤S104，采用退火工艺在所述栅多晶硅层内形成金属硅化物层；
步骤S105，去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
本实施例采用在所述栅多晶硅层内形成金属硅化物层，所述栅多晶硅层和金属层形成金属硅化物层时，体积会膨胀，从而产生压应力，所述压应力仅仅只需要通过栅介质层就能够传导至沟道区，提高NMOS晶体管沟道区载流子的迁移率效果显著，此外，所述覆盖层覆盖在所述金属层表面，能够保证所述压应力沿栅介质层-半导体衬底的方向传导，避免应力损失。
进一步地，所述覆盖层可以是应力层，在退火形成金属硅化物层的同时，覆盖层也能够产生对沟道区的应力，更佳地提高NMOS晶体管沟道区载流子的迁移率效果。
第一实施例
下面结合第一实施例对本发明的NMOS形成方法做详细描述。
请参考图5，图5为第一实施例的NMOS形成方法的过程示意图，包括：
步骤S201，提供半导体衬底，所述半导体衬底表面依次形成有栅介质层和栅多晶硅层；所述半导体衬底表面、栅介质层和栅多晶硅层的两侧形成有侧墙；栅介质层和栅多晶硅层的两侧的所述半导体衬底内形成有源极区和漏极区；
步骤S202，在半导体衬底表面形成金属层，所述金属层覆盖侧墙、栅多晶硅层、源极区和漏极区；
步骤S203，在所述金属层表面形成覆盖层；
步骤S204，采用退火工艺在所述栅多晶硅层、源极区和漏极区内形成金属硅化物层；
步骤S205，去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
请参考图6，提供半导体衬底100，所述半导体衬底100表面依次形成有栅介质层110和栅多晶硅层120；所述半导体衬底100表面、栅介质层110和栅多晶硅层120的两侧形成有侧墙121；栅介质层110和栅多晶硅层120的两侧的所述半导体衬底100内形成有源极区101和漏极区102。
具体地，所述半导体衬底100用于为后续工艺提供平台，所述半导体衬底100可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底100为300mm硅片或者450mm硅片，还需要说明的是，所述衬底100内形成有阱区(未图示)，所述阱区具有一定类型和浓度的掺杂离子，在本实施例中，所需形成的为NMOS，所述掺杂离子的类型和浓度为与NMOS对应，本领域的技术人员可以根据待形成的NMOS参数，选择合适的所述掺杂离子的类型和浓度，在这里特意说明，不应过分限制本发明的保护范围。
所述栅介质层110的材料为氧化硅，所述栅介质层110的形成工艺为热氧化工艺或化学气相沉积工艺。
所述栅多晶硅层120作为NMOS的栅电极，在本实施例中，所述栅多晶硅层120还具有与后续形成的金属层反应形成具有匹配NMOS功函数的金属硅化物的作用，此外，所述栅多晶硅层120形成具有匹配NMOS功函数的金属硅化物的同时，所述金属硅化物还对NMOS的沟道区形成向下的压应力，从而提高NMOS晶体管沟道区载流子的迁移率。
所述栅多晶硅层120的材料为多晶硅，所述栅多晶硅层120的形成工艺为化学气相沉积工艺。
所述栅多晶硅层120的厚度为800埃至1200埃，比如为900埃、950埃、1100埃、1200埃，需要指出的是厚度为800埃至1200埃的所述栅多晶硅层120能够与后续匹配的金属层反应形成具有较佳应力的金属硅化物层，以提高NMOS的产品质量。
在一实施例中，所述栅介质层110和所述栅多晶硅层120的形成步骤为：在所述半导体衬底100表面采用热氧化工艺形成氧化层(未图示)；在所述氧化层表面采用化学气相沉积工艺形成多晶硅薄膜；采用光刻技术去除多余的氧化层和多晶硅薄膜，保留的氧化层和多晶硅薄膜对应形成所述栅介质层110和所述栅多晶硅层120。
在形成所述栅介质层110和所述栅多晶硅层120后，采用沉积工艺形成覆盖所述半导体衬底100表面、栅介质层110和栅多晶硅层120的介质材料层，采用回刻蚀工艺(etchback)刻蚀所述介质材料层，形成侧墙121。
所述侧墙121的材料为氧化硅、氮化硅、或氮氧化硅，还需要说明的是，所述侧墙121可以是单一层或多层。
在形成所述栅介质层110和所述栅多晶硅层120后，可以以所述栅介质层110和所述栅多晶硅层120为掩膜，对所述半导体衬底100进行离子掺杂，形成源极区101和漏极区102；在其他实施例中，可以在形成侧墙121前，采用离子注入工艺在所述栅介质层110和所述栅多晶硅层120两侧的所述半导体衬底100内形成轻掺杂漏注入区(LightlyDopedDrain，LDD)，在形成侧墙121后，再对形成有侧墙121的所述栅介质层110和所述栅多晶硅层120的两侧的半导体衬底100进行重掺杂离子注入，形成源极区101和漏极区102。
还需要说明的是，所述侧墙121、轻掺杂漏注入区、源极区101和漏极区102的形成方法可以参考现有技术，在这里不再赘述。
请参考图7，在半导体衬底100表面形成金属层130，所述金属层130覆盖侧墙121、栅多晶硅层120、源极区101和漏极区102。
所述金属层130具有如下作用：在后续工艺中与所述栅多晶硅层120反应形成电阻率低的金属硅化物；与所述栅多晶硅层120反应形成体积膨胀的金属硅化物，从而对沟通区产生压应力；进一步地，通过选择所述金属层130的材料和厚度，能够形成全金属硅化物(FullSilicidation，FUSI)更佳的降低NMOS栅电极的电阻率，且通过选择所述金属层130的材料和厚度形成与NMOS功函数匹配的全金属硅化物，提高NMOS的电学性能。
所述金属层130的材料为镍、钴、钛、或铂，所述金属层130的厚度为400埃至800埃，需要指出的是，所述金属层130的厚度为400埃至800埃能够形成应力较佳的金属硅化物；当所述金属层130的材料为镍，所述金属层130的厚度为400埃至800埃时，能够形成与NMOS功函数匹配的全金属硅化物，较大幅度地提高NMOS的电学性能。
所述金属层130的形成工艺为物理气相沉积、化学气相沉积、或原子层堆积。
还需要说明的是，在本实施例中，所述金属层130位于栅多晶硅层120表面的同时还覆盖源极区101和漏极区102，上述实施例在形成与NMOS功函数匹配的全金属硅化物的同时，在源极区和漏极区也形成金属硅化物，降低源极区和漏极区与外界单元(或器件)的导通电阻，减少工艺步骤。
请参考图8，在所述金属层130表面形成覆盖层140。
所述覆盖层140用于定向后续形成金属硅化物层时产生的应力，使得应力向沟道区传送，提高NMOS晶体管沟道区载流子的迁移率。
所述覆盖层140材料为氮化硅或氧化硅，所述覆盖层140的厚度为100埃至500埃。
还需要说明的是，所述覆盖层140可以在退火工艺中对沟道区形成应力，进一步提高NMOS晶体管沟道区载流子的迁移率。
较佳地，所述覆盖层140材料为氮化硅，氮化硅的厚度为100埃至500埃时，传送金属硅化物层时产生的应力的效果和提高NMOS晶体管沟道区载流子的迁移率的效果明显。
请参考图9，采用退火工艺在所述栅多晶硅层120、源极区101和漏极区102内形成金属硅化物层131。
在栅多晶硅层120与所述金属层130形成金属硅化物层131的过程中，金属硅化物层131体积会膨胀，又因为所述金属层表面覆盖有覆盖层140，从而应力通过栅介质层110施加于沟道区，提高NMOS晶体管沟道区载流子的迁移率。
所述退火工艺为快速热退火，退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃，需要说明的是，上述的退火工艺参数能够在形成金属硅化物层131的过程中产生较大的应力，更佳地提高NMOS晶体管沟道区载流子的迁移率。
还需要说明的是，在一实施例中，当所述金属层130的材料为镍，所述金属层130的厚度为400埃至800埃时，所述栅多晶硅层120的厚度为800埃至1200埃时，本实施例的退火工艺能够将所述栅多晶硅层120转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
如之前叙述的，所述覆盖层140在本步骤退火工艺中具有能够定向形成金属硅化物层131时产生的应力的作用，较佳地，所述覆盖层140的材料为氮化硅时，覆盖层140本身也能够对沟道区产生应力，更佳地提高NMOS晶体管沟道区载流子的迁移率。
此外，在本实施例中，在所述栅多晶硅层120形成金属硅化物的同时，源极区101和漏极区102内形成金属硅化物层131，节约了工艺步骤。
请参考图10，去除覆盖层140、未反应的金属层130；对所述金属硅化物层131进行退火。
去除覆盖层140、未反应的金属层130的工艺可以为湿法或干法去除工艺。
对对所述金属硅化物层131进行退火为高温热退火，用于稳定金属硅化物层131。
所述退火工艺具体参数为：采用快速热退火炉，退火温度为300℃至600℃。
本发明的实施例在所述栅多晶硅层120内形成金属硅化物131的同时，利用形成金属硅化物131体积膨胀，形成对沟道区的应力，从而提高NMOS晶体管沟道区载流子的迁移率，且应力只需要通过所述栅介质层120传递，损耗较小。
进一步的，所述金属层130表面覆盖有覆盖层140，能够定向形成金属硅化物层131时产生的应力，提高应力改善NMOS晶体管沟道区载流子的迁移率的效果，且所述金属层130本身在同一退火工艺中也能够产生应力，进一步改善NMOS晶体管沟道区载流子的迁移率的效果。
进一步的，当所述金属层130的材料为镍，本实施例的退火工艺能够将所述栅多晶硅层120转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
第二实施例
下面结合第二实施例对本发明的NMOS形成方法做详细描述。
请参考图11，图11为第二实施例的NMOS形成方法的过程示意图，包括：
步骤S301，提供半导体衬底，所述半导体衬底表面依次形成有栅介质层和栅多晶硅层；所述半导体衬底表面、栅介质层和栅多晶硅层的两侧形成有侧墙；栅介质层和栅多晶硅层的两侧的所述半导体衬底内形成有源极区和漏极区；
步骤S302，去除部分栅多晶硅层，形成开口；
步骤S303，在半导体衬底表面形成金属层，所述金属层覆盖侧墙、栅多晶硅层；
步骤S304，在所述金属层表面形成覆盖层；
步骤S305，采用退火工艺在所述栅多晶硅层内形成金属硅化物层；
步骤S306，去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
请参考图12，提供半导体衬底200，所述半导体衬底200表面依次形成有栅介质层210和栅多晶硅层220；所述半导体衬底200表面、栅介质层210和栅多晶硅层220的两侧形成有侧墙221；栅介质层210和栅多晶硅层220的两侧的所述半导体衬底200内形成有源极区201和漏极区202。
具体地，所述半导体衬底200和所述栅介质层210的描述可以参考第一实施例中半导体衬底200的描述，在这里不再赘述。
所述栅多晶硅层220作为NMOS的栅电极，在本实施例中，所述栅多晶硅层220还具有与后续形成的金属层反应形成具有匹配NMOS功函数的金属硅化物的作用，此外，所述栅多晶硅层220形成具有匹配NMOS功函数的金属硅化物的同时，所述金属硅化物还对NMOS的沟道区形成向下的压应力，从而提高NMOS晶体管沟道区载流子的迁移率。
所述栅多晶硅层220的材料为多晶硅，所述栅多晶硅层220的形成工艺为化学气相沉积工艺。
所述栅多晶硅层220的厚度为800埃至1200埃，比如为900埃、950埃、1100埃、1200埃，需要指出的是厚度为800埃至1200埃的所述栅多晶硅层220能够与后续匹配的金属层反应形成具有较佳应力的金属硅化物层，以提高NMOS的产品质量。
在一实施例中，所述栅介质层210和所述栅多晶硅层220的形成步骤为：在所述半导体衬底200表面采用热氧化工艺形成氧化层(未图示)；在所述氧化层表面采用化学气相沉积工艺形成多晶硅薄膜；采用光刻技术去除多余的氧化层和多晶硅薄膜，保留的氧化层和多晶硅薄膜对应形成所述栅介质层210和所述栅多晶硅层220。
在形成所述栅介质层210和所述栅多晶硅层220后，采用沉积工艺形成覆盖所述半导体衬底200表面、栅介质层210和栅多晶硅层220的介质材料层，采用回刻蚀工艺(etchback)刻蚀所述介质材料层，形成侧墙221。
所述侧墙221的材料为氧化硅、氮化硅、或氮氧化硅，还需要说明的是，所述侧墙221可以是单一层或多层。
轻掺杂漏注入区、源极区201和漏极区202的形成方法可以参考第一实施例和现有技术，在这里不再赘述。
请参考图13，去除部分栅多晶硅层220，形成开口222。
形成开口222的作用为：在后续在开口的栅多晶硅层220表面形成金属层，退火使得金属层与栅多晶硅层220反应形成金属硅化物，由于开口222的存在，使得形成金属硅化物产生应力时，应力不会向平行衬底的方向损耗，只会沿栅介质层210-半导体衬底200的方向向沟道区传递，应力效果显著。
所述去除部分栅多晶硅层220的工艺为干法或者湿法去除工艺，较佳地，去除150埃至250埃栅多晶硅层220厚度时，应力损耗较小，最佳地，去除200埃栅多晶硅层220厚度时，应力损耗最小，提高NMOS晶体管沟道区载流子的迁移率效果最佳。
请参考图14，在半导体衬底200表面形成金属层230，所述金属层230覆盖侧墙221、栅多晶硅层220。
所述金属层230具有如下作用：在后续工艺中与所述栅多晶硅层220反应形成电阻率低的金属硅化物；与所述栅多晶硅层220反应形成体积膨胀的金属硅化物，从而对沟通区产生压应力；进一步地，通过选择所述金属层130的材料和厚度，能够形成全金属硅化物(FullSilicidation，FUSI)更佳的降低NMOS栅电极的电阻率，且通过选择所述金属层230的材料和厚度形成与NMOS功函数匹配的全金属硅化物，提高NMOS的电学性能。
所述金属层230的材料为镍、钴、钛、或铂，所述金属层230的厚度为400埃至800埃，需要指出的是，所述金属层230的厚度为400埃至800埃能够形成应力较佳的金属硅化物；当所述金属层230的材料为镍，所述金属层230的厚度为400埃至800埃时，能够形成与NMOS功函数匹配的全金属硅化物，较大幅度地提高NMOS的电学性能。
所述金属层230的形成工艺为物理气相沉积、化学气相沉积、或原子层堆积。
还需要说明的是，在一实施例中，所述金属层230位于栅多晶硅层220表面的同时还覆盖源极区201和漏极区202，上述实施例在形成与NMOS功函数匹配的全金属硅化物的同时，在源极区201和漏极区202内也形成金属硅化物，降低源极区和漏极区与外界单元(或器件)的导通电阻，减少工艺步骤。
请参考图15，在所述金属层230表面形成覆盖层240。
所述覆盖层240用于与开口222两侧的侧墙221一起定向后续形成金属硅化物层时产生的应力，使得应力向沟道区传送，提高NMOS晶体管沟道区载流子的迁移率。
所述覆盖层240材料为氮化硅或氧化硅，所述覆盖层240的厚度为100埃至500埃。
还需要说明的是，所述覆盖层240可以在退火工艺中对沟道区形成应力，进一步提高NMOS晶体管沟道区载流子的迁移率。
较佳地，所述覆盖层240材料为氮化硅，氮化硅的厚度为100埃至500埃时，传送金属硅化物层时产生的应力的效果和提高NMOS晶体管沟道区载流子的迁移率的效果明显。
请参考图16，采用退火工艺在所述栅多晶硅层220内形成金属硅化物层231。
在栅多晶硅层220与所述金属层230形成金属硅化物层231的过程中，金属硅化物层231体积会膨胀，又因为所述金属层表面覆盖有覆盖层240，两侧具有侧墙221，从而应力通过栅介质层210施加于沟道区，提高NMOS晶体管沟道区载流子的迁移率。
所述退火工艺为快速热退火，退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃，需要说明的是，上述的退火工艺参数能够在形成金属硅化物层231的过程中产生较大的应力，更佳地提高NMOS晶体管沟道区载流子的迁移率。
还需要说明的是，在一实施例中，当所述金属层230的材料为镍，所述金属层230的厚度为400埃至800埃时，所述栅多晶硅层220的厚度为800埃至1200埃时，本实施例的退火工艺能够将所述栅多晶硅层220转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
如之前叙述的，所述覆盖层240在本步骤退火工艺中具有能够定向形成金属硅化物层231时产生的应力的作用，较佳地，所述覆盖层240的材料为氮化硅时，覆盖层240本身也能够对沟道区产生应力，更佳地提高NMOS晶体管沟道区载流子的迁移率。
此外，在一实施例中，在所述栅多晶硅层220形成金属硅化物的同时，源极区201和漏极区202内形成金属硅化物层231，节约了工艺步骤。
请参考图17，去除覆盖层240、未反应的金属层230；对所述金属硅化物层231进行退火。
本步骤请参考第一实施例中的步骤S205的相应描述，在这里不再赘述。
本发明的实施例在所述栅多晶硅层220内形成金属硅化物231的同时，利用形成金属硅化物231体积膨胀，形成对沟道区的应力，且利用覆盖在金属层230表面的覆盖层240和金属层230两侧的侧墙221定向应力的传递方向，从而较佳地提高NMOS晶体管沟道区载流子的迁移率，且应力只需要通过所述栅介质层220传递，损耗较小。
进一步的，所述金属层230表面覆盖有覆盖层240，能够定向形成金属硅化物层231时产生的应力，提高应力改善NMOS晶体管沟道区载流子的迁移率的效果，且所述金属层230本身在同一退火工艺中也能够产生应力，进一步改善NMOS晶体管沟道区载流子的迁移率的效果。
进一步的，当所述金属层230的材料为镍，本实施例的退火工艺能够将所述栅多晶硅层220转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
第三实施例
本发明的发明人还提供一种CMOS形成方法，下面结合第三实施例对本发明的CMOS形成方法做详细描述。
请参考图18，图18为第三实施例的CMOS形成方法的过程示意图，包括：
步骤S401，提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域和第二区域的所述半导体衬底表面形成有栅极结构，所述栅极结构包括：依次形成在半导体衬底表面的栅介质层和栅多晶硅层，形成在所述半导体衬底表面、栅介质层和栅多晶硅层的两侧的侧墙；
步骤S402，去除部分栅多晶硅层，形成开口；
步骤S403，在半导体衬底表面形成金属层，所述金属层覆盖第一区域和第二区域的侧墙、栅多晶硅层；
步骤S404，在第一区域的所述金属层表面形成覆盖层；
步骤S405，采用退火工艺在所述栅多晶硅层内形成金属硅化物层；
步骤S406，去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
请参考图19，提供半导体衬底300，所述半导体衬底300具有第一区域I和第二区域II；在所述第一区域I和第二区域II的所述半导体衬底300表面形成有栅极结构，所述栅极结构包括：依次形成在半导体衬底300表面的栅介质层310和栅多晶硅层320，形成在所述半导体衬底300表面、栅介质层310和栅多晶硅层320的两侧的侧墙321；栅介质层310和栅多晶硅层320的两侧的所述半导体衬底300内形成有源极区301和漏极区302。
具体地，所述半导体衬底300用于为后续工艺提供平台，所述半导体衬底300可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底300为300mm硅片或者450mm硅片。
所述第一区域I为NOMS区域或PMOS区域，对应地，所述第二区域II为PMOS区域或NMOS区域，还需要说明的是，所述衬底300内形成有阱区(未图示)，所述阱区具有一定类型和浓度的掺杂离子；以第一区域I为NMOS区域、第二区域为PMOS区域为例，第一区域I的阱区掺杂离子的类型和浓度为与NMOS对应，所述第二区域II的阱区掺杂离子的类型和浓度为与PMOS对应，本领域的技术人员可以根据待形成的CMOS参数，选择合适的第一区域I和第二区域II的阱区掺杂离子的类型和浓度，在这里特意说明，不应过分限制本发明的保护范围。
所述栅介质层310的材料为氧化硅，所述栅介质层310的形成工艺为热氧化工艺或化学气相沉积工艺。
所述栅多晶硅层320作为NMOS和CMOS的栅电极，在本实施例中，所述第一区域的栅多晶硅层320还具有与后续形成的金属层反应形成具有匹配NMOS功函数的金属硅化物的作用，此外，所述第一区域的栅多晶硅层320形成具有匹配NMOS功函数的金属硅化物的同时，所述第一区域的金属硅化物还对NMOS的沟道区形成向下的压应力，从而提高NMOS晶体管沟道区载流子的迁移率。
所述栅多晶硅层320的材料为多晶硅，所述栅多晶硅层320的形成工艺为化学气相沉积工艺。
所述栅多晶硅层320的厚度为800埃至1200埃，比如为900埃、950埃、1100埃、1200埃，需要指出的是厚度为800埃至1200埃的所述栅多晶硅层320能够与后续匹配的金属层反应形成具有较佳应力的金属硅化物层，以提高CMOS的产品质量。
在一实施例中，所述栅介质层310和所述栅多晶硅层320的形成步骤为：在所述半导体衬底300表面采用热氧化工艺形成氧化层(未图示)；在所述氧化层表面采用化学气相沉积工艺形成多晶硅薄膜；采用光刻技术去除多余的氧化层和多晶硅薄膜，保留的氧化层和多晶硅薄膜对应形成所述栅介质层310和所述栅多晶硅层320。
在形成所述栅介质层310和所述栅多晶硅层320后，采用沉积工艺形成覆盖所述半导体衬底300表面、栅介质层310和栅多晶硅层320的介质材料层，采用回刻蚀工艺(etchback)刻蚀所述介质材料层，形成侧墙321。
所述侧墙321的材料为氧化硅、氮化硅、或氮氧化硅，还需要说明的是，所述侧墙321可以是单一层或多层。
在形成所述栅介质层310和所述栅多晶硅层320后，可以以所述栅介质层310和所述栅多晶硅层320为掩膜，对所述半导体衬底300进行离子掺杂，形成源极区301和漏极区302；在其他实施例中，可以在形成侧墙321前，采用离子注入工艺在所述栅介质层310和所述栅多晶硅层320两侧的所述半导体衬底300内形成轻掺杂漏注入区(LightlyDopedDrain，LDD)，在形成侧墙321后，再对形成有侧墙321的所述栅介质层310和所述栅多晶硅层320的两侧的半导体衬底300进行重掺杂离子注入，形成源极区301和漏极区302。
还需要说明的是，所述侧墙321、轻掺杂漏注入区、源极区301和漏极区302的形成方法可以参考现有技术，在这里不再赘述。
请参考图20，去除部分栅多晶硅层320，形成开口322。
形成开口322的作用为：在后续在开口的栅多晶硅层320表面形成金属层，退火使得金属层与栅多晶硅层320反应形成金属硅化物，由于开口222的存在，使得在第一区域I形成金属硅化物产生应力时，应力不会向平行衬底的方向损耗，只会沿栅介质层310-半导体衬底300的方向向第一区域I的沟道区传递，应力效果显著；另外地，退火在第二区域II形成金属硅化物时，金属硅化物膨胀具有一定的容纳空间，从而不会对第二区域II的沟道区形成应力，造成对第二区域的不利影响。
所述去除部分栅多晶硅层320的工艺为干法或者湿法去除工艺，较佳地，去除150埃至250埃栅多晶硅层320厚度时，应力损耗较小，最佳地，去除200埃栅多晶硅层320厚度时，应力损耗最小，提高第一区域I(NMOS区域)沟道区载流子的迁移率效果最佳。
请参考图21，在半导体衬底300表面形成金属层330，所述金属层330覆盖第一区域I和第二区域II的侧墙321、栅多晶硅层320。
所述金属层330具有如下作用：在后续工艺中与所述栅多晶硅层320反应形成电阻率低的金属硅化物；与所述栅多晶硅层320反应形成体积膨胀的金属硅化物，从而对沟通区产生压应力；进一步地，通过选择所述金属层330的材料和厚度，能够形成全金属硅化物(FullSilicidation，FUSI)更佳的降低NMOS栅电极的电阻率，且通过选择所述金属层330的材料和厚度形成与NMOS功函数匹配的全金属硅化物，提高第一区域I(NMOS区域)的电学性能。
所述金属层330的材料为镍、钴、钛、或铂，所述金属层330的厚度为400埃至800埃，需要指出的是，所述金属层330的厚度为400埃至800埃能够形成应力较佳的金属硅化物；当所述金属层330的材料为镍，所述金属层330的厚度为400埃至800埃时，能够形成与NMOS功函数匹配的全金属硅化物，较大幅度地提高NMOS的电学性能。
所述金属层330的形成工艺为物理气相沉积、化学气相沉积、或原子层堆积。
还需要说明的是，在本实施例中，所述金属层330位于栅多晶硅层320表面的同时还覆盖源极区301和漏极区302，上述实施例在形成全金属硅化物的同时，在源极区和漏极区也形成金属硅化物，降低源极区和漏极区与外界单元(或器件)的导通电阻，减少工艺步骤。
请参考图22，在第一区域I的所述金属层330表面形成覆盖层340。
所述覆盖层340用于与开口322两侧的侧墙321一起定向后续形成金属硅化物层时产生的应力，使得应力向沟道区传送，提高第一区域I(NMOS区域)晶体管沟道区载流子的迁移率。
所述覆盖层340材料为氮化硅或氧化硅，所述覆盖层340的厚度为100埃至500埃。
需要说明的是，所述覆盖层340可以在退火工艺中对沟道区形成应力，进一步提高NMOS晶体管沟道区载流子的迁移率。
较佳地，所述覆盖层340材料为氮化硅，氮化硅的厚度为100埃至500埃时，传送金属硅化物层时产生的应力的效果和提高第一区域I(NMOS区域)晶体管沟道区载流子的迁移率的效果明显。
还需要说明的是，在所述第二区域II没有覆盖层340覆盖，因而在后续退火工艺中，第二区域II内的沟通区不会产生向下的应力或者应力影响较微弱，不会导致第二区域II内晶体管(POMS管)性能降低。
所述覆盖层340的形成工艺为：采用沉积工艺形成覆盖第一区域I和第二区域II的覆盖薄膜，采用光刻工艺去除第二区域II的覆盖薄膜，形成覆盖层340。
请参考图23，采用退火工艺在所述栅多晶硅层320内形成金属硅化物层331。
具体地，在第一区域I，栅多晶硅层320与所述金属层330形成金属硅化物层331的过程中，金属硅化物层331体积会膨胀，又因为所述金属层表面覆盖有覆盖层340，两侧具有侧墙221，从而应力通过栅介质层210施加于沟道区，提高NMOS晶体管沟道区载流子的迁移率；而在第二区域II，栅多晶硅层320与所述金属层330形成金属硅化物，且由于开口322的存在和第二区域II的金属层330表面没有覆盖层340，第二区域II内不会产生向下的应力或者应力影响较微弱。
所述退火工艺为快速热退火，退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃，需要说明的是，上述的退火工艺参数能够在形成金属硅化物层331的过程中产生较大的应力，更佳地提高第一区域(NMOS区域)晶体管沟道区载流子的迁移率。
还需要说明的是，在一实施例中，当所述金属层330的材料为镍，所述金属层330的厚度为400埃至800埃时，所述栅多晶硅层320的厚度为800埃至1200埃时，本实施例的退火工艺能够将所述栅多晶硅层320转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
如之前叙述的，所述覆盖层340在本步骤退火工艺中具有能够定向形成金属硅化物层331时产生的应力的作用，较佳地，所述覆盖层340的材料为氮化硅时，覆盖层340本身也能够对沟道区产生应力，更佳地提高NMOS晶体管沟道区载流子的迁移率。
此外，在一实施例中，在所述栅多晶硅层320形成金属硅化物的同时，源极区301和漏极区302内形成金属硅化物层331，节约了工艺步骤。
请参考图24，去除覆盖层340、未反应的金属层330；对所述金属硅化物层331进行退火。
去除覆盖层340、未反应的金属层330的工艺可以为湿法或干法去除工艺。
对对所述金属硅化物层331进行退火为高温热退火，用于稳定金属硅化物层331。
所述退火工艺具体参数为：采用快速热退火炉，退火温度为300℃至600℃。
本发明的实施例在第一区域I的所述栅多晶硅层320内形成金属硅化物331的同时，利用形成金属硅化物331体积膨胀，形成对沟道区的应力，且利用覆盖在金属层330表面的覆盖层340和金属层330两侧的侧墙321定向应力的传递方向，从而较佳地提高第一区域I(NMOS区域)晶体管沟道区载流子的迁移率，且应力只需要通过所述栅介质层320传递，损耗较小，另外本发明的实施例还同时在第二区域II的所述栅多晶硅层320内形成金属硅化物331，形成的金属硅化物331电阻低且不会对第二区域II的晶体管产生不利影响。
进一步的，所述第一区域I的金属层330表面覆盖有覆盖层340，能够定向形成金属硅化物层331时产生的应力，提高应力改善第一区域I(NMOS区域)晶体管沟道区载流子的迁移率的效果，且所述金属层330本身在同一退火工艺中也能够产生应力，进一步改善第一区域I(NMOS区域)晶体管沟道区载流子的迁移率的效果。
进一步的，当所述金属层330的材料为镍，本实施例的退火工艺能够将所述栅多晶硅层320转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
第四实施例
本发明的发明人还提供一种CMOS形成方法，下面结合第四实施例对本发明的CMOS形成方法做详细描述。
请参考图25，图25为第四实施例的CMOS形成方法的过程示意图，包括：
步骤S501，提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域和第二区域的所述半导体衬底表面形成有栅极结构，所述栅极结构包括：依次形成在半导体衬底表面的栅介质层和栅多晶硅层，形成在所述半导体衬底表面、栅介质层和栅多晶硅层的两侧的侧墙；
步骤S502，在半导体衬底表面形成金属层，所述金属层覆盖第一区域和第二区域的侧墙、栅多晶硅层；
步骤S503，在第一区域的所述金属层表面形成覆盖层；
步骤S504，采用退火工艺在所述栅多晶硅层内形成金属硅化物层；
步骤S505，去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
第四实施例的具体形成工艺步骤请结合参考第一实施例和第三实施例的相应步骤，在这里不再赘述，本实施例与第三实施例的区域在于在形成金属层之前不需要去除部分的栅多晶硅层。
本发明的实施例在第一区域I的所述栅多晶硅层内形成金属硅化物的同时，利用形成金属硅化物体积膨胀，形成对沟道区的应力，从而较佳地提高第一区域(NMOS区域)晶体管沟道区载流子的迁移率，且应力只需要通过所述栅介质层传递，损耗较小，另外本发明的实施例还同时在第二区域的所述栅多晶硅层内形成金属硅化物，由于第二区域的金属层无覆盖层，形成的金属硅化物电阻低且不会对第二区域的晶体管产生不利影响。
进一步的，所述第一区域的金属层表面覆盖有覆盖层，能够定向形成金属硅化物层时产生的应力，提高应力改善第一区域(NMOS区域)晶体管沟道区载流子的迁移率的效果，且所述金属层本身在同一退火工艺中也能够产生应力，进一步改善第一区域(NMOS区域)晶体管沟道区载流子的迁移率的效果。
进一步的，当所述金属层的材料为镍，本实施例的退火工艺能够将所述栅多晶硅层转变为NiSi，材料为NiSi的全金属硅化物(FullSilicidation，FUSI)是符合NMOS功函数要求的全金属硅化物，能较大幅度地提高NMOS的电学性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (30)
1.一种NMOS形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面依次形成有栅介质层和栅多晶硅层，所述半导体衬底表面、栅介质层和栅多晶硅层的两侧形成有侧墙；
在半导体衬底表面形成金属层，所述金属层覆盖侧墙、栅多晶硅层；
在所述金属层表面形成覆盖层；
采用退火工艺在所述栅多晶硅层内形成金属硅化物层，在形成金属硅化物的过程中产生应力，并定向所述应力；
去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
2.如权利要求1所述的NMOS形成方法，其特征在于，所述栅多晶硅层的厚度为800埃至1200埃。
3.如权利要求1所述的NMOS形成方法，其特征在于，所述金属层的材料为镍、钴、钛、或铂。
4.如权利要求1所述的NMOS形成方法，其特征在于，所述金属层的厚度为400埃至800埃。
5.如权利要求1所述的NMOS形成方法，其特征在于，所述覆盖层材料为氮化硅或氧化硅。
6.如权利要求1所述的NMOS形成方法，其特征在于，所述覆盖层的厚度为100埃至500埃。
7.如权利要求3所述的NMOS形成方法，其特征在于，当所述金属层的材料为镍时，所述金属硅化物层的材料为NiSi。
8.如权利要求1所述的NMOS形成方法，其特征在于，形成金属硅化物层的退火工艺为快速热退火。
9.如权利要求8所述的NMOS形成方法，其特征在于，形成金属硅化物层的退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃。
10.如权利要求1所述的NMOS形成方法，其特征在于，对所述金属硅化物层进行退火工艺为高温热退火。
11.如权利要求10所述的NMOS形成方法，其特征在于，对所述金属硅化物层进行退火工艺参数为：采用快速热退火炉，退火温度为300℃至600℃。
12.如权利要求1所述的NMOS形成方法，其特征在于，还包括，在半导体衬底表面形成金属层步骤之前，执行去除部分栅多晶硅层，形成开口的步骤。
13.如权利要求12所述的NMOS形成方法，其特征在于，所述去除部分栅多晶硅层的厚度为150埃至250埃。
14.如权利要求13所述的NMOS形成方法，其特征在于，所述去除工艺为干法或者湿法去除工艺。
15.如权利要求1所述的NMOS形成方法，其特征在于，所述栅介质层和栅多晶硅层的两侧的所述半导体衬底内形成有源极区和漏极区；所述金属层覆盖源极区和漏极区，采用退火工艺在所述栅多晶硅层内形成金属硅化物层的同时，在所述源极区和漏极区形成金属硅化物。
16.一种CMOS形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一区域和第二区域；在所述第一区域和第二区域的所述半导体衬底表面形成有栅极结构，所述栅极结构包括：依次形成在半导体衬底表面的栅介质层和栅多晶硅层，形成在所述半导体衬底表面、栅介质层和栅多晶硅层的两侧的侧墙；
在半导体衬底表面形成金属层，所述金属层覆盖第一区域和第二区域的侧墙、栅多晶硅层；
在第一区域的所述金属层表面形成覆盖层；
采用退火工艺在所述栅多晶硅层内形成金属硅化物层，在形成金属硅化物的过程中产生应力，并定向所述应力；
去除覆盖层、未反应的金属层之后，对所述金属硅化物层进行退火。
17.如权利要求16所述的CMOS形成方法，其特征在于，所述栅多晶硅层的厚度为800埃至1200埃。
18.如权利要求16所述的CMOS形成方法，其特征在于，所述金属层的材料为镍、钴、钛、或铂。
19.如权利要求16所述的CMOS形成方法，其特征在于，所述金属层的厚度为400埃至800埃。
20.如权利要求16所述的CMOS形成方法，其特征在于，所述覆盖层材料为氮化硅或氧化硅。
21.如权利要求16所述的CMOS形成方法，其特征在于，所述覆盖层的厚度为100埃至500埃。
22.如权利要求18所述的CMOS形成方法，其特征在于，当所述金属层的材料为镍时，所述金属硅化物层的材料为NiSi。
23.如权利要求16所述的CMOS形成方法，其特征在于，形成金属硅化物层的退火工艺为快速热退火。
24.如权利要求23所述的CMOS形成方法，其特征在于，形成金属硅化物层的退火工艺参数为：采用快速热退火炉，退火温度为200℃至350℃。
25.如权利要求16所述的CMOS形成方法，其特征在于，对所述金属硅化物层进行退火工艺为高温热退火。
26.如权利要求16所述的CMOS形成方法，其特征在于，对所述金属硅化物层进行退火工艺参数为：采用快速热退火炉，退火温度为300℃至600℃。
27.如权利要求16所述的CMOS形成方法，其特征在于，还包括，在半导体衬底表面形成金属层步骤之前，执行去除部分栅多晶硅层，形成开口的步骤。
28.如权利要求27所述的CMOS形成方法，其特征在于，所述去除部分栅多晶硅层的厚度为150埃至250埃。
29.如权利要求27所述的CMOS形成方法，其特征在于，所述去除工艺为干法或者湿法去除工艺。
30.如权利要求16所述的CMOS形成方法，其特征在于，所述栅介质层和栅多晶硅层的两侧的所述半导体衬底内形成有源极区和漏极区；所述金属层覆盖源极区和漏极区，采用退火工艺在所述栅多晶硅层内形成金属硅化物层的同时，在所述源极区和漏极区形成金属硅化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110338452.7A CN103094113B (zh) | 2011-10-31 | 2011-10-31 | Nmos形成方法、cmos形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110338452.7A CN103094113B (zh) | 2011-10-31 | 2011-10-31 | Nmos形成方法、cmos形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094113A CN103094113A (zh) | 2013-05-08 |
| CN103094113B true CN103094113B (zh) | 2015-12-16 |
Family
ID=48206540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110338452.7A Active CN103094113B (zh) | 2011-10-31 | 2011-10-31 | Nmos形成方法、cmos形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103094113B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160035891A1 (en) * | 2014-07-31 | 2016-02-04 | Qualcomm Incorporated | Stress in n-channel field effect transistors |
| CN115376915A (zh) * | 2022-10-27 | 2022-11-22 | 合肥新晶集成电路有限公司 | 选择性蚀刻方法及装置 |
| CN116504717B (zh) * | 2023-06-29 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 金属硅化物的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075563A (zh) * | 2006-05-19 | 2007-11-21 | 国际商业机器公司 | 用于形成半导体器件的结构和方法 |
| CN101243556A (zh) * | 2005-08-22 | 2008-08-13 | 国际商业机器公司 | 包括受应力的栅极金属硅化物层的高性能mosfet及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7223647B2 (en) * | 2004-11-05 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company | Method for forming integrated advanced semiconductor device using sacrificial stress layer |
-
2011
- 2011-10-31 CN CN201110338452.7A patent/CN103094113B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101243556A (zh) * | 2005-08-22 | 2008-08-13 | 国际商业机器公司 | 包括受应力的栅极金属硅化物层的高性能mosfet及其制作方法 |
| CN101075563A (zh) * | 2006-05-19 | 2007-11-21 | 国际商业机器公司 | 用于形成半导体器件的结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103094113A (zh) | 2013-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8043919B2 (en) | Method of fabricating semiconductor device | |
| CN100466195C (zh) | 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法 | |
| US8569846B2 (en) | MOS devices with improved source/drain regions with SiGe | |
| CN101295733B (zh) | 半导体元件 | |
| US9478656B2 (en) | Method for fabricating a field effect transistor with local isolations on raised source/drain trench sidewalls | |
| CN110034067B (zh) | 半导体器件及其形成方法 | |
| US7605038B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN103311184A (zh) | 晶体管的形成方法，cmos的形成方法 | |
| CN104701260A (zh) | 半导体器件的形成方法 | |
| CN103545186A (zh) | 一种制造金属栅半导体器件的方法 | |
| CN103094113B (zh) | Nmos形成方法、cmos形成方法 | |
| CN101599459B (zh) | 半导体器件的制造方法 | |
| CN102646591B (zh) | 晶体管的制造方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| CN103137559B (zh) | 伪多晶硅的移除方法及cmos金属栅极的制作方法 | |
| CN105529265A (zh) | Mos晶体管的制作方法及mos晶体管 | |
| JP2010245233A (ja) | 半導体装置およびその製造方法 | |
| CN104465486A (zh) | 半导体器件的形成方法 | |
| CN102856179A (zh) | 半导体器件的形成方法 | |
| CN102983075B (zh) | 应用应力临近技术的半导体器件的制造方法 | |
| CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
| CN100590800C (zh) | 金属硅化物接触层的制造方法 | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN102487002B (zh) | 连接件的制造方法 | |
| CN103377933B (zh) | Mos晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |