CN102800588B - 一种绝缘栅双极型晶体管的制造方法 - Google Patents

一种绝缘栅双极型晶体管的制造方法 Download PDF

Info

Publication number
CN102800588B
CN102800588B CN201110135554.9A CN201110135554A CN102800588B CN 102800588 B CN102800588 B CN 102800588B CN 201110135554 A CN201110135554 A CN 201110135554A CN 102800588 B CN102800588 B CN 102800588B
Authority
CN
China
Prior art keywords
region
etching
knot
mask plate
pbody
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110135554.9A
Other languages
English (en)
Other versions
CN102800588A (zh
Inventor
方伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201110135554.9A priority Critical patent/CN102800588B/zh
Publication of CN102800588A publication Critical patent/CN102800588A/zh
Application granted granted Critical
Publication of CN102800588B publication Critical patent/CN102800588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例涉及半导体技术领域,特别涉及一种绝缘栅双极型晶体管的制造方法,用以解决现有技术中存在的曝光掩模板的数量太多会使IGBT的生产成本大大增加,同时也加大了工艺的难度,降低了可靠性的问题。本发明实施例的方法包括:对Pbody区域刻蚀,以及在Pbody区域中注入Pbody结;生成牺牲氧化层,并在N+区域中注入N+结;对BPSG钝化层进行淀积和刻蚀;对P+区域进行刻蚀并在P+区域中注入P+结,以及对金属孔进行刻蚀并对表面金属进行淀积。由于减少了曝光掩模板的数量,从而减少了IGBT的生产成本,同时降低了制造工艺的难度,提高了制造的可靠性。

Description

一种绝缘栅双极型晶体管的制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种绝缘栅双极型晶体管的制造方法。
背景技术
绝缘栅双极型晶体管(IGBT)是由MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor,金属氧化物半导体场效应晶体管)场效应管与GTR(巨型晶体管)大功率达林顿晶体管结合,并有前者担任驱动,因此具有:驱动功率小,通态压降低,开关速度快等优点,目前已广泛应用于变频调速,开关电源等电子领域,就全控性能而言,绝缘栅双极型晶体管是最适合斩波应用的器件,而且技术极为简单,几乎绝缘栅双极型晶体管器件本身就构成了斩波电路。
目前普遍设计和制造的绝缘栅双极型晶体管的其结构如图1所示,所采用的元胞区的工艺步骤是首先在衬底基区4上进行场氧的生长和有源区的刻蚀,然后对JFET区域3进行掺杂注入,再生长栅氧11和淀积多晶硅9,接下来保留多晶区域,刻蚀出注入区10,然后分别进行Pbody结5、N+结6和P+结7的注入(即Pbody区域的刻蚀和注入,氧化层生长后N+源区的刻蚀和注入以及氧化层生长后P+区域的刻蚀和注入),然后进行钝化层的淀积和金属孔的刻蚀以及表面金属的淀积,最后再完成背面工艺。
具体的制造工艺流程为(1)场氧完成后的有源区的刻蚀和JFET的注入;(2)栅氧的生长和多晶栅的淀积;(3)Pbody区域的刻蚀和注入;(4)氧化层生长后N+源区的刻蚀和注入;(5)氧化层生长后P+区域的刻蚀和注入;(6)钝化层的淀积和金属孔的刻蚀以及表面金属的淀积;(7)背面工艺。如图2A~图2G所示,工艺步骤原理图中会用到和以上工艺步骤一一对应的掩模板的工艺步骤为(1)有源区模板、(3)多晶栅模板、(4)N+源区模板、(5)P+区域模板和(6)金属孔模板。
上面的工艺制造流程用到的曝光掩模板是5层,而目前整个器件元胞区的工艺制造流程用到的曝光掩模板最高可高达6层,如果曝光掩模板的数量太多会使IGBT的生产成本大大增加,同时也加大了工艺的难度,降低了可靠性。
发明内容
本发明实施例提供的一种绝缘栅双极型晶体管的制造方法,用以解决现有技术中存在的曝光掩模板的数量太多会使IGBT的生产成本大大增加,同时也加大了工艺的难度,降低了可靠性的问题。
本发明实施例提供的一种绝缘栅双极型晶体管的制造方法,包括:
对Pbody区域刻蚀,以及在Pbody区域中注入Pbody结;
生成牺牲氧化层,并在N+区域中注入N+结;
对硼磷硅玻璃BPSG钝化层进行淀积和刻蚀;
对P+区域进行刻蚀并在P+区域中注入P+结,以及对金属孔进行刻蚀并对表面金属进行淀积。
较佳的,注入Pbody结包括:
通过第一曝光掩模板在Pbody区域中注入Pbody结。
较佳的,注入N+结包括:
通过所述第一曝光掩模板在N+区域中注入N+结。
较佳的,所述第一曝光掩模板中包含至少两个注入区域,且注入区域不相连,注入区域中间遮盖部分多晶。
较佳的,注入P+结包括:
通过第二曝光掩模板在P+区域中注入P+结,用于连接多个Pbody区域。
较佳的,对金属孔进行刻蚀并对表面金属进行淀积包括:
通过第二曝光掩模板对金属孔进行刻蚀并对表面金属进行淀积
较佳的,对Pbody区域刻蚀之前还包括:
在衬底基区进行场氧的生长和有源区的刻蚀,在JFET区域中注入JFET结,以及生长栅氧和进行多晶硅沉淀。
较佳的,注入JFET结包括:
通过第三曝光掩模板在JFET区域中注入JFET结。
较佳的,对表面金属进行淀积之后还包括:进行背面工艺处理。
由于减少了曝光掩模板的数量,从而减少了IGBT的生产成本,同时降低了制造工艺的难度,提高了制造的可靠性。
附图说明
图1为背景技术绝缘栅双极型晶体管示意图
图2A为背景技术IGBT元胞区工艺第一步示意图;
图2B为背景技术IGBT元胞区工艺第二步示意图;
图2C为背景技术IGBT元胞区工艺第三步示意图;
图2D为背景技术IGBT元胞区工艺第四步示意图;
图2E为背景技术IGBT元胞区工艺第五步示意图;
图2F为背景技术IGBT元胞区工艺第六步示意图;
图2G为背景技术IGBT元胞区工艺第七步示意图;
图3本发明实施例绝缘栅双极型晶体管的制造方法流程示意图;
图4A为本发明实施例IGBT元胞区工艺第一步示意图;
图4B为本发明实施例IGBT元胞区工艺第二步示意图;
图4C为本发明实施例IGBT元胞区工艺第三步示意图;
图4D为本发明实施例IGBT元胞区工艺第四步示意图;
图4E为本发明实施例IGBT元胞区工艺第五步示意图;
图4F为本发明实施例IGBT元胞区工艺第六步示意图;
图4G为本发明实施例IGBT元胞区工艺第七步示意图。
具体实施方式
目前的制造工艺流程分为6步,(1)场氧完成后的有源区的刻蚀和JFET的注入,参见图2A;(2)栅氧的生长和多晶栅的淀积,参见图2B;(3)Pbody区域的刻蚀和注入,参见图2C;(4)氧化层生长后N+源区的刻蚀和注入,参见图2D;(5)氧化层生长后P+区域的刻蚀和注入,参见图2E;(6)钝化层的淀积和金属孔的刻蚀以及表面金属的淀积,参见图2F;(7)背面工艺,参见图2G。其中,会用到和以上工艺步骤一一对应的掩模板的工艺步骤为:(1)有源区掩模板;(3)多晶栅掩模板;(4)N+源区掩模板;(5)P+区域掩模板;(6)金属孔掩模板。也就是说,目前需要6块掩模板。
为了降低曝光掩模板的数量,本发明实施例对IGBT结构中与源金属接触的P+区域注入和形成的顺序优化,将其置于BPSG钝化层形成和刻蚀之后。普通制造的IGBT的N+源区需要掩模板,即是说N+要像两个小岛分布在Pbody中的两边。本发明实施例,先利用曝光掩模板注入Pbody,再用同个曝光掩模板刻出的区域注入N+,形成不接触的两个独立小岛,小岛中又有两个结,就是Pbody和N+,然后中间再用一道版注入P型区域连接两个小岛,这样结构就做到了和普通IGBT一样。
本发明实施例节省了N+源区曝光掩模板以及金属孔曝光掩模板,由于减少了曝光掩模板的数量,从而减少了IGBT的生产成本,同时降低了制造工艺的难度,提高了制造的可靠性;进一步的JFET注入只会涉及多晶栅所覆盖的区域而不会影响器件有结区域,对IGBT工艺优化的巨大提升。
下面结合说明书附图对本发明实施例作进一步详细描述。
如图3所示,发明实施例绝缘栅双极型晶体管的制造方法包括下列步骤:
步骤301、对Pbody区域刻蚀,以及在Pbody区域中注入Pbody结,参见图4C。
步骤302、生成牺牲氧化层,并在N+区域中注入N+结,参见图4D。
步骤303、对BPSG钝化层进行淀积和刻蚀,参见图4E。
步骤304、对P+区域进行刻蚀并在P+区域中注入P+结,以及对金属孔进行刻蚀并对表面金属进行淀积,参见图4F。
较佳的,步骤301中,注入Pbody结时,通过第一曝光掩模板在Pbody区域中注入Pbody结。
较佳的,步骤302中,注入N+结时,通过第一曝光掩模板在N+区域中注入N+结。
即本发明实施例注入Pbody结和注入N+结所用的曝光掩模板是相同的。
较佳的,第一曝光掩模板中包含至少两个注入区域,且注入区域不相连,注入区域中间遮盖部分多晶。
本发明实施例的第一曝光掩模板在露出的注入区域中间加了遮盖的一部分多晶,可以让注入Pbody结和注入N+结时共用一张版,虽然这样做一个元胞的pbody最初注入后没有连在一起,但P+注入后就连在一起了。
较佳的,步骤304中,注入P+结时,通过第二曝光掩模板在P+区域中注入P+结,用于连接多个Pbody区域。
较佳的,步骤304中,对金属孔进行刻蚀并对表面金属进行淀积时,通过第二曝光掩模板对金属孔进行刻蚀并对表面金属进行淀积
即本发明实施例注入P+结和对金属孔进行刻蚀并对表面金属进行淀积所用的曝光掩模板是相同的。
较佳的,步骤301之前还可以进一步包括:
步骤300、在衬底基区进行场氧的生长和有源区的刻蚀,在JFET区域中注入JFET结(参见图4A),以及生长栅氧和进行多晶硅沉淀(参见图4B)。
较佳的,步骤300中,注入JFET结时,通过第三曝光掩模板在JFET区域中注入JFET结。
较佳的,步骤304之后还可以进一步包括:
步骤305、进行背面工艺处理,参见图4G。
具体的,对背面进行P+阳极的注入和退火,再淀积阳极金属,形成完整的IGBT阳极。
采用本发明实施例用到的曝光掩模板的仅为有源区模板(即第三曝光掩模板)、多晶栅模板(即第一曝光掩模板)和P+和金属孔模板(即第二曝光掩模板),本发明实施例所用的掩模板数量大幅减少至3层,不会对其它区域造成额外影响,实现了优化并且不会带来额外产品性能的牺牲。
借助SILVACO仿真软件可得,对本发明实施例经过优化的IGBT元胞区工艺流程中P+注入前和P+注入后所形成的IGBT器件结构进行了仿真比较。仿真模拟了薄片工艺制造的非穿通型绝缘栅双极型晶体管IGBT结构,其中仿真参数为P型集电区掺杂5×1018cm-3;N型基区掺杂1×1014cm-3;N型硅源区掺杂1×1020cm-3,P型基区掺杂1×1017cm-3,P+体区掺杂2×1019cm-3,仿真元胞宽度为实际元胞宽度的二分之一。
从模拟的IGBT结构可以看出,采用本发明实施例的工艺流程已经完成对除P+区域外其它表面平面结的注入和推结,P+注入前,Pbody形成了左右各自分布的两个岛型区域,尚未连接到一起以形成单个元胞的完整Pbody。
P+注入后,对IGBT单个元胞中部区域进行的P+注入形成了Pbody结,使P+注入前并未连接的左右Pbody岛型区域平整的连接到一起,使工艺步骤和曝光掩模板简化的同时也顺利完成了单个IGBT元胞的结构形成及优化。
在工艺线制造过程中还可以根据IGBT的性能对本发明实施例中的工艺步骤进行适合各个系列产品的优化,比如针对高压IGBT可适当加强P+区域的注入深度,使Pbody底部轮廓线更接近于直线;而针对高可靠性IGBT则可优化元胞大小和P+的注入剂量,减小电流流经路径的电阻等。
由于减少了曝光掩模板的数量,从而减少了IGBT的生产成本,同时降低了制造工艺的难度,提高了制造的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种绝缘栅双极型晶体管的制造方法,其特征在于,该方法包括:
对Pbody区域刻蚀,以及通过第一曝光掩模板在Pbody区域中注入Pbody结;其中所述第一曝光掩模板中包含至少两个注入区域,且注入区域不相连,注入区域中间遮盖部分多晶;
生成牺牲氧化层,并在N+区域中注入N+结;
对硼磷硅玻璃BPSG钝化层进行淀积和刻蚀;
对P+区域进行刻蚀并在P+区域中注入P+结,以及对金属孔进行刻蚀并对表面金属进行淀积。
2.如权利要求1所述的方法,其特征在于,注入N+结包括:
通过所述第一曝光掩模板在N+区域中注入N+结。
3.如权利要求1所述的方法,其特征在于,注入P+结包括:
通过第二曝光掩模板在P+区域中注入P+结,用于连接多个Pbody区域。
4.如权利要求3所述的方法,其特征在于,对金属孔进行刻蚀并对表面金属进行淀积包括:
通过第二曝光掩模板对金属孔进行刻蚀并对表面金属进行淀积。
5.如权利要求1所述的方法,其特征在于,对Pbody区域刻蚀之前还包括:
在衬底基区进行场氧的生长和有源区的刻蚀,在JFET区域中注入JFET结,以及生长栅氧和进行多晶硅沉淀。
6.如权利要求5所述的方法,其特征在于,注入JFET结包括:
通过第三曝光掩模板在JFET区域中注入JFET结。
7.如权利要求5所述的方法,其特征在于,对表面金属进行淀积之后还包括:进行背面工艺处理。
CN201110135554.9A 2011-05-24 2011-05-24 一种绝缘栅双极型晶体管的制造方法 Active CN102800588B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110135554.9A CN102800588B (zh) 2011-05-24 2011-05-24 一种绝缘栅双极型晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110135554.9A CN102800588B (zh) 2011-05-24 2011-05-24 一种绝缘栅双极型晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN102800588A CN102800588A (zh) 2012-11-28
CN102800588B true CN102800588B (zh) 2014-12-10

Family

ID=47199658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110135554.9A Active CN102800588B (zh) 2011-05-24 2011-05-24 一种绝缘栅双极型晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN102800588B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810284A (zh) * 2014-01-23 2015-07-29 北大方正集团有限公司 场效应管的制造方法
CN107068569B (zh) * 2017-03-16 2020-02-14 重庆中科渝芯电子有限公司 一种带背面腐蚀氧化层工艺的功率mosfet制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437399B1 (en) * 1997-06-30 2002-08-20 Fairchild Semiconductor Corporation Semiconductor structures with trench contacts
CN1729578A (zh) * 2002-12-19 2006-02-01 西利康尼克斯股份有限公司 具有注入漏极漂移区和厚底部氧化物的沟槽金属-绝缘体-半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335670A (ja) * 1997-05-30 1998-12-18 Matsushita Electric Works Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437399B1 (en) * 1997-06-30 2002-08-20 Fairchild Semiconductor Corporation Semiconductor structures with trench contacts
CN1729578A (zh) * 2002-12-19 2006-02-01 西利康尼克斯股份有限公司 具有注入漏极漂移区和厚底部氧化物的沟槽金属-绝缘体-半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-335670A 1998.12.18 *

Also Published As

Publication number Publication date
CN102800588A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
CN103413824A (zh) 一种rc-ligbt器件及其制作方法
CN105185826B (zh) 一种横向rc-igbt器件
CN104009072A (zh) 一种绝缘栅双极型晶体管及其制作方法
CN103022099B (zh) 一种igbt集电极结构及其制备方法
CN102800588B (zh) 一种绝缘栅双极型晶体管的制造方法
CN100568469C (zh) 低导通阻抗功率场效应管vdmos的制作方法
CN104103522A (zh) 一种高耐压超结终端结构的制备方法
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN103560149B (zh) 绝缘栅双极型晶体管及其制造方法
CN103151251A (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
CN109461769B (zh) 一种沟槽栅igbt器件结构及其制作方法
CN113097287A (zh) 一种igbt芯片终端结构及igbt芯片终端结构制作方法
CN104078498B (zh) 一种沟槽隔离横向绝缘栅双极型晶体管
CN108091567B (zh) 半超结fs iegt结构及其制造方法
CN102290436A (zh) 新型绝缘栅双极晶体管背面结构及其制备方法
CN113363322B (zh) N沟道的沟槽型vdmos和沟槽型igbt
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN102931223B (zh) Igbt集电极结构
CN103151262A (zh) 平面型绝缘栅双极型晶体管及其制备方法
CN113206013A (zh) 具有背面缓冲层结构的igbt器件及其制备方法
CN104393032A (zh) 一种平面栅igbt及其制作方法
CN202221762U (zh) 新型绝缘栅双极晶体管背面结构
CN102956687A (zh) 一种基于双沟道结构的soi-ligbt器件
CN203013730U (zh) Igbt背面集电极结构
CN205004338U (zh) 一种半导体器件的栅极结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220725

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.