CN107068569B - 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 - Google Patents
一种带背面腐蚀氧化层工艺的功率mosfet制造方法 Download PDFInfo
- Publication number
- CN107068569B CN107068569B CN201710155478.5A CN201710155478A CN107068569B CN 107068569 B CN107068569 B CN 107068569B CN 201710155478 A CN201710155478 A CN 201710155478A CN 107068569 B CN107068569 B CN 107068569B
- Authority
- CN
- China
- Prior art keywords
- layer
- power mosfet
- photoetching
- steps
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 116
- 238000001259 photo etching Methods 0.000 claims abstract description 32
- 230000007797 corrosion Effects 0.000 claims abstract description 20
- 238000005260 corrosion Methods 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 210000000746 body region Anatomy 0.000 claims description 8
- 238000005275 alloying Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229910016570 AlCu Inorganic materials 0.000 claims description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000001556 precipitation Methods 0.000 abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- 239000002244 precipitate Substances 0.000 abstract description 3
- 238000010301 surface-oxidation reaction Methods 0.000 abstract description 3
- 239000012634 fragment Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 23
- 230000001681 protective effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种带背面腐蚀氧化层工艺的功率MOSFET制造方法；在流程中涉及用键合保护层(NECK区)低淀SiO2和介质缓冲层低淀SiO2的步骤后，分别增加一次背面腐蚀氧化层工艺，用于去除圆片背面氧化层，降低圆片应力。本发明有效解决圆片因应力失调而导致的曲翘形变，有效解决了因圆片翘曲而导致的光刻机系统无法吸片的问题；同时能降低圆片在后续采用ECHUCK腔室的设备工时，由于背面光滑而导致的滑片碎片的风险。其工艺具备较好的推广性和适用性，可广泛用于功率MOSFET的工艺制造领域以及其他制程的加工过程中。
Description
技术领域
本发明涉及半导体器件制造领域，具体是一种带背面腐蚀氧化层工艺的功率MOSFET制造方法。
背景技术
在功率MOSFET器件制造领域，比较常规的制造流程通常需要经过厚场氧生长、多晶淀积、介质层淀积、金属薄膜溅射等主要的厚膜工艺。其中，低淀SiO2工艺以其台阶覆盖性和保形性被广泛运用。对于一些高可靠应用的MOSFET，为了避免在封装过程中硅铝丝在芯片键合时，对键合点下方的有源区器件造成损伤，会在加工过程中增加一次低温淀积SiO2,通过版图设计和光刻刻蚀，在键合点下方设计厚氧键合保护区，以避免键合应力损伤。设计者也会将该层用于加厚栅多晶下的NECK区氧化层厚度，用于降低米勒电容，提高器件的动态特性。而对于一些高台阶的器件设计方案，也需要设计者采用低温淀积SiO2作为介质缓冲层，用于平缓前层台阶，以避免由于台阶过大导致的介质膜应力不匹配而在台阶底部形成介质裂口，造成器件漏电通道或栅源短路。常规的功率MOSFET加工流程如图1所示，而采用上述低温淀积形成键合保护区和介质缓冲层加工方法的流程图通常如图2所示。
对于采用图2方式加工的功率MOSFET，由于键合保护层（NECK区）和介质层对光刻尺寸有一定要求，如果采用纯湿法腐蚀氧化层，由于其各向同性的特点，会造成氧化层横向腐蚀，导致膜层台阶过于平缓而达不到设计要求。故通常的做法是采用干+湿或纯干法刻蚀来达成设计目标，而这就会导致圆片在键合保护层（NECK区）低淀SiO2和介质缓冲层低淀SiO2时，在圆片背面同步生长的背面氧化层无法被去除掉。残留下的背面氧化层有两方面不良影响：
（1）对于大多数重掺衬底的功率MOSFET，衬底大多采用多晶硅背封结构，而在键合保护层（NECK区）低淀SiO2而在圆片背面形成的背面氧化层，会在之后MOSFET的栅多晶淀积时，于圆片背面形成多晶-厚氧-多晶的夹心层结构。键合保护层（NECK区）厚氧通常在400nm～800nm，比常规的栅氧厚度50nm～90nm大了一个数量级。此时，多晶与氧化层的应力失调效应因为氧化层厚度增大而变得显著，且会在后道工艺中因各类膜层的应力累加而越发严重，尤其当完成互连金属溅射时，圆片的曲翘变形会达到一个峰值，导致其不能被光刻机识别，从而造成圆片报废。尤其对圆片曲翘要求较高的I线光刻机来说，这类情况将更为显著。
（2）对于P5000这类采用E-CHUCK腔室的设备，如PECVD淀积机台或介质层刻蚀机台，由于圆片在腔体内进行工艺时需要采取静电吸附背面的模式进行固定，这需要圆片背面有一定的粗糙度。而经过介质缓冲层低淀SiO2形成的背面氧化层，相对于衬底Si基更加光滑，会导致一定概率的工艺时滑片现象，造成圆片报废并损坏设备腔体。
发明内容
本发明的目的是解决现有技术中，在功率MOSFET中加工过程中出现的圆片翘曲变形、光刻机无法吸片和设备腔体滑片等问题。
为实现本发明目的而采用的技术方案是这样的，一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于，包括衬底材料、外延层、body区、源区、键合保护层（NECK区）低淀SiO2、正光刻胶、栅氧层、多晶硅层、低淀介质缓冲层、PE介质层和金属层；
进行以下步骤：
1）完成衬底材料、外延层、body区和源区后，进行键合保护层（NECK区）低淀SiO2；
2）在键合保护层（NECK区）低淀SiO2的上表面覆盖正光刻胶后，进行第一次背面腐蚀；
3）进行正面去胶和键合保护层（NECK区）低淀SiO2的光刻；
4）生长栅氧层和多晶硅层，并进行多晶光刻；
5）进行介质缓冲层低淀积SiO2，并覆盖正光刻胶后，进行第二次背面腐蚀；
6）进行正面去胶和PE介质层的覆盖；
7）进行孔光刻刻蚀、溅射互连金属层、互连金属层光刻刻蚀；
8）合金、钝化。
进一步，所述步骤2）和步骤5）中覆盖正光刻胶厚度为1μm～3μm，烘烤温度为100℃～140℃，烘烤时间为20min～40min。
进一步，所述步骤2）和步骤5）中的第一次背面腐蚀和第二次背面腐蚀均采用体积比为7︰1的NH4F︰HF溶液，腐蚀时间为8min～10min。
进一步，所述步骤3）和步骤6）中的去胶过程采用体积比为4︰1的H2SO4：H2O2溶液，进行湿法去胶，时间为8min～15min。
进一步，所述步骤4）中采用立式水平炉进行栅氧多晶生长，所述栅氧层的厚度为55nm～80nm，多晶硅层的厚度为650nm～750nm。
用常规方式进行键合保护层（NECK区）低淀SiO2和多晶硅层光刻；
进一步，所述低淀介质缓冲层的厚度为0.4μm～0.8μm；
所述PE介质层的厚度为0.5～0.8μm，所述PE介质层的材料包括BPSG（硼磷硅玻璃）或PSG（磷硅玻璃）。
进一步，所述步骤7）中的进行孔光刻刻蚀能够使用纯干法刻蚀，也能够使用干+湿刻蚀；
所述互连金属层光刻刻蚀中光刻为正胶投影光刻，刻蚀能够是等离子刻蚀，也能够是湿法腐蚀。
进一步，所述金属层的厚度为3.5μm～4.5μm，材料包括AlSiCu、AlSi或AlCu。
进一步，所述步骤8）中的合金温度380℃～440℃，合金时间30min～60min，气氛为氮气。
本发明的技术效果是毋庸置疑的，本发明具有以下优点：
1）本发明在加工过程中涉及低淀SiO2的步骤后，增加背面腐蚀氧化层工序，能去除圆片背面氧化层，解决圆片因应力失调而导致的曲翘形变，有效解决了因圆片翘曲而导致的光刻机系统无法吸片的问题。
通过对两套N沟道MOSFET制程的流片统计，在未采取背面腐蚀之前，圆片在金属光刻时曲翘度为170μm左右,大于I10最大允许值150μm左右，导致其在金属后I10光刻机上出现真空吸附问题的概率为100%，而在采用了背面腐蚀工序后，圆片在金属光刻时曲翘度为130μm左右，彻底杜绝该异常发生。
2）本发明在加工过程中涉及低淀SiO2的步骤，增加背面腐蚀氧化层工序，能去除圆片背面氧化层，增加圆片背面的粗糙度，降低了圆片在后续采用E CHUCK腔室的设备工时，由于背面光滑而导致的偶发滑片碎片的风险。
3）本发明工序属于通用的模块化工序，具有较好的推广性和适用性，能推广到其他制程和产品加工中。
附图说明
图1是常规功率MOSFET的制造工艺示意图；
图2是采用键合保护层（NECK区）低淀SiO2和介质缓冲层低淀SiO2的功率MOSFET的制造工艺示意图
图3是本发明中采用背面腐蚀氧化层工序模块的，带键合保护层（NECK区）低淀SiO2和介质缓冲层低淀SiO2的功率MOSFET的制造工艺示意图；
图4是完成环区、阱区、有源区后的功率MOSFET器件剖面示意图；
图5是完成键合保护层（NECK区）低淀SiO2后的功率MOSFET器件剖面示意图；
图6是增加第一次正面涂胶保护后的功率MOSFET器件剖面示意图；
图7是完成第一次背面腐蚀、进行正面去胶并进行键合保护层（NECK区）低淀SiO2光刻后的MOSFET器件剖面示意图；
图8是进行栅氧多晶生长，多晶光刻后的功率MOSFET器件剖面示意图；
图9是进行介质缓冲层低淀SiO2后的功率MOSFET器件剖面示意图；
图10是完成第二次背面腐蚀工序后的MOSFET器件剖面示意图；
图11是完成PE介质淀积和孔光刻后的MOSFET器件剖面示意图
图12是溅射互连金属后的MOSFET器件剖面示意图
图中：功率MOSFET衬底的衬底材料1、外延层2、body区3、源区4、键合保护层（NECK区）低淀SiO25、正光刻胶6、栅氧7、多晶硅8、介质缓冲层9、PE介质层10、金属11。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
如图3所示为本发明中采用背面腐蚀氧化层工序模块的，带键合保护层（NECK区）低淀SiO2和介质缓冲层低淀SiO2的功率MOSFET的制造工艺示意图；具体的：
一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于，包括衬底材料1、外延层2、body区3、源区4、键合保护层（NECK区）低淀SiO2 5、正光刻胶6、栅氧层7、多晶硅层8、介质缓冲层9、PE介质层10和金属层11；
进行以下步骤：
1）如图4所示，按照功率MOSFET的常规方法完成衬底材料1、外延层2、body区3和源区4后；采用低温淀积SiO2的方式形成键合保护层（NECK区），即进行键合保护层（NECK区）低淀SiO2 5；淀积温度600℃～700℃、淀积厚度为0.4μm～0.8μm，如图5所示；
2）在键合保护层（NECK区）低淀SiO2 5的上表面覆盖正光刻胶6后，进行第一次背面腐蚀；
所述正光刻胶6的厚度为1μm～3μm、烘烤温度为100℃～140℃、烘烤时间为20min～40min，增强胶的稳定性，具体如图6所示；
所述第一次背面腐蚀：采用溶液配比为7︰1的NH4F︰HF进行背面氧化层腐蚀，腐蚀时间为8min～10min，确保背面淀积的SiO2全部被漂光；
3）进行正面去胶和键合保护层（NECK区）低淀SiO2 5的光刻；
所述正面去胶：采用溶液配比为4︰1的H2SO4︰H2O2进行湿法去胶，工艺时间为8min～15min；
用过常规方式完成键合保护层（NECK区）光刻，如图7所示；
4）生长栅氧层7和多晶硅层8，并进行多晶光刻；
采用立式水平炉进行栅氧层7、多晶硅层8的生长，栅氧厚度为55nm～80nm，多晶厚度为650nm～750nm，采用常规方式完成多晶刻蚀步骤，如图8所示。
5）进行介质缓冲层9低淀积SiO2，并覆盖正光刻胶6后，进行第二次背面腐蚀；
采用进行低温淀积形成介质缓冲层9，其淀积温度为600℃～700℃、淀积厚度为0.4μm～0.8μm；如图9所示。
所述正性光刻胶6的厚度为1μm～3μm、烘烤温度为100℃～140℃、烘烤时间为20min～40min，增强胶的稳定性；
所述第二次背面腐蚀：采用溶液配比为7︰1的NH4F︰HF进行背面氧化层腐蚀，腐蚀时间为8min～10min，确保背面淀积的SiO2全部被漂光；
6）进行正面去胶和PE介质层10的覆盖；
所述正面去胶：采用溶液配比为4︰1的H2SO4︰H2O2进行湿法去胶，工艺时间为8min～15min；如图10所示。
7）进行孔光刻刻蚀、溅射互连金属层11、互连金属层11光刻刻蚀；
具体的：进行PECVD介质淀积，厚度为0.5～0.8μm，可以采用BPSG或PSG，使总介质膜厚度保持在0.95～1.1μm；
孔光刻：涂2μm～3μm厚胶、曝光、显影
孔刻蚀：可以用纯干法刻蚀，也可采用干+湿刻蚀，将器件源和body区同步开出，如图11所示。
溅射互连金属铝薄膜：3.6μm～4.4μm；
互连金属铝光刻：涂2.6μm厚胶、曝光、显影。
互连金属铝刻蚀：采用湿法腐蚀，剥离液体积组分为H3PO4：CH3COOH︰HNO3︰H2O；比例：15︰1︰1︰1；剥离时间：5min～15min；温度：42±2℃。
8）合金、钝化。
金属合金：合金温度为435℃，合金时间为30min，合金气氛为N2，N2流量为20L/min。完成以上工艺后如图12所示。
Claims (9)
1.一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于，包括衬底材料（1）、外延层（2）、体区（3）、源区（4）、键合保护层（5）、正光刻胶（6）、栅氧层（7）、多晶硅层（8）、介质缓冲层（9）、PECVD介质淀积形成的介质层（10）和金属层（11）；
进行以下步骤：
1）完成衬底材料（1）、外延层（2）、体区（3）和源区（4）后，采用低温淀积SiO2的方式形成键合保护层（5）；
2）在键合保护层（5）的上表面覆盖正光刻胶（6）后，进行第一次背面腐蚀；
3）进行正面去胶和键合保护层（5）的光刻，剩余的所述键合保护层（5）即颈区；
4）生长栅氧层（7）和多晶硅层（8），并进行多晶光刻；
5）进行低温淀积SiO2形成介质缓冲层（9），并覆盖正光刻胶（6）后，进行第二次背面腐蚀；
6）进行正面去胶和介质层（10）的覆盖；
7）进行孔光刻刻蚀、溅射互连金属层（11）、互连金属层（11）光刻刻蚀；
8）合金、钝化。
2.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述步骤2）和步骤5）中覆盖正光刻胶（6）厚度为1μm～3μm，烘烤温度为100℃～140℃，烘烤时间为20min～40min。
3.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述步骤2）和步骤5）中的第一次背面腐蚀和第二次背面腐蚀均采用体积比为7︰1的NH4F︰HF溶液，腐蚀时间为8min～10min。
4.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述步骤3）和步骤6）中的去胶过程采用体积比为4︰1的H2SO4：H2O2溶液，进行湿法去胶，时间为8min～15min。
5.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述步骤4）中采用立式水平炉进行栅氧多晶生长，所述栅氧层（7）的厚度为55nm～80nm，多晶硅层（8）的厚度为650nm～750nm。
6.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述介质缓冲层（9）的厚度为0.4μm～0.8μm；
所述介质层（10）的厚度为0.5～0.8μm，所述介质层（10）的材料包括BPSG或PSG。
7.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述步骤7）中的进行孔光刻刻蚀能够使用纯干法刻蚀，也能够使用干+湿刻蚀；
所述互连金属层（11）光刻刻蚀中光刻为正胶投影光刻，刻蚀能够是等离子刻蚀，也能够是湿法腐蚀。
8.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述金属层（11）的厚度为3.5μm～4.5μm，材料包括AlSiCu、AlSi或AlCu。
9.根据权利要求1所述的一种带背面腐蚀氧化层工艺的功率MOSFET制造方法，其特征在于：所述步骤8）中的合金温度为380℃～440℃，合金时间为30min～60min，气氛为氮气。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710155478.5A CN107068569B (zh) | 2017-03-16 | 2017-03-16 | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710155478.5A CN107068569B (zh) | 2017-03-16 | 2017-03-16 | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107068569A CN107068569A (zh) | 2017-08-18 |
| CN107068569B true CN107068569B (zh) | 2020-02-14 |
Family
ID=59621214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710155478.5A Active CN107068569B (zh) | 2017-03-16 | 2017-03-16 | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107068569B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108198759A (zh) * | 2017-12-04 | 2018-06-22 | 重庆中科渝芯电子有限公司 | 一种提高平面vdmos柵氧击穿的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| CN102487050A (zh) * | 2010-12-03 | 2012-06-06 | 比亚迪股份有限公司 | 功率半导体器件及其制造方法 |
| CN102800588A (zh) * | 2011-05-24 | 2012-11-28 | 北大方正集团有限公司 | 一种绝缘栅双极型晶体管的制造方法 |
| CN104253042A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极晶体管的制造方法 |
| CN105185701A (zh) * | 2015-09-18 | 2015-12-23 | 重庆中科渝芯电子有限公司 | 一种用于功率mosfet低欧姆接触金属结构的制造方法 |
-
2017
- 2017-03-16 CN CN201710155478.5A patent/CN107068569B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262336A (en) * | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
| CN102487050A (zh) * | 2010-12-03 | 2012-06-06 | 比亚迪股份有限公司 | 功率半导体器件及其制造方法 |
| CN102800588A (zh) * | 2011-05-24 | 2012-11-28 | 北大方正集团有限公司 | 一种绝缘栅双极型晶体管的制造方法 |
| CN104253042A (zh) * | 2013-06-28 | 2014-12-31 | 无锡华润上华半导体有限公司 | 一种绝缘栅双极晶体管的制造方法 |
| CN105185701A (zh) * | 2015-09-18 | 2015-12-23 | 重庆中科渝芯电子有限公司 | 一种用于功率mosfet低欧姆接触金属结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107068569A (zh) | 2017-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11876014B2 (en) | Method of transferring device layer to transfer substrate and highly thermal conductive substrate | |
| US8435417B2 (en) | Method of manufacturing semiconductor device | |
| KR101488667B1 (ko) | Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법 | |
| US8487440B2 (en) | Backside processing of semiconductor devices | |
| US11361969B2 (en) | Device substrate with high thermal conductivity and method of manufacturing the same | |
| WO2013064009A1 (zh) | 一种半导体厚金属结构制作方法 | |
| CN111755377A (zh) | 一种晶圆解键合方法 | |
| CN107068569B (zh) | 一种带背面腐蚀氧化层工艺的功率mosfet制造方法 | |
| CN114300344A (zh) | 一种利用载盘进行SiC晶圆加工的工艺 | |
| JP3632531B2 (ja) | 半導体基板の製造方法 | |
| CN108231543B (zh) | 改善多晶硅台阶侧面金属残留的方法 | |
| CN104037119B (zh) | 半导体结构的形成方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| CN118737824A (zh) | 半导体晶圆的离子刻蚀方法 | |
| KR100505427B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN116844952A (zh) | 一种半导体晶圆的分离方法 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| CN114121631A (zh) | Sgt的屏蔽栅的制作方法 | |
| JPS5864029A (ja) | 半導体装置の製造方法 | |
| JPS5956734A (ja) | 半導体装置の製造方法 | |
| KR20040059730A (ko) | 반도체 소자의 제조 방법 | |
| KR20050074088A (ko) | 반도체 소자의 제조 방법 | |
| JPH10270547A (ja) | 誘電体分離基板を用いた集積回路の製造方法 | |
| KR20090102545A (ko) | 패드 변색 방지 방법 | |
| KR20050071209A (ko) | 반도체용 피아이큐 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |