CN114121631A - Sgt的屏蔽栅的制作方法 - Google Patents

Sgt的屏蔽栅的制作方法 Download PDF

Info

Publication number
CN114121631A
CN114121631A CN202111367848.4A CN202111367848A CN114121631A CN 114121631 A CN114121631 A CN 114121631A CN 202111367848 A CN202111367848 A CN 202111367848A CN 114121631 A CN114121631 A CN 114121631A
Authority
CN
China
Prior art keywords
sgt
manufacturing
polycrystalline silicon
photoresist
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111367848.4A
Other languages
English (en)
Inventor
张蕾
钱佳成
刘秀勇
陈正嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202111367848.4A priority Critical patent/CN114121631A/zh
Publication of CN114121631A publication Critical patent/CN114121631A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明提供一种SGT的屏蔽栅的制作方法，包括以下步骤：制作形成场氧化层；淀积多晶硅层；对所述多晶硅层的表面进行湿法清洗；在所述多晶硅层的表面涂布光刻胶；对所述多晶硅层和所述光刻胶进行等比例回刻；刻蚀去除晶圆背面的多晶硅。本发明可以有效的改善晶圆的翘曲水平，并释放炉管产能，降低成本。

Description

SGT的屏蔽栅的制作方法
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种SGT的屏蔽栅的制作方法。
背景技术
SGT(Split Gate MOSFET，分立栅金属-氧化物半导体场效应晶体管)，其屏蔽栅(Source Poly，源极多晶硅)通过FUR(扩散炉)Poly DEP(多晶硅淀积)的形式形成。图1～图4示出了现有技术中屏蔽栅的制作过程。参照图1，制作形成场氧化层(FOX，Field Oxide)101。然后，参照图2，淀积一道多晶硅层102，其厚度为
Figure BDA0003361511170000011
此时，会出现“V”口103。由于Poly DEP的填充特性，参照图3，需要继续淀积至
Figure BDA0003361511170000012
甚至
Figure BDA0003361511170000013
Figure BDA0003361511170000014
才可以消除Poly填充“V”口103。然后，参照图4，进行背面刻蚀(Backside Etch)。
随着多晶硅填充厚度增加，炉管热制程工艺步骤增多，恶化晶圆的翘曲水平，且占用炉管产能。
发明内容
本发明要解决的技术问题是为了克服现有技术的SGT的屏蔽栅的制作过程占用炉管产能且恶化晶圆的翘曲水平的缺陷，提供一种SGT的屏蔽栅的制作方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种SGT的屏蔽栅的制作方法，包括以下步骤：
S1、制作形成场氧化层；
S2、淀积多晶硅层；
S3、对所述多晶硅层的表面进行湿法清洗；
S4、在所述多晶硅层的表面涂布光刻胶；
S5、对所述多晶硅层和所述光刻胶进行等比例回刻；
S6、刻蚀去除晶圆背面的多晶硅。
较佳地，在步骤S5和步骤S6之间，所述制作方法还包括以下步骤：
湿法去除所述等比例回刻过程中产生的聚合物。
较佳地，在步骤S2中，淀积的所述多晶硅层的厚度的范围为
Figure BDA0003361511170000021
较佳地，在步骤S2中，淀积所述多晶硅层采用的温度的范围为500～600℃。
较佳地，在步骤S4中，涂布的所述光刻胶的厚度的范围为0.5～2.0μm(微米)。
本发明的积极进步效果在于：本发明可以有效的改善晶圆的翘曲水平，并释放炉管产能，降低成本。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为现有技术的SGT的屏蔽栅制造过程中形成场氧化层的示意图。
图2为现有技术的SGT的屏蔽栅制造过程中形成一道多晶硅层的示意图。
图3为现有技术的SGT的屏蔽栅制造过程中继续淀积多晶硅以填充“V”口的示意图。
图4为现有技术的SGT的屏蔽栅制造过程中进行背面刻蚀的示意图。
图5为本发明的一较佳实施例的SGT的屏蔽栅的制作方法的流程图。
图6为本发明的一较佳实施例的SGT的屏蔽栅的制作方法形成场氧化层的示意图。
图7为本发明的一较佳实施例的SGT的屏蔽栅的制作方法淀积多晶硅层的流程图。
图8为本发明的一较佳实施例的SGT的屏蔽栅的制作方法涂布光刻胶的示意图。
图9为本发明的一较佳实施例的SGT的屏蔽栅的制作方法刻蚀去除晶圆背面的多晶硅的示意图。
具体实施方式
下面举一较佳实施例，并结合附图来更清楚完整地说明本发明。
本实施例提供一种SGT的屏蔽栅的制作方法。参照图5，该SGT的屏蔽栅的制作方法包括以下步骤：
步骤S201、制作形成场氧化层。
步骤S202、淀积多晶硅层。
步骤S203、对多晶硅层的表面进行湿法清洗。
步骤S204、在多晶硅层的表面涂布光刻胶。
步骤S205、对多晶硅层和光刻胶进行等比例回刻。
步骤S206、湿法去除回刻过程中产生的聚合物。
步骤S207、刻蚀去除晶圆背面的多晶硅。
具体实施时，在步骤S201中，参照图6，制作形成场氧化层101。
然后，在步骤S202中，参照图7，淀积多晶硅层102。作为一种可选的实施方式，多晶硅层102的淀积厚度的较佳范围为
Figure BDA0003361511170000031
淀积多晶硅层所采用的温度的较佳范围为500～600℃；淀积多晶硅的浓度可根据需要合理设置。
然后，根据步骤S203，对多晶硅层102的表面进行湿法清洗，以去除氧化物。
接下来，在步骤S204中，参照图8，在在多晶硅层102的表面涂布光刻胶2。作为一种可选的实施方式，光刻胶2的厚度的较佳范围为0.5～2.0μm，涂布的光刻胶的类型可根据需要合理选择。涂布光刻胶2的步骤采用光刻机台实现，但并不限于光刻机台。
然后，根据步骤S205，对多晶硅层和光刻胶进行等比例回刻。也即，调整多晶硅层和光刻胶的刻蚀比(Etch rate)为1:1，进行回刻。这样有助于改善回刻后的剖面轮廓(profile)。
然后，根据步骤S206，湿法去除回刻过程中产生的聚合物。
接下来，在步骤S207中，参照图9，刻蚀去除晶圆背面的多晶硅。
接下来，制作SGT的其他部分。
根据本实施例的SGT的屏蔽栅的制作方法，可以有效的改善晶圆的翘曲水平，并释放炉管产能，降低成本。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (5)

1.一种SGT的屏蔽栅的制作方法，其特征在于，包括以下步骤：
S1、制作形成场氧化层；
S2、淀积多晶硅层；
S3、对所述多晶硅层的表面进行湿法清洗；
S4、在所述多晶硅层的表面涂布光刻胶；
S5、对所述多晶硅层和所述光刻胶进行等比例回刻；
S6、刻蚀去除晶圆背面的多晶硅。
2.如权利要求1所述的SGT的屏蔽栅的制作方法，其特征在于，在步骤S5和步骤S6之间，所述制作方法还包括以下步骤：
湿法去除所述等比例回刻过程中产生的聚合物。
3.如权利要求1所述的SGT的屏蔽栅的制作方法，其特征在于，在步骤S2中，淀积的所述多晶硅层的厚度的范围为
Figure FDA0003361511160000011
4.如权利要求1所述的SGT的屏蔽栅的制作方法，其特征在于，在步骤S2中，淀积所述多晶硅层采用的温度的范围为500～600℃。
5.如权利要求1所述的SGT的屏蔽栅的制作方法，其特征在于，在步骤S4中，涂布的所述光刻胶的厚度的范围为0.5～2.0μm。
CN202111367848.4A 2021-11-18 2021-11-18 Sgt的屏蔽栅的制作方法 Pending CN114121631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111367848.4A CN114121631A (zh) 2021-11-18 2021-11-18 Sgt的屏蔽栅的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111367848.4A CN114121631A (zh) 2021-11-18 2021-11-18 Sgt的屏蔽栅的制作方法

Publications (1)

Publication Number Publication Date
CN114121631A true CN114121631A (zh) 2022-03-01

Family

ID=80397355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111367848.4A Pending CN114121631A (zh) 2021-11-18 2021-11-18 Sgt的屏蔽栅的制作方法

Country Status (1)

Country Link
CN (1) CN114121631A (zh)

Similar Documents

Publication Publication Date Title
US9252240B2 (en) Manufacturing method for semiconductor device with discrete field oxide structure
CN113506720B (zh) 一种晶圆背面平整度改善的方法
US20050142804A1 (en) Method for fabricating shallow trench isolation structure of semiconductor device
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN114121631A (zh) Sgt的屏蔽栅的制作方法
CN111524796A (zh) 一种碳化硅功率器件制备中碳化硅外延片及其处理方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
US8633113B2 (en) Method for fabricating a bottom oxide layer in a trench
CN109300781B (zh) Ono膜层的制造方法
TWI706452B (zh) 閘結構之製造方法及閘結構
US20030003680A1 (en) Method for manufacturing isolating structures
JP5018607B2 (ja) 半導体装置の製造方法
CN106206284B (zh) 改进型蚀刻工艺
CN117690789B (zh) 半导体结构及其制备方法
JPH07135247A (ja) 半導体装置の製造方法
CN101728255B (zh) 在晶圆上制造栅极的方法
CN109037048B (zh) 提高氮化膜刻蚀面内均匀性的方法
KR100390909B1 (ko) 반도체소자의 게더링 방법
US20140231893A1 (en) Capacitor and preparation method thereof
CN116313752A (zh) 一种沟槽型器件沉积碳膜的方法和沟槽型器件
KR100755124B1 (ko) Ｇｏｉ 특성을 개선하는 반도체 소자의 게이트 형성 방법
CN116960055A (zh) 一种沟槽型SiC MOSFET源接触孔的刻蚀方法
KR20040006424A (ko) 반도체 소자의 제조 방법
CN116110789A (zh) 高压金属栅极器件的制造方法
CN115083931A (zh) 改善晶圆翘曲的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination