JP2022037368A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022037368A
JP2022037368A JP2020141463A JP2020141463A JP2022037368A JP 2022037368 A JP2022037368 A JP 2022037368A JP 2020141463 A JP2020141463 A JP 2020141463A JP 2020141463 A JP2020141463 A JP 2020141463A JP 2022037368 A JP2022037368 A JP 2022037368A
Authority
JP
Japan
Prior art keywords
film
trench
semiconductor
semiconductor substrate
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020141463A
Other languages
English (en)
Inventor
寛 柴田
Hiroshi Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2020141463A priority Critical patent/JP2022037368A/ja
Priority to US17/401,484 priority patent/US11961921B2/en
Priority to CN202110960249.7A priority patent/CN114121904A/zh
Publication of JP2022037368A publication Critical patent/JP2022037368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945Trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Figure 2022037368000001
【課題】容量絶縁膜の耐圧の低下を抑えるとともに印加電圧に応じたトレンチキャパシタの容量の変動を抑えることが可能な半導体装置を提供する。
【解決手段】半導体基板と、半導体基板の1の面から内部に向かって伸長するように形成されたトレンチの内壁表面を覆い且つ内壁表面から連続して半導体基板の1の面に延在するように形成され、不純物がドープされた半導体膜と、半導体膜を挟んで半導体基板と対向する位置に設けられ、半導体基板の1の面に延在する第1の部分と、第1の部分から連続してトレンチを埋めるように延在する第2の部分と、を有する対向電極と、半導体膜と対向電極とを絶縁する絶縁膜と、を有する。
【選択図】図1

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体製造技術の向上に伴い、回路内の単位面積(単位情報投影面積)当たりにより多く且つ高性能の素子を搭載する高密度化が進んでいる。半導体メモリ等に用いられるキャパシタ素子では、半導体基板に溝形状(トレンチ)を形成し、3次元構造化することによって表面積を大きくし、単位面積当たりの容量密度を上げる手法が知られている(例えば、特許文献1、特許文献2)。
特開2009-141307号公報 特開2005-142549号公報
半導体基板の溝形状(トレンチ)の形成には、一般的にドライエッチングの手法が用いられる。ドライエッチングでは、トレンチの側壁は極力平滑になるように工夫される。しかし、側壁の表面は必ずしも完全に平滑な状態ではなく、表面荒れと認識されるレベルの微細な凹凸が発生する場合がある。
こうした微細な凹凸が形成されたトレンチの側壁に、トレンチキャパシタを構成する容量絶縁膜を直接形成した場合、絶縁膜の成膜特性により、微細な凹凸構造の鋭角形状の部分において容量絶縁膜の薄膜化が生じる。薄膜化は、容量絶縁膜の耐圧の低下を引き起こす。また、デバイスの動作時に対向電極に電圧をかけた際には、微細な凹凸構造の鋭角な形状の部分に電界が集中する。このような電界の集中も、容量絶縁膜の耐圧の低下要因になるという問題があった。
また、上記従来技術のように、半導体基板の低不純物濃度領域にそのままトレンチキャパシタを形成した場合、対向電極に印加する電圧によって容量が変動する特性(所謂MOSキャパシタのC-V特性)が生じてしまう。そこで、このような特性が生じることを防ぐため、トレンチキャパシタの形成領域周辺にイオン注入法等により高不純物濃度領域を形成したり、斜め回転イオン注入によりトレンチ側壁及び底部の表面近傍に高不純物濃度領域を形成したりすることが行われている。しかし、これらの対策方法を用いた場合、トレンチキャパシタの微細化が進み、開口幅が狭くなる、深さが深くなる等によりトレンチのアスペクト比が高くなるにつれて実施が困難になるという問題があった。
本発明は、上記問題点に鑑みてなされたものであり、容量絶縁膜の耐圧の低下を抑えるとともに、印加電圧に応じたトレンチキャパシタの容量の変動を抑えることが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板と、前記半導体基板の1の面から内部に向かって伸長するように形成されたトレンチの内壁表面を覆い且つ前記内壁表面から連続して前記半導体基板の前記1の面に延在するように形成され、不純物がドープされた半導体膜と、前記半導体膜を挟んで前記半導体基板と対向する位置に設けられ、前記半導体基板の前記1の面に延在する第1の部分と、前記第1の部分から連続して前記トレンチを埋めるように延在する第2の部分と、を有する対向電極と、前記半導体膜と前記対向電極とを絶縁する絶縁膜と、を有することを特徴とする。
また、本発明に係る半導体装置の製造方法は、ドライエッチングにより、半導体基板の1の面から内部に向かって伸長するトレンチを形成するステップと、不純物がドープされた半導体膜を、前記トレンチの内壁表面を覆い且つ前記内壁表面から連続して前記半導体基板の前記1の面に延在するように形成するステップと、前記半導体膜の表面に絶縁膜を形成するステップと、前記半導体基板の前記1の面に延在する第1の部分と、前記第1の部分から連続して前記トレンチを埋めるように延在する第2の部分と、を有する対向電極を前記絶縁膜上に形成するステップと、を含むことを特徴とする。
本発明の半導体装置によれば、容量絶縁膜の耐圧の低下を抑えるとともに、トレンチキャパシタの容量の印加電圧に応じた変動を抑えることが可能となる。
本発明の実施例1に係る半導体装置の構造を示す断面図である。 図1の破線で囲われた部分を拡大して示す図である。 実施例1の半導体装置の製造手順を示すフローチャートである。 本発明の実施例2に係るトレンチキャパシタの構造を示す断面図である。 本発明の実施例2に係るトレンチキャパシタの容量絶縁膜の形成工程における表面の一部を示す断面図である。 本発明の実施例2に係るトレンチキャパシタの熱アニール処理後の表面の一部を示す断面図である。 実施例2の半導体装置の製造手順を示すフローチャートである。
以下に本発明の好適な実施例を詳細に説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。
図1は、本発明の実施例1に係る半導体装置100の構成を示す断面図である。半導体装置100は、半導体基板10及び対向電極11を含む。半導体基板10には、トレンチキャパシタTCが形成されている。
半導体基板10は、例えばシリコン(Si)基板から構成されている。半導体基板10の素子搭載領域を構成する面(以下、1の面と称する)には、ポリシリコン膜12及び容量絶縁膜13が形成されている。
半導体基板10の1の面には、内部に向かって伸長する溝形状の凹部(以下、トレンチT1と称する)が形成されている。トレンチT1は、表面に形成されたポリシリコン膜12及び容量絶縁膜13とともに、トレンチキャパシタTCを構成している。
トレンチT1は、半導体基板10に対し、ドライエッチングによってトレンチ加工を行うことにより形成される。トレンチT1の側壁の表面には、微細な凹凸部分が形成される。当該凹凸部分は、表面荒れと認識されるレベルの不規則な凹凸構造からなり、鋭角な形状を有する。以下の説明では、かかる微細な凹凸部部分を微細凹凸部と称する。
対向電極11は、ポリシリコン(Poly-Si)から構成されている。対向電極11は、容量絶縁膜13及びポリシリコン膜12を介して半導体基板10と対向するように形成されている。対向電極11は、半導体基板10の1の面に延在するように形成された平板状の部分(第1の部分)と、当該平板状の部分から連続して半導体基板10のトレンチを埋めるように半導体基板10の内部に向かって延在する部分(第2の部分)と、を有する。
ポリシリコン膜12は、トレンチT1の内部の表面(特に、側壁表面)を覆い且つ半導体基板10の1の面に延在するように形成された半導体膜である。本実施例では、ポリシリコン膜12は、不純物のドープされたポリシリコン(doped Poly-Si)からなるポリシリコン膜によって構成されている。ポリシリコン膜12は、トレンチT1の内壁を含む半導体基板10の表面に、LP-CVD法(すなわち、減圧CVD法)を用いてポリシリコンを成膜することにより形成される。本実施例では、LP-CVD法によるポリシリコン膜の成膜中に導電性を上げるための不純物を原料ガスに導入することにより、ポリシリコン膜12は不純物がドープされたポリシリコン膜(doped ポリシリコン膜)として形成される。
容量絶縁膜13は、対向電極11とポリシリコン膜12との間に設けられた絶縁膜である。容量絶縁膜13は、ポリシリコン膜12の表面に形成され、トレンチT1の内部の表面を覆い且つ半導体基板10の1の面に延在するように形成されている。容量絶縁膜13は、例えば窒化シリコン(SiN)膜等の絶縁膜から構成されており、例えばLP-CVD法によって、ポリシリコン膜12の表面に直接SiNを成膜することにより形成される。
半導体基板10の1の面には、コンタクトCT1が設けられている。コンタクトCT1は、電圧の印加を受ける基板側のコンタクトであり、ポリシリコン膜12を介して半導体基板10に接続されている。
対向電極11の平板状の部分の表面(半導体基板10と対向する面とは反対側の面)には、コンタクトCT2が設けられている。コンタクトCT2は、電圧の印加を受ける電極側のコンタクトであり、対向電極11に接続されている。コンタクトCT1及びCT2は、例えばタングステン等の導電体から構成されている。
図2は、図1の破線で囲まれた部分A1を拡大して示す図である。ここでは、半導体基板10のハッチングを省略している。
上記の通り、ドライエッチングにより形成されたトレンチT1の側壁には、微細凹凸部が形成されている。微細凹凸部は、例えば図2に示すように、トレンチT1の側壁表面において半導体基板10側に凹んだ形状の部分(凹部形状CSと称する)や尖頭形状の部分(尖頭形状PSと称する)を含む。本実施例では、凹部形状CSは、ポリシリコン膜12及び容量絶縁膜13の膜厚よりも大きい、ある程度のサイズを有する。先頭形状PSは、ポリシリコン膜12の膜厚よりも小さいサイズを有する。
ポリシリコン膜12は、LP-CVDによる成膜特性から、微細凹凸部の凹凸形状に沿ってトレンチT1の側壁表面を覆うように形成される。例えば、凹部形状CSでは、凹凸形状に沿ってポリシリコン膜12が形成され、さらにその上に容量絶縁膜13が形成される。一方、尖頭形状PSでは、半導体基板10側に凹んだ尖頭形状の凹部を埋めるようにポリシリコン膜12が形成される。これにより、トレンチT1の側壁部分の表面が平滑化されている。
次に、本実施例の半導体装置100の製造方法について、図3のフローチャートを参照して説明する。
まず、半導体基板10にドライエッチングを行い、トレンチを形成する(STEP101)。これにより、トレンチT1が形成される。
次に、トレンチの内壁を含む半導体基板10の表面に、不純物を導入しつつLP-CVD法によってポリシリコンを成膜する(STEP102)。これにより、不純物がドープされたポリシリコン膜であるポリシリコン膜12が形成される。
次に、LP-CVD法により、ポリシリコン膜12の表面に窒化シリコン膜(SiN)を形成する(STEP103)。その際、コンタクトCT1の形成位置においてポリシリコン膜12の一部がウェハ表面に露出するようにパターニングを行った上で、窒化シリコン膜を形成する。これにより、容量絶縁膜13が形成される。
次に、トレンチT1の内部を埋め、且つ半導体基板10の1の面に延在するように、容量絶縁膜13の表面にポリシリコン層を形成する。これにより、ポリシリコンからなる対向電極11が形成される(STEP104)。
次に、ウェハ表面に露出したポリシリコン膜12の表面及び対向電極11の表面にコンタクトホールを形成し、タングステン等の導電体によって当該コンタクトホールを埋める。これにより、コンタクトCT1及びCT2が形成される(STEP105)。
以上のような工程を経て、本実施例の半導体装置100が製造される。
本実施例の半導体装置100では、トレンチT1の側壁部分の表面にポリシリコン膜12が形成され、さらにその上に容量絶縁膜13が形成されている。このため、本実施例の半導体装置100は、同様のポリシリコン膜が形成されていない場合と比べて、トレンチキャパシタTCにおける容量絶縁膜13の耐圧が高い。
ポリシリコン膜が形成されておらず、トレンチの側壁表面に容量絶縁膜が直接形成されている場合、トレンチの側壁表面の微細凹凸部における鋭角な形状の部分(例えば、図2に示す凹部形状CSの屈曲した部分の先端付近)において、容量絶縁膜が部分的に薄膜化する。また、コンタクトを介して対向電極に電圧を印加した際、微細凹凸部における鋭角な形状の部分に電界が集中する。本実施例のようなポリシリコン膜が形成されていない場合、かかる容量絶縁膜の部分的な薄膜化及び電圧印加時の鋭角部分への電界集中により、容量絶縁膜の耐圧が低下する。
これに対し、本実施例の半導体装置100では、トレンチT1の微細凹凸部の凹部形状CSにおける鋭角な形状の部分を覆うように、ポリシリコン膜12が形成されている。また、微細凹凸部の尖頭形状PSは、ポリシリコン膜12の膜厚よりも小さいため、ポリシリコン膜12に埋め込まれ、平滑化される。
容量絶縁膜13は、このようなポリシリコン膜12の表面に形成されており、トレンチT1の側壁表面には直接形成されていない。このため、容量絶縁膜13の部分的な薄膜化は生じず、電圧印加時における電界集中が発生しない。
また、本実施例では、不純物のドープされたポリシリコン膜12の表面に容量絶縁膜13を形成している。仮に本実施例とは異なり、ノンドープのポリシリコン膜をポリシリコン膜12の代わりに用いた場合、対向電極11への電圧印加時に、印加電圧の値に応じてトレンチキャパシタの容量が変動する特性(所謂MOSキャパシタのC-V特性)が生じてしまう。
しかし、本実施例の半導体装置100では、ノンドープのポリシリコン膜ではなく不純物のドープされたポリシリコン膜12を用いているため、対向電極11への電圧印加時におけるトレンチキャパシタTCは、MOSキャパシタとしては、印加電圧によらず電荷蓄積側動作となる。すなわち、本実施例のトレンチキャパシタTCでは、対向電極11に印加する電圧によらず、概ね一定の容量特性が得られる。
以上のように、本実施例の半導体装置100によれば、容量絶縁膜13の薄膜化や電圧印加時の電界集中に起因する容量絶縁膜13の耐圧低下が生じない。また、本実施例の半導体装置100によれば、印加電圧に応じたトレンチキャパシタTCの容量の変動特性が生じない。
したがって、本実施例の半導体装置100によれば、容量絶縁膜の耐圧の低下を抑えるとともに、トレンチキャパシタの容量の印加電圧に応じた変動を抑えることが可能となる。
次に、本発明の実施例2について説明する。図4は、本発明の実施例2に係る半導体装置200の構成を示す断面図である。
本実施例の半導体装置200では、ポリシリコン膜14が、トレンチT1の側壁を含む半導体基板10の表面に不純物がドープされた第1のポリシリコン膜及びノンドープの第2のポリシリコン膜を順次形成し、熱アニール処理を施して第1のポリシリコン膜中の不純物を第2のポリシリコン膜に固相拡散させることにより形成されている。このため、本実施例のポリシリコン膜14は、実施例1のポリシリコン膜12よりも厚く(例えば、約2倍の厚さに)形成されている。
図5は、熱アニール処理を行う前の状態におけるトレンチT1の一部(図4の破線で囲まれた部分A1)を拡大して示す断面図である。
トレンチ内部における半導体基板10の表面には、不純物がドープされた第1のポリシリコン膜15が形成されている。さらに、第1のポリシリコン膜15の表面にはノンドープのポリシリコン膜である第2のポリシリコン膜16が形成され、第2のポリシリコン膜16の表面には容量絶縁膜13が形成されている。
図6は、熱アニール処理を行った後の状態におけるトレンチT1の一部(図4の破線で囲まれた部分A1)を拡大して示す断面図である。
図5においては熱アニール処理によって第1のポリシリコン膜15中の不純物が第2のポリシリコン膜16に固相拡散し、ノンドープポリシリコン/ドープトポリシリコンの2層構造の膜全体が、ドープトポリシリコン化している。このため、図6に示すように、半導体基板10の表面には不純物がドープされたポリシリコン膜14が2層分の膜厚に形成され、その表面に容量絶縁膜13が形成された状態となっている。
次に、本実施例の半導体装置200の製造方法について、図7のフローチャートを参照して説明する。
まず、半導体基板10にドライエッチングを行い、トレンチを形成する(STEP201)。これにより、トレンチT1が形成される。
次に、トレンチの内壁を含む半導体基板10の表面に、不純物を導入しつつLP-CVD法によってポリシリコンを成膜する(STEP202)。これにより、不純物がドープされたポリシリコン膜である第1のポリシリコン膜15が形成される。
次に、LP-CVD法により、第1のポリシリコン膜15の表面にさらにポリシリコンを成膜する(STEP203)。その際、STEP202とは異なり、不純物の導入は行わない。これにより、ノンドープのポリシリコン膜である第2のポリシリコン膜16が形成される。
次に、LP-CVD法により、第2のポリシリコン膜16の表面に窒化シリコン膜(SiN)を形成する(STEP204)。これにより、容量絶縁膜13が形成される。
次に、不純物がドープされた第1のポリシリコン膜15、ノンドープの第2のポリシリコン膜16、及び容量絶縁膜13が表面に順次形成された半導体基板10に対し、熱アニール処理を行う(STEP205)。これにより、第1のポリシリコン膜15中の不純物が第2のポリシリコン膜16に固相拡散し、第1のポリシリコン膜15及び第2のポリシリコン膜16が、いずれも不純物のドープされたポリシリコン膜となる。すなわち、ノンドープのポリシリコン及びドープトポリシリコン(不純物がドープされたポリシリコン)の2層構造の膜全体が、ドープトポリシリコン化してポリシリコン膜14となる。
次に、トレンチT1の内部を埋め、且つ半導体基板10の1の面に延在するように、容量絶縁膜13の表面にポリシリコン層を形成する。これにより、ポリシリコンからなる対向電極11が形成される(STEP206)。
次に、ウェハ表面に露出したポリシリコン膜14の表面及び対向電極11の表面にコンタクトホールを形成し、タングステン等の導電体によって当該コンタクトホールを埋める。これにより、コンタクトCT1及びCT2が形成される(STEP207)。
以上のような工程を経て、本実施例の半導体装置200が製造される。
本実施例では、不純物がドープされた第1のポリシリコン膜15及びノンドープの第2のポリシリコン膜16を順次形成し、ノンドープのポリシリコン膜16の表面に容量絶縁膜13を形成している。そして、その後、2層のポリシリコン膜全体が不純物のドープされたポリシリコン膜となるように、熱アニール処理を行っている。すなわち、容量絶縁膜13を形成する段階では、その下地表面はノンドープのポリシリコン膜である第2のポリシリコン膜16となっている。
本実施例とは異なり、不純物がドープされたポリシリコン膜の表面に容量絶縁膜を直接形成すると、ポリシリコン膜の表面に不純物原子が出ている箇所において、局所的に容量絶縁膜の成膜特性が影響を受ける可能性がある。その結果、場合によっては容量絶縁膜の膜質が低下し、耐圧が低下する可能性がある。
しかし、本実施例の製造方法によれば、容量絶縁膜13の形成時にはその下地表面はノンドープの第2のポリシリコン膜16であるため、当該下地表面には不純物原子が出ていない。このため、不純物原子の影響による容量絶縁膜13の膜質の低下を避けることができる。
また、本実施例では、熱アニール処理によってノンドープの第2のポリシリコン膜16を不純物のドープされたポリシリコン膜14に変化させている。仮に熱アニール処理を行わず、容量絶縁膜13がノンドープのポリシリコン膜上に形成された状態のままだったとすると、対向電極11への電圧印加時に、電圧によって容量が変動する特性(所謂MOSキャパシタのC-V特性)が生じてしまう。
しかし、本実施例の半導体装置200では、熱アニール処理によりノンドープの第2のポリシリコン膜16を不純物のドープされたポリシリコン膜14に変化させている。このため、対向電極11への電圧印加時におけるトレンチキャパシタTCは、MOSキャパシタとしては、印加電圧によらず電荷蓄積側動作となる。すなわち、本実施例のトレンチキャパシタTCでは、対向電極11に印加する電圧によらず、概ね一定の容量特性が得られる。
なお、本発明は上記実施例で示したものに限られない。例えば、上記の各実施例では、ポリシリコンを用いて対向電極11を形成する場合を例として説明した。しかし、これに限られず、ポリシリコン以外の導電性を有する他の材料からなる導電層を用いて対向電極11を構成してもよい。
また、上記の各実施例では、トレンチの凹凸構造における鋭角な形状の部分を覆うための半導体膜として、ポリシリコン膜を用いる場合について説明した。しかし、これに限られず、ポリシリコン膜以外の半導体膜を用いても良い。
また、上記実施例では、ドライエッチングによりトレンチを形成する場合を例として説明したが、ドライエッチングの具体的な方法については特に限定されない。例えば、ボッシュエッチの技術を用いてトレンチを形成してもよい。
100、200 半導体装置
10 半導体基板
11 対向電極
12、14 ポリシリコン膜
13 容量絶縁膜
15 第1のポリシリコン膜
16 第2のポリシリコン膜

Claims (7)

  1. 半導体基板と、
    前記半導体基板の1の面から内部に向かって伸長するように形成されたトレンチの内壁表面を覆い且つ前記内壁表面から連続して前記半導体基板の前記1の面に延在するように形成され、不純物がドープされた半導体膜と、
    前記半導体膜を挟んで前記半導体基板と対向する位置に設けられ、前記半導体基板の前記1の面に延在する第1の部分と、前記第1の部分から連続して前記トレンチを埋めるように延在する第2の部分と、を有する対向電極と、
    前記半導体膜と前記対向電極とを絶縁する絶縁膜と、
    を有することを特徴とする半導体装置。
  2. 前記半導体膜は、減圧CVD法を用いて形成されたポリシリコン膜であることを特徴とする請求項1に記載の半導体装置。
  3. 前記半導体膜は、不純物がドープされた第1のポリシリコン膜とノンドープの第2のポリシリコン膜とを前記トレンチの内壁表面に順に形成したものに熱アニール処理を行って形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記トレンチは、ドライエッチングによって形成されていることを特徴とする請求項1乃至3のいずれか1に記載の半導体装置。
  5. ドライエッチングにより、半導体基板の1の面から内部に向かって伸長するトレンチを形成するステップと、
    不純物がドープされた半導体膜を、前記トレンチの内壁表面を覆い且つ前記内壁表面から連続して前記半導体基板の前記1の面に延在するように形成するステップと、
    前記半導体膜の表面に絶縁膜を形成するステップと、
    前記半導体基板の前記1の面に延在する第1の部分と、前記第1の部分から連続して前記トレンチを埋めるように延在する第2の部分と、を有する対向電極を前記絶縁膜上に形成するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記絶縁膜を形成するステップの後、熱アニール処理を実行するステップをさらに含むことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記半導体膜を形成するステップは、
    不純物がドープされた第1のポリシリコン膜を形成する第1のステップと、
    前記第1のポリシリコン膜の表面にノンドープの第2のポリシリコン膜を形成する第2のステップと、
    を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
JP2020141463A 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法 Pending JP2022037368A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020141463A JP2022037368A (ja) 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法
US17/401,484 US11961921B2 (en) 2020-08-25 2021-08-13 Semiconductor device and manufacturing method for semiconductor device
CN202110960249.7A CN114121904A (zh) 2020-08-25 2021-08-20 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020141463A JP2022037368A (ja) 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022037368A true JP2022037368A (ja) 2022-03-09

Family

ID=80357063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020141463A Pending JP2022037368A (ja) 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11961921B2 (ja)
JP (1) JP2022037368A (ja)
CN (1) CN114121904A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158869A (ja) * 1986-12-23 1988-07-01 Oki Electric Ind Co Ltd 半導体メモリ装置
JP2706469B2 (ja) * 1988-06-01 1998-01-28 松下電器産業株式会社 半導体装置の製造方法
US5343062A (en) * 1992-05-29 1994-08-30 Nippon Steel Corporation Semiconductor memory having a memory cell including a capacitor with a two-layer lower electrode
KR100317534B1 (ko) * 2000-01-05 2001-12-24 윤종용 커패시터 및 그 제조방법
JP2005142549A (ja) 2003-10-15 2005-06-02 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2009141307A (ja) 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
US8685828B2 (en) * 2011-01-14 2014-04-01 Infineon Technologies Ag Method of forming a capacitor
US10559650B2 (en) * 2018-01-23 2020-02-11 Texas Instruments Incorporated Trench capacitor with warpage reduction

Also Published As

Publication number Publication date
CN114121904A (zh) 2022-03-01
US20220069140A1 (en) 2022-03-03
US11961921B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
US7560759B2 (en) Semiconductor device and method of manufacturing the same
KR102505229B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
KR20190010805A (ko) 반도체 메모리 소자 및 그 제조 방법
US9048293B2 (en) Semiconductor device and method for manufacturing the same
CN111403388A (zh) 半导体器件及其制造方法
KR20010098847A (ko) Soi 기판 내의 트렌치 커패시터 및 그 형성방법
JP2024015124A (ja) 半導体装置及び半導体装置の製造方法
JP2011233694A (ja) 半導体装置の製造方法
US7790613B2 (en) Semiconductor device and method of manufacturing the same
TWI746332B (zh) 半導體連接結構及其製造方法
KR20060121066A (ko) 리세스 채널을 갖는 모스 트랜지스터 및 그 제조방법
KR100799129B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
JP2022037368A (ja) 半導体装置及び半導体装置の製造方法
US6586295B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2012038994A (ja) 半導体装置及びその製造方法
US6724054B1 (en) Self-aligned contact formation using double SiN spacers
JP3547279B2 (ja) 半導体装置の製造方法
CN115020484A (zh) 具有栅极沟槽的半导体装置
JP2006191053A (ja) 半導体メモリ装置の製造方法
JP4959979B2 (ja) 半導体記憶装置の製造方法
US7205208B2 (en) Method of manufacturing a semiconductor device
TWI419266B (zh) 半導體裝置之製造方法
US6544841B1 (en) Capacitor integration
TWI830489B (zh) 動態隨機存取記憶體及其製造方法
TWI627705B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230530

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240516