JP4466423B2 - 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法及び液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4466423B2 JP4466423B2 JP2005088138A JP2005088138A JP4466423B2 JP 4466423 B2 JP4466423 B2 JP 4466423B2 JP 2005088138 A JP2005088138 A JP 2005088138A JP 2005088138 A JP2005088138 A JP 2005088138A JP 4466423 B2 JP4466423 B2 JP 4466423B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- substrate
- silicon film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000010409 thin film Substances 0.000 title claims description 51
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims description 170
- 239000000758 substrate Substances 0.000 claims description 140
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 110
- 229910052710 silicon Inorganic materials 0.000 claims description 110
- 239000010703 silicon Substances 0.000 claims description 110
- 238000000034 method Methods 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 65
- 239000010453 quartz Substances 0.000 description 62
- 239000004065 semiconductor Substances 0.000 description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
このような薄膜トランジスタは、その用途の多さからコストの低減が望まれている。この要望を実現する方法として、前記薄膜トランジスタを、シリコン基板用の半導体製造装置(半導体製造ライン)によって製造し、製造装置の共用化を図ることで、前記薄膜トランジスタのコスト低減することが考えられる。
ところで、前記の電気光学装置のスイッチング素子としての薄膜トランジスタは、透光性のある石英基板上に形成されている。
しかしながら、前記半導体製造装置における、光を用いてシリコン基板を検出する基板検出センサは、シリコン基板と異なり透光性のある石英基板を検出することができない。
ここで、前記透光性基板が、例えば前記シリコン膜の厚みが光を透過しない所定の厚みとなっているので、前記シリコン膜が形成された透光性基板の面はシリコン基板と同様に、光を透過することがない。
よって、前記シリコン膜に覆われた透光性基板の面は、シリコン基板と同様に光を透過することがないので、例えばシリコン基板用の半導体製造装置における基板検出センサが、前記透光性基板をシリコン基板として検出するようになる。
すなわち、前記半導体製造装置は、透光性基板とシリコン基板とを検出可能となるので、前記透光性基板と前記シリコン基板との間で、前記半導体製造装置を共用することができる。したがって、透光性基板上に薄膜トランジスタを製造する際のコストを低減することができる。
また、透光性基板上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。
を備えたことを特徴とする。
よって、透光性基板に反りが生じないので、この透光性基板上に良好に薄膜トランジスタを形成することができる。
ここで、前記シリコン膜が、前述したような光を透過しない所定の厚みとすることで、前記シリコン膜が形成された透光性基板の面は、シリコン基板と同様に、光を透過することがない。
前記透光性基板は、十分な膜厚のシリコン膜に覆われているので、シリコン基板用の半導体製造装置における基板検出センサによっても検出することができ、この半導体製造装置を透光性基板にも用いることができる。
したがって、透光性基板とシリコン基板との間で、前記半導体製造装置を共用することができ、透光性基板上に薄膜トランジスタを製造する際のコストを低減することができる。
また、透光性基板上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。よって、コストが低く、良好な薄膜トランジスタを得ることができる。
このようにすれば、第1のシリコン膜と第2のシリコン膜とを成膜することで、前記シリコン膜によって透光性基板上に生じる膜応力が略相殺されて、透光性基板上に膜応力が発生するのを防止するようになる。よって、前記透光性基板に反りが生じることを防止することができる。
このようにすれば、例えば低圧CVD(LPCVD)法により第1のシリコン膜を形成することで、第1のシリコン膜に引張応力を生じさせることができる。
また、例えば高密度プラズマCVD(HDPCVD)法により第2のシリコン膜を形成することで、第2のシリコン膜に圧縮応力を生じさせることができる。
したがって、第1のシリコン膜と第2のシリコン膜とが積層されることで、引張応力と圧縮応力とが相殺されて、透光性基板を覆うシリコン膜の膜応力が生じることを防止できる。
このようにすれば、コストが低く、良好な薄膜トランジスタを備えつつ、両面が透光性を有した透光性基板を得ることができる。よって、この透光性基板を、例えば光透過型液晶パネルや、有機EL表示装置の透光性を有する基板として用いることができる。
図1は、本実施形態における薄膜トランジスタの製造工程を説明する図である。
本実施形態では、透光性基板として石英基板を用いて、この石英基板上にnチャネル型の多結晶シリコンTFT(薄膜トランジスタ)を製造する工程について説明する。
ここで、図1(a)に示すように、厚みが625μmの石英基板1を用意する。そして、熱CVD(Chemical Vapor Deposition)法として、減圧CVD(Low-Pressure-CVD)法を行うためのCVD装置(図示せず)の反応炉内に、前記石英基板1を入れる。
減圧CVD法では、反応炉内を真空ポンプで減圧し反応ガスとして、シランガス(SiH4)を流している。また、減圧CVD法では、成長速度は遅いが、減圧することで平均自由工程が長くなり膜厚の均一性が高いものとすることができる。
本実施形態では、615℃の条件によって前述した減圧CVD法を行うことで、図1(b)に示したように、前記石英基板1の両面に2.7μmの膜厚のポリシリコン膜(第1のシリコン膜)2を形成した。
このとき、図1(a)に示したように、ポリシリコン膜2は前記石英基板1の両面に形成されているので、前記石英基板1の表面と裏面との間で前記ポリシリコン膜2の引張応力は相殺される。よって、前記ポリシリコン膜2の膜応力が前記石英基板1に、影響を与えることは無い。
ここで、両面にポリシリコン膜2が形成された、前記石英基板1を、高密度プラズマCVD法を行うためのCVD装置(図示せず)の反応炉内に入れる。
高密度プラズマCVD法では、プラズマ中において、ガス分子が解離し化学反応(ラジカル反応)が促進され、前記の減圧CVDに比べて低い温度(250〜400℃)で成膜することができる。なお、高密度プラズマCVD法では、前述した減圧CVDと異なり、構造上枚葉式装置のため、一方の面側にのみシリコン膜が形成される。
よって、前記石英基板1の裏面上には、前記ポリシリコン膜2と前記アモルファスシリコン膜3とが積層されて、合計5.4μmのシリコン膜5が形成した状態となる。このとき、前記ポリシリコン膜2による引張応力(+1.0×1010dyn/cm2)と、前記アモルファスシリコン膜3による圧縮応力(−1.0×1010dyn/cm2)とが相殺される。よって、前記ポリシリコン膜2と前記アモルファスシリコン膜3とから構成されるシリコン膜5は、前記石英基板1に対して膜応力を生じないものとなる。
よって、石英基板1に反りが生じないため、後述するように、この石英基板1上に良好なnチャネル型の多結晶シリコンTFT(薄膜トランジスタ)を形成することができる。
よって、前記シリコン基板用の基板検出センサは、シリコン基板同様に、前記石英基板1を検出することが可能となる。
すなわち、本発明を採用すれば、シリコン基板用の半導体製造装置によって、前記石英基板1をシリコン基板として認識することができ、後述する工程で、多結晶シリコンTFTを形成することができる。
そして、前記下地保護膜11を形成した石英基板1の全面に、非晶質シリコン膜をプラズマCVD法等により成膜する。
前記ゲート絶縁膜31を形成した石英基板1の表面の全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等の金属、又はこれらの金属のいずれかを主成分とする合金等の導電性材料を成膜した後、フォトリソグラフィー法によりパターニングし、300〜800nmの厚さのゲート電極32を形成する。すなわち、導電性材料を成膜した石英基板1上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ゲート電極32を形成する。
前記ゲート電極32より幅広のレジストマスク(図示略)を形成して高濃度の不純物イオン(リンイオン)を約0.1×1015〜約10×1015/cm2のドーズ量で打ち込み、高濃度ソース領域22d、及び高濃度ドレイン領域22eを形成する。
そして、この工程後に、レーザーアニールを行うことにより、ソース領域22b、22d及びドレイン領域22c、22eに注入された不純物の活性化を行う。
すなわち、導電性材料を成膜した石英基板1上にフォトレジストを塗布した後、フォトレジストの露光、現像、導電性材料のエッチング、フォトレジストの除去を行うことにより、導電性材料をパターニングし、ソース電極36及びドレイン電極37を形成する。
以上のようにして、本実施形態における薄膜トランジスタ、すなわちnチャネル型の多結晶シリコンTFT50を製造することができる。
よって、この石英基板1を、例えば光透過型液晶パネルや、有機EL表示装置の透光性を有する基板として用いることができる。
よって、石英基板1に反りが生じないので、この石英基板1上に良好にnチャネル型の多結晶シリコンTFT50を良好に形成できる。
また、前記シリコン膜5は、前述したように光を透過しない5μm以上の厚みとなっているので、前記シリコン膜5が形成された透光性基板の面は、シリコン基板と同様に、光を透過することがない。
よって、前記石英基板1は、十分な膜厚のシリコン膜5に覆われているので、シリコン基板用の半導体製造装置における基板検出センサでも検出することができ、石英基板1を半導体製造装置で用いることができる。
したがって、石英基板1とシリコン基板との間で、前記半導体製造装置を共用することができ、石英基板1上に薄膜トランジスタを製造する際の製造コストを低減することができる。
また、石英基板1上には、シリコン膜のみを形成しているので、従来の製造方法における高融点金属膜による金属汚染を防止できる。
Claims (5)
- 透光性基板の一方の面に、所定の厚みとなるように、成膜条件の異なる少なくとも2つのシリコン膜を積層する工程と、
その後、前記シリコン膜が形成されていない、前記透光性基板の他方の面に、薄膜トランジスタを形成する工程と、を備え、
成膜条件の異なる前記シリコン膜として、引張応力を生じる第1のシリコン膜と、前記引張応力を略相殺する大きさの圧縮応力を生じる第2のシリコン膜とを積層しており、
前記第1のシリコン膜を熱CVD法によって形成し、前記第2のシリコン膜をプラズマCVD法によって形成することを特徴とする薄膜トランジスタの製造方法。 - 前記透光性基板上に薄膜トランジスタを形成した後、前記シリコン膜を剥離する工程を備えたことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 前記第1のシリコン膜は、ポリシリコンであることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記第2のシリコン膜は、アモルファスシリコン膜であることを特徴とする請求項1ないし3のいずれか一項に記載の薄膜トランジスタの製造方法。
- 請求項1ないし4のいずれか一項に記載の薄膜トランジスタの製造方法を用いて製造されることを特徴とする液晶表示装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005088138A JP4466423B2 (ja) | 2005-03-25 | 2005-03-25 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
US11/354,032 US7541226B2 (en) | 2005-03-25 | 2006-02-15 | Manufacturing process of thin film transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005088138A JP4466423B2 (ja) | 2005-03-25 | 2005-03-25 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006269894A JP2006269894A (ja) | 2006-10-05 |
JP4466423B2 true JP4466423B2 (ja) | 2010-05-26 |
Family
ID=37035516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005088138A Active JP4466423B2 (ja) | 2005-03-25 | 2005-03-25 | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7541226B2 (ja) |
JP (1) | JP4466423B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8685828B2 (en) | 2011-01-14 | 2014-04-01 | Infineon Technologies Ag | Method of forming a capacitor |
US8318575B2 (en) | 2011-02-07 | 2012-11-27 | Infineon Technologies Ag | Compressive polycrystalline silicon film and method of manufacture thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63161681A (ja) | 1986-12-25 | 1988-07-05 | Matsushita Electric Ind Co Ltd | 非晶質光起電力装置 |
JPH02281614A (ja) | 1989-04-21 | 1990-11-19 | Kyushu Electron Metal Co Ltd | 多結晶シリコン薄膜の製造方法 |
US20020115269A1 (en) | 1995-07-11 | 2002-08-22 | Applied Materials, Inc. | Method of depositing amorphous silicon based films having controlled conductivity |
US5902650A (en) | 1995-07-11 | 1999-05-11 | Applied Komatsu Technology, Inc. | Method of depositing amorphous silicon based films having controlled conductivity |
US6352910B1 (en) | 1995-07-11 | 2002-03-05 | Applied Komatsu Technology, Inc. | Method of depositing amorphous silicon based films having controlled conductivity |
US6291837B1 (en) * | 1997-03-18 | 2001-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof |
JPH11330480A (ja) | 1998-05-19 | 1999-11-30 | Matsushita Electron Corp | 薄膜トランジスタの製造方法 |
JP2000036585A (ja) | 1998-07-21 | 2000-02-02 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
US7232742B1 (en) * | 1999-11-26 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes forming a material with a high tensile stress in contact with a semiconductor film to getter impurities from the semiconductor film |
JP4052631B2 (ja) * | 2002-05-17 | 2008-02-27 | 株式会社東芝 | アクティブマトリクス型表示装置 |
KR100487562B1 (ko) * | 2003-03-24 | 2005-05-03 | 삼성전자주식회사 | 웨이퍼 휘어짐을 억제할 수 있는 반도체 제조방법 |
-
2005
- 2005-03-25 JP JP2005088138A patent/JP4466423B2/ja active Active
-
2006
- 2006-02-15 US US11/354,032 patent/US7541226B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7541226B2 (en) | 2009-06-02 |
JP2006269894A (ja) | 2006-10-05 |
US20060216420A1 (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW473800B (en) | Method of manufacturing a semiconductor device | |
JP4420032B2 (ja) | 薄膜半導体装置の製造方法 | |
KR100729054B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP2004119406A (ja) | 半導体装置の作製方法並びに熱処理方法 | |
KR20020092255A (ko) | 반도체막, 반도체장치 및 이들의 제조방법 | |
JP2000323713A (ja) | 薄膜トランジスタの製造方法 | |
US20110198604A1 (en) | Film transistor and method for fabricating the same | |
US20070176180A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
JP2006024887A (ja) | 半導体装置及びその製造方法 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP4466423B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
JP2010177325A (ja) | 薄膜トランジスターの製造方法 | |
JP4304374B2 (ja) | トップゲート型薄膜トランジスタ | |
JP5125436B2 (ja) | 半導体装置の製造方法 | |
JP2006253307A (ja) | 半導体素子及びその製造方法並びに液晶表示装置 | |
JP5122818B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
KR100729055B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP2006024834A (ja) | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 | |
KR100882834B1 (ko) | 박막 반도체 장치 및 그 제조 방법 | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
WO2010067483A1 (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |