DE19832552B4 - Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung - Google Patents

Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE19832552B4
DE19832552B4 DE19832552A DE19832552A DE19832552B4 DE 19832552 B4 DE19832552 B4 DE 19832552B4 DE 19832552 A DE19832552 A DE 19832552A DE 19832552 A DE19832552 A DE 19832552A DE 19832552 B4 DE19832552 B4 DE 19832552B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
gate electrode
gate
insulating film
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19832552A
Other languages
English (en)
Other versions
DE19832552A1 (de
Inventor
Sang Don Cheongju Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19832552A1 publication Critical patent/DE19832552A1/de
Application granted granted Critical
Publication of DE19832552B4 publication Critical patent/DE19832552B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

Halbleitereinrichtung, nämlich MASFET mit:
– einem Halbleitersubstrat (1) eines ersten Leitungstyps, auf dem Feldbereiche und aktive Bereiche definiert sind;
– einer Gate-Elektrode (4) und einem daraufliegenden Kappen-Gate-Isolationsfilm (5) oberhalb des Halbleitersubstrats (1) im aktiven Bereich;
– Isolationsseitenwandstücken (7) an den Seiten der Gate-Elektrode (4) und des Kappen-Gate-Isolationsfilms (5);
– einem Hohlraum zwischen der Gate-Elektrode (4) und dem Halbleitersubstrat (1) sowie zwischen den Isolationsseitenwandstücken (7) und dem Halbleitersubstrat (1); und
– Source- und Drain-Verunreinigungsbereichen (6, 8) unterhalb der Oberfläche des Halbleitersubstrats (1) an beiden Seiten der Gate-Elektrode (4),

Description

    • Priorität Rep. Korea (KR) 29. September 1997 49795/1997
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung, nämlich auf einen Metall-Luft-Halbleiter-Feldeffekttransistor (MASFET) sowie auf ein Verfahren zu dessen Herstellung, wobei dieser Transistor bei hoher Spannung betrieben werden kann.
  • Bei einer herkömmlichen Metalloxid(MOS)-Halbleitereinrichtung befindet sich ein Oxidfilm (SiO2) auf der Oberfläche eines Halbleiters (Si), wobei eine Metallschicht auf dem Oxidfilm zu liegen kommt. Im Falle eines Metalloxidhalbleiter-Feldeffekttransistors (MOSFET) werden ein Gate-Isolationsfilm aus einem Oxid sowie eine Gate-Elektrode nacheinander aufeinanderliegend auf einem Halbleitersubstrat eines ersten Leitungstyps gebildet, wonach Source- und Drain-Verunreinigungsbereiche unterhalb der Oberfläche des Halbleitersubstrats an beiden Seiten der Gate-Elektrode erzeugt werden. Bei einem MOSFET wird der Strom (Kanalstrom) zwischen Source und Drain durch das Potential der Gate-Elektrode gesteuert.
  • Ein konventioneller MOSFET wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Die 1 zeigt eine Draufsicht auf einen konventionellen MOSFET, während die 2 einen Querschnitt entlang der Linie I–I' von 1 zeigt. Die 3 ist ein Querschnitt entlang der Linie II–II' von 1, während die 4A bis 4D Querschnittsansichten in verschiedenen Herstellungsstufen des konventionellen MOSFET's sind.
  • Beim konventionellen n-Kanal-MOSFET sind aktive Bereiche und Feldbereiche in einem p-Typ-Halbleitersubstrat 1 definiert. Eine Feldoxidschicht 2 liegt auf dem Halbleitersubstrat 1 bzw. auf dem Feldbereich, während sich ein Gate-Isolationsfilm 3, eine Gate-Elektrode 4 und ein Kappen-Gate-Isolationsfilm 5 aufeinanderliegend in einem vorbestimmten Bereich des aktiven Bereichs des Halbleitersubstrats 1 befinden, Isolationsseitenwandstücke 7 liegen auf dem Gate-Isolationsfilm 3 sowie an beiden Seiten der Gate-Elektrode 4 und des Kappen-Gate-Isolationsfilms 5. Leicht dotierte Verunreinigungsbereiche 6 vom N-Typ befinden sich jeweils unter halb der Isolationsseitenwandstücke 7. Dagegen liegen stark dotierte Verunreinigungsbereiche vom N-Typ, die als Source- und Drainbereiche dienen, unterhalbe der Oberfläche des Halbleitersubstrats an beiden Seiten der Isolationsseitenwandstücke 7.
  • Ein Verfahren zur Herstellung eines solchen konventionellen MOSFET's wird nachfolgend unter Bezugnahme auf die 4A bis 4D im einzelnen erläutert.
  • Entsprechend der 4A wird zunächst ein Feldoxidfilm 2 in einem Feldbereich auf einem p-Typ-Halbleitersubstrat 1 ausgebildet, und es wird anschließend ein Gate-Isolationsfilm 3 in einem aktiven Bereich auf dem Halbleitersubstrat 1 aus einem Oxid hergestellt.
  • Sodann werden gemäß 4B eine Gate-Elektrode 4 und ein Kappen-Gate-Isolationsfilm 5 der Reihe nach übereinanderliegend in einem vorbestimmten Bereiche auf dem Gate-Isolationsfilm 3 erzeugt. Unter Verwendung der Gate-Elektrode 4 und des Kappen-Gate-Isolationsfilms 5 als Masken werden sodann n-Typ-Verunreinigungsionen mit geringer Konzentration implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 zu erhalten.
  • Gemäß 4C wird anschließend ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, der anschließend anisotrop geätzt wird, um Isolationsseitenwandstücke 7 zu erhalten, die die Seiten der Gate-Elektrode 4 und des Kappen-Gate-Isolationsfilms 5 umgeben bzw. an diesen anliegen.
  • Sodann werden gemäß 4D unter Verwendung des Kappen-Gate-Isolationsfilms 5 und der Isolationsseitenwandstücke 7 als Masken Verunreinigungsionen vom n-Typ mit hoher Konzentration implantiert, um hochdotierte Verunreinigungsbereiche 8 vom n-Typ unterhalb der Substratoberfläche des Halbleitersubstrats 1 an beiden Seiten der Isolationsseitenwandstücke 7 zu erhalten.
  • Es soll nun die Betriebsweise des konventionellen MOSFET's näher beschrieben werden.
  • Für den Fall, daß eine Oxidschicht als Gate-Isolationsfilm 3 auf dem Halbleitersubstrat 1 zum Einsatz kommt, bildet sich im Halbleitersubstrat 1 unterhalb der Gate-Elektrode 4 ein Kanal aus, wenn eine Spannung an die Gate-Elektrode 4 angelegt wird, die hoher ist als die Schwellenspannung. Im Ergebnis fließt ein Strom zwischen dem Sourcebereich und dem Drainbereich. Dabei wird die maximale Spannung, bei der der MOSFET betrieben werden kann, durch die Gate-Spannung definiert, die über einen Zeitraum von etwa zehn Jahren Eigenschaften und Betriebszuverlässigkeit des MOSFET's bestimmt. In diesem Zusammenhang sei etwa auf die Verschlechterung der MOSFET-Eigenschaften durch den Fowler-Nordheim(FN)-Effekt sowie durch Wirkung mechanischer Spannungen im Gate-Oxidfilm verwiesen. Auch können im Gate-Oxidfilm spannungsinduzierte Leckstrome (SILC) sowie zeitabhängige dielektrische Durchbrüche (TDDB) auftreten. Hinsichtlich der Drainspannung Vdd kann davon ausgegangen werden, daß sich durch sie ebenfalls über einen Zeitraum von etwa zehn Jahren heiße Ladungsträger erzeugen lassen.
  • Beim konventionellen MOSFET treten jedoch einige Nachteile auf. Wenn sich Verunreinigungsionen vom n-Typ mit schwacher Konzentration unterhalb der Isolationsseitenwandstücke befinden, wird das elektrische Feld im Drain starker, wenn sich die Kanallänge verkürzt. Die Betriebseigenschaften des MOSFET's hängen somit vom Zustand an der Grenzfläche zwischen Halbleitersubstrat und Gate-Isolationsfilm oder Isolationsseitenwandstücken ab sowie von einer Ladungsfalle, die sich im Gate-Isolationsfilm oder in den Isolationsseitenwandstücken befindet, was letztlich zu Betriebsstörungen führt. Andererseits wird mit dünner werdendem Gate-Isolationsfilm die Betriebszuverlässigkeit des Gate-Isolationsfilms schlechter. Die Einrichtung kann daher nicht mehr bei hoher Spannung betrieben werden, da die maximale Spannung, bei der die Einrichtung Störungen zeigt. nahe der maximalen Gate-Spannung liegt.
  • Die EP 0 794 577 A2 beschreibt einen Feldeffekttransistor, bei dem zwischen einer Gate-Elektrode, benachbarten Seitenwandstücken sowie zwischen der Gate-Elektrode und dem Halbleitersubstrat ein Hohlraum vorgesehen ist. Die Seitenwandstücke sind dabei unmittelbar auf dem Substrat aufliegend ausgebildet.
  • Aus JP 63-177469 A ist eine weitere Halbleitereinrichtung, nämlich ein MOSFET bekannt, bei dem zwischen einer Gate-Elektrode und einem Halbleitersubstrat sowohl ein Gate-Isolationsfilm als auch Hohlräume vorgesehen sind. Dabei kann einmal der Hohlraum zentral zwischen zwei Isolationsfilmen vorgesehen sein oder es kann umgekehrt der Isolationsfilm in der Mitte zwischen zwei Hohlräumen liegen.
  • Aus der JP 06-120490 A ist ein anderer Halbleitertransistor bekannt, bei dem unter einer Gate-Elektrode ein Hohlraum vorgesehen ist. Seitenwandstücke sind hier nicht gezeigt.
  • Die JP 61-183969 A zeigt, daß es bekannt ist, unter einer Gate-Elektrode als Gate-Isolationsbereich einen Hohlraum vorzusehen. Auch hier sind keine Isolationsseitenwandstücke zu erkennen.
  • Das Lehrbuch von D. Widmann et al., "Technologie hochintegrierter Schaltungen", 2. Aufl., Springer Verlag, Berlin, Heidelberg, New York, 1996 zeigt, daß MOSFETs bekannt sind, deren Source- und Drainbereiche eine LDD-Struktur aufweisen. Um dabei für die einander folgenden Innenimplantationen unterschiedliche Masken zur Verfügung zu haben, wird nur vorgeschlagen, erste und zweite SiO2-Spacer vorzusehen.
  • Aus der EP 0 111 706 A1 ist es bekannt, Isolationsseitenwandstücke aus mehreren Schichten aufzubauen, die unterschiedliche Ätzraten besitzen. Hier sind zu beiden Seiten einer Gate-Elektrode Seitenwandisolationsstücke vorgesehen, die aus einer Siliziumdioxidschicht, einer Siliziumnitridschicht und einer weiteren Siliziumdioxidschicht aufgebaut sind. Bei einem nachfolgenden Ätzschritt werden Kerben in die mittlere Siliziumni tridschicht geätzt. Die Kerben verhindern, daß sich ein kontinuierlicher Metallfilm ausbilden kann, der für die Ausbildung von Metallsiliziden auf der Oberfläche der Polysilizium-Gate-Elektrode und der Source- und Drainbereiche abgeschieden wird.
  • Der Erfindung liegt die Aufgabe zugrunde, einen Metall-Luft-Halbleiter-Feldeffekttransistor (MASFET) zu schaffen, der bei hoher Spannung sicher betrieben werden kann. Darüber hinaus soll ein zu seiner Herstellung geeignetes Verfahren angegeben werden.
  • Diese Aufgabe wird durch den MASFET nach Anspruch 1 sowie durch das, Verfahren nach Anspruch en 6 und 7 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den jeweiligen Unteransprüchen beschrieben.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen erläutert. Es zeigen:
  • 1 eine Draufsicht auf einen konventionellen MOSFET;
  • 2 einen Querschnitt entlang der Linie I–I' von 1;
  • 3 einen Querschnitt entlang der Linie II–II' von 1;
  • 4A bis 4D Querschnittsansichten zur Erläuterung verschiedener Herstellungsstufen des konventionellen MOSFET's, jeweils gesehen entlang der Linie I–I' von 1;
  • 5 eine Draufsicht auf einen MASFET in Übereinstimmung mit einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 6 einen Querschnitt entlang der Linie I–I' von 5;
  • 7 einen Querschnitt entlang der Linie II–II' von 5;
  • 8A bis 8D Querschnittsansichten zur Erläuterung verschiedener Herstellungsstufen des MASFET's in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorliegenden Erfindung, jeweils gesehen entlang der Linie I–I' von 5;
  • 9 eine Draufsicht auf einen MASFET in Übereinstimmung mit einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 10 einen Querschnitt entlang der Linie I–I' von 9;
  • 11 einen Querschnitt entlang der Linie II–II' von 9;
  • 12A bis 12D Querschnittsansichten zur Erläuterung verschiedener Herstellungsstufen des MASFET's in Übereinstimmung mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung, jeweils gesehen entlang der Linie I–I' von 9;
  • 13 eine Draufsicht auf einen MASFET in Übereinstimmung mit einem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 14 einen Querschnitt entlang der Linie I–I' von 13;
  • 15 einen Querschnitt entlang der Linie II–II' von 13; und
  • 16A bis 16D Querschnittsansichten zur Erläuterung verschiedener Herstellungsstufen des MASFET's in Übereinstimmung mit dem dritten Ausführungsbeispiel der vorliegenden Erfindung, jeweils gesehen entlang der Linie I–I' von 13.
  • Es werden nunmehr die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung im Detail beschrieben.
  • Die 5 zeigt eine Draufsicht auf einen MASFET nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung, während die 6 einen Querschnitt entlang der Linie I–I' von 5 ist. 7 ist ein Querschnitt entlang der Linie II–II von 5, während die 8A bis 8D Querschnittsdarstellungen verschiedener Herstellungsstufen des erfindungsgemäßen MASFET's nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung sind, jeweils entlang der Linie I–I' von 5 gese hen.
  • Beim ersten Ausführungsbeispiel nach der vorliegenden Erfindung sind auf einem Halbleitersubstrat 1 vom p-Typ aktive Bereiche und Feldbereiche gebildet. Ein Feldoxidfilm 2 befindet sich auf dem Halbleitersubstrat 1 im Feldbereich, während eine Gate-Elektrode 4 mit darauf liegendem Kappen-Gate-Isolationsfilm 5 in einem Abstand vom Substrat 1 angeordnet sind, und zwar im aktiven Bereich zwischen den Feldbereichen. Mit ande re Worten existiert ein in den Figuren mit vakant bezeichneter Hohlraum zwischen dem Halbleitersubstrat 1 und der Gate-Elektrode 4.
  • Isolationsseitenwandstücke 7 umgeben die Seiten der Gate-Elektrode 4 und des Kappen-Gate-Isolationsfilms 5 bzw. liegen an den Seiten dieser Elemente 4 und 5 an. Leicht dotierte Verunreinigungsbereiche 6 vom N-Typ befinden sich unterhalb der Oberfläche des Halbleitersubstrats 1, und zwar im Bereich unterhalb der Seitenwandstücke 7. Dagegen befinden sich stark dotierte Verunreinigungsbereiche 8 vom N-Typ unterhalb der Oberfläche des Halbleitersubstrats 1 und seitlich neben den Isolationsseitenwandstücken 7, also zwischen diesen und dem Feldbereich 2. Ferner liegt ein Isolationsfilm 10 auf den Oberflächen von Kappen-Gate-Isolationsfilm 5, Isolationsseitenwandstücken 7, Halbleitersubstrat 1, stark dotierten Verunreinigungsbereichen 8 vom N-Typ und Feldoxidfilm 2.
  • Ein Verfahren zur Herstellung des erfindungsgemäßen MASFET gemäß dem ersten Ausführungsbeispiel wird nunmehr näher beschrieben.
  • Gemäß 8A wird zunächst ein Feldoxidfilm 2 in einem Feldbereich auf einem Halbleitersubstrat 1 vom p-Typ hergestellt. Sodann wird im aktiven Bereich auf dem Halbleitersubstrat 1 ein Gate-Isolationsfilm 3 gebildet. Auf dem Gate-Isolationsfilm 3 wird sodann etwa im mittleren Bereich eine Gate-Elektrode 4 gebildet und daraufliegend ein Kappen-Gate-Isolationsfilm 5. Unter Verwendung der Gate-Elektrode 4 und des Kappen-Gate-Isolationsfilms 5 als Masken werden sodann n-Typ-Verunreinigungsionen mit geringer Konzentration in das Halbleitersubstrat 1 implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 vom n-Typ zu erhalten.
  • Sodann wird gemäß 8B ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur niedergeschlagen, der anschließend anisotrop geätzt wird. um Isolationsseitenwandstücke 7 zu erhalten, die die Seiten von Gate-Elektrode 4 und Kappen-Gate-Isolationsfilm 5 umgeben bzw. abdecken und an diesen anliegen. Unter Verwendung der Isolationsseitenwandstücke 7 und des Kappen-Gate-Isolationsfilms 5 als Masken werden danach Verunreinigungsionen vom n-Typ mit starker Konzentration in das Halbleitersubstrat 1 implantiert, um stark dotierte Verunreinigungsbereiche 8 vom n-Typ, die als Source- und Drainbereiche arbeiten, unterhalb der Oberfläche des Halbleitersubstrats 1 zu beiden Seiten der Isolationsseitenwandstücke 7 zu erhalten.
  • In einem weiteren Schritt gemäß 8C wird ein Photoresistfilm 9 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und dann gemustert. um den Kappen-Gate-Isolationsfilm 5, die Isolationsseitenwandstücke 7 und einen vorbestimmten Bereich des Gate-Isolationsfilms 3 freizulegen, wobei der vorbestimmte Bereich des Gate-Isolationsfilms 3 auf dem stark dotierten Verunreinigungsbereich 8 vom n-Typ benachbart zu den Isolationsseitenwandstücken 7 liegt. Sodann wird der Gate-Isolationsfilm 3 unterhalb der Gate-Elektrode 4 und den Isolationsseitenwandstücken 7 entfernt. Vorzugsweise wird der gesamte Gate-Isolationsfilm 3 entfernt. Dies kann durch einen geeigneten Ätzprozeß geschehen.
  • Entsprechend dem Schritt 8D wird sodann der gesamte Photoresistfilm 9 entfernt und es wird ein Isolationsfilm 10 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf den Kappen-Gate-Isolationsfilm 5 und die Isolationsseitenwandstücke 7. Der Isolationsfilm 10 kann auch auf den stark dotierten Bereichen 8 und dem Feldoxidfilm 2 zu liegen kommen. Es entsteht somit zu dieser Zeit ein Raum zwischen der Gate-Elektrode 4 und dem Halbleitersubstrat 1 sowie benachbart dazu zwischen den Isolationsseitenwandstücken 7 und dem Halbleitersubstrat 1, wobei sich in diesem Raum ein Vakuum befindet. Dieser Raum bzw. Hohlraum ist zumindest frei vom Material des Gate-Isolationsfilms 3 und des Isolationsfilms 10.
  • Nachfolgend wird eine Halbleitereinrichtung nach einem zweiten Ausführungsbeispiel der Erfindung sowie ein Verfahren zu deren Herstellung beschrieben.
  • Die 9 zeigt eine Draufsicht auf einen MASFET in Übereinstimmung mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung, während die 10 eine Querschnittsansicht entlang der Linie I–I' von 9 ist. Die 11 zeigt eine Querschnittsansicht entlang der Linie II–II' von 9, während die 12A bis 12D Querschnittsansichten der erfindungsgemäßen Einrichtung in unterschiedlichen Herstellungsstufen zeigt, und zwar jeweils entlang der Linie I–I' von 9 gesehen.
  • In Übereinstimmung mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung existiert ein, Hohlraum auch zwischen einer Gate-Elektrode und den Isolationsseitenwandstücken.
  • Aktive Bereiche und Feldbereiche sind auf einem p-Typ-Halbleitersubstrat 1 definiert. Ein Feldoxidfilm 2 befindet sich auf dem Halbleitersubstrat 1 im Feldbereich, während eine Gate-Elektrode 4 und ein darauf liegender Kappen-Gate-Isolationsfilm 5 oberhalb des Halbleitersubstrats 1 im aktiven Bereich zu liegen kommen. Dabei liegt die Gate-Elektrode 4 im Abstand zum Halbleitersubstrat 1. Mit anderen Worten existiert ein Hohlraum zwischen dem Halbleitersubstrat 1 und der Gate-Elektrode 4.
  • Ein Isolationsseitenwandstück 7 umgibt die Gate-Elektrode 4 und den Kappen-Gate-Isolationsfilm 5, wie dies auch beim ersten Ausführungsbeispiel der Erfindung der Fall war. Allerdings existiert beim zweiten Ausführungsbeispiel der Erfindung jetzt auch ein Hohlraum zwischen dem Isolationsseitenwandstück 7 und der Gate-Elektrode 4.
  • Dieser Hohlraum kann sich über die gesamte Höhe der Gate-Elektrode 4 erstrecken.
  • Leicht dotierte Verunreinigungsbereiche 6 vom N-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie unterhalb des Isolationsseitenwandstückes 7. Dagegen befinden sich stark dotierte Verunreinigungsbereiche 8 vom N-Typ, die als Source- und Drainbereich arbeiten, unterhalb der Oberfläche des Halbleitersubstrats 1 an den Seiten des Isolationsseitenwandstückes 7, also zwischen diesem und dem Feldbereich 2.
  • Ein Isolationsfilm 10 liegt auf dem Kappen-Gate-Isolationsfilm 5, dem Isolationsseitenwandstück 7, den stark dotierten Verunreinigungsbereichen 8 vom n-Typ und dem Feldoxidfilm 2.
  • Im folgenden soll das Verfahren zur Herstellung des MASFET nach dem zweiten Ausführungsbeispiel näher erläutert werden.
  • Gemäß 12A wird zunächst auf einem p-Typ-Halbleitersubstrat 1 ein Feldoxidfilm 2 in einem Feldbereich gebildet. Sodann werden der Reihe nach übereinanderliegend in einem aktiven Bereich auf dem Halbleitersubstrat 1 in einem vorbestimmten Bereich ein Gate-Isolationsfilm 3, darauf eine Gate-Elektrode 4 und auf dieser liegend ein Kappen-Gate-Isolationsfilm 5 gebildet. Sodann wird ein erster Isolationsfilm 11 hergestellt, der etwa ein dünner Oxidfilm sein kann, und zwar auf der freiliegenden Oberfläche des Halbleitersubstrats 1 sowie an den Seiten der Gate-Elektrode 4. Es sei darauf hingewiesen, daß der Gate-Isolationsfilm 3 nur unterhalb der Gate-Elektrode 4 zu liegen kommt. Dieser Oxidfilm 11 kann durch einen thermischen Oxidationsprozeß erzeugt werden, und zwar auf den freien Oberflächen von Halbleitersubstrat 1 und Gate-Elektrode 4. Mit der Gate-Elektrode 4 und dem Kappen-Gate-Isolationsfilm 5 als Masken werden sodann Verunreinigungsionen vom n-Typ mit geringer Konzentration in das Halbleitersubstrat 1 implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 vom n-Typ zu erhalten.
  • Entsprechend der 12B wird dann ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend anisotrop geätzt, um ein Isolationsseitenwandstück 7 zu erhalten, das den ersten Isolationsfilm 11 umgibt bzw. an dessen Seiten anliegt und auch an den Seiten des Kappen-Gate-Isolationsfilms 5 anliegt. Unter Verwendung des Isolationsseitenwandstückes 7 und des Kappen-Gate-Isolationsfilms 5 als Masken werden sodann Verunreinigungsionen vom n-Typ mit hoher Konzentration in das Halbleitersubstrat implantiert, um stark dotierte Verunreinigungsbereiche 8 vom n-Typ, die als Source- und Drainbereiche dienen, unterhalb der Oberfläche des Halbleitersubstrats 1 sowie an den Seiten des Isolationsseitenwandstückes 7 zu erhalten.
  • Gemäß 12C wird sodann ein Photoresistfilm 9 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend gemustert, um den Kappen-Gate-Isolationsfilm 5, das Isolationsseitenwandstück 7 und den ersten Isolationsfilm 11 in einem Bereich auf dem stark dotierten Verunreinigungsbereich 8 vom n-Typ benachbart zum Isolationsseitenwandstück 7 freizulegen. Anschließend werden der erste Isolationsfilm 11 und der Gate-Isolationsfilm 3 entfernt. Zu dieser Zeit ist der Photoresistfilm 9 so strukturiert, daß er den Zentralbereich des aktiven Bereichs freilegt.
  • Das Entfernen des ersten Isolationsfilms 11 kann durch einen geeigneten Ätzprozeß erfolgen.
  • In einem weiteren Schritt gemäß 12D wird der verbleibende Photoresistfilm 9 vollständig beseitigt. Sodann wird ein zweiter Isolationsfilm 10 auf die Oberfläche der so erhaltenen Struktur aufgebracht, also auf das Halbleitersubstrat 1, den Kappen-Gate-Isolationsfilm 5 und die Isolationsseitenwandstücke 7 sowie auch auf den Feldbereich 2. Demzufolge bildet sich ein Hohlraum zwischen der Gate-Elektrode 4 und dem Isolationsseitenwandstück 7, zwischen dem Halbleitersubstrat 1 und der Gate-Elektrode 4 und zwischen dem Halbleitersubstrat 1 und dem Isolationsseitenwandstück 7.
  • In diesem Hohlraum befindet sich also weder Material des ersten Isolationsfilms 11 noch Material des zweiten Isolationsfilms 10.
  • Im folgenden wird eine Halbleitereinrichtung nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung naher beschrieben sowie ein Verfahren zu ihrer Herstellung.
  • Die 13 zeigt eine Draufsicht auf einen MASFET in Übereinstimmung mit dem dritten Ausführungsbeispiel der vorliegenden Erfindung, während die 14 eine Querschnittsansicht entlang der Linie I–I' von 13 ist. Die 15 ist eine Querschnittsansicht entlang der Linie II–II' von 13 und die 16A bis 16B zeigen Querschnittsansichten in verschiedenen Herstellungsstufen des erfindungsgemäßen MASFET's nach dem dritten Ausführungsbeispiel der vorliegenden Erfindung, und zwar jeweils gesehen entlang der Linie I–I' von 13.
  • In Übereinstimmung mit dem dritten Ausführungsbeispiel der Erfindung existiert ein Hohlraum auch zwischen dem Kappen-Gate-Isolationsfilm und dem Isolationsseitenwandstück. Der Hohlraum zwischen der Gate-Elektrode und dem Isolationsseitenwandstück ist somit in Richtung des Kappen-Gate-Isolationsfilms verlängert.
  • Bei einem MASFET nach dem dritten Ausführungsbeispiel liegen auf einem Halbleitersubstrat 1 vom p-Typ ein aktiver Bereich und ein Feldbereich. Im Feldbereich befindet sich auf dem Halbleitersubstrat 1 ein Feldoxidfilm 2. Dagegen befinden sich in einem vorbestimmten Bereich des aktiven Bereichs des Halbleitersubstrats 1 der Reihe nach übereinanderliegend ein Gate-Elektrode 4 und darauf ein Kappen-Gate-Isolationsfilm 5, wobei zwischen der Gate-Elektrode 4 und dem Halbleitersubstrat 1 ein Abstand vorhanden ist. Ein Isolationsseitenwandstück 7 umgibt die Seiten von Gate-Elektrode 4 und Kappen-Gate-Isolationsfilm 5 und liegt ebenfalls im Abstand zur Gate-Elektrode 4 und Kappen-Gate-Isolationsfilm 5. Mit anderen Worten existiert ein Hohlraum zwischen dem Halbleitersubstrat 1 und der Gate-Elektrode 4, zwischen dem Isolationsseitenwandstück 7 und der Gate-Elektrode 4, zwischen dem Isolationsseitenwandstück 7 und dem Kappen-Gate-Isolationsfilm 5 sowie zwischen dem Halbleitersubstrat 1 und dem Isolationsseitenwandstück 7.
  • Leicht dotierte Verunreinigungsbereiche 6 vom n-Typ befinden sich unterhalb der Oberfläche des Halbleitersubstrats 1 sowie unterhalb des Isolationsseitenwandstückes 7, während stark dotierte Verunreinigungsbereiche 8 vom n-Typ, die als Source-/Drainbereiche arbeiten, unterhalb der Oberfläche des Halbleitersubstrats 1 sowie neben dem Isolationsseitenwandstück 7 vorhanden sind.
  • Ein Isolationsfilm 10 liegt auf dem Kappen-Gate-Isolationsfilm 5, dem Isolationsseitenwandstück 7, den stark dotierten Verunreinigungsbereichen 8 vom n-Typ und dem Feldoxidfilm 2.
  • Nachfolgend wird die Herstellung des MASFET's im dritten Ausführungsbeispiel der vorliegenden Erfindung erläutert.
  • Gemäß 16A wird zunächst ein Feldoxidfilm 2 auf der Oberfläche eines Halbleitersubstrats 1 vom p-Typ gebildet, und zwar in einem Feldbereich. Sodann werden in einem vorbestimmten Bereich eines aktiven Bereichs des Halbleitersubstrats 1 der Reihe nach aufeinanderliegend ein Gate-Isolationsfilm 3, eine Gate-Elektrode 4 und ein Kappen-Gate-Isolationsfilm 5 gebildet. Dabei kommt der Gate-Isolationsfilm 3 nur unterhalb der Gate-Elektrode 4 zu liegen. Anschließend wird ein erster Isolationsfilm 11, der zum Beispiel ein dünner Oxidfilm sein kann, auf der freiliegenden Oberfläche der so erhaltenen Struktur gebildet, also auf dem Halbleitersubstrat 1, an den Seiten der Gate-Elektrode 4 sowie an den Seiten und auf der oberen Fläche des Kappen-Gate-Isolationsfilms 5. Der erste Isolationsfilm 11 kann dabei zum Beispiel mit Hilfe eines CVD-Verfahrens aufgebracht werden, also durch chemische Dampfabscheidung im Vakuum. Unter Verwendung der Gate-Elektrode 4 und des Kappen-Gate-Isolations films 5 als Masken werden anschließend Verunreinigungsionen vom n-Typ mit geringer Konzentration in das Halbleitersubstrat 1 an beiden Seiten der Gate-Elektrode 4 implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 vom n-Typ unterhalb der Oberfläche des Halbleitersubstrats 1 zu erhalten.
  • Entsprechend der 16B wird danach ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend anisotrop geätzt, um auf diese Weise ein Isolationsseitenwandstück 7 an den Längsseiten des ersten Isolationsfilms 11 zu erhalten, also an dessen longitudinalen Seiten.
  • Unter Verwendung der Isolationsseitenwandstücke 7 an beiden Längsseiten des Films 11 sowie des Kappen-Gate-Isolationsfilms 5 als Masken werden danach Verunreinigungsionen vom n-Typ mit starker Konzentration in das Halbleitersubstrat 1 an beiden Seiten der Isolationsseitenwandstücke 7 implantiert, um auf diese Weise stark dotierte Verunreinigungsbereiche 8 vom n-Typ zu erhalten. die als Source-/Drainbereiche dienen.
  • Sodann wird in 16C durch einen Photoresistfilm 9 die gesamte Oberfläche der so erhaltenen Struktur abgedeckt. Danach wird der Photoresistfilm 9 strukturiert, um den Kappen-Gate-Isolationsfilm 5, die Isolationsseitenwandstücke 7 und den ersten Isolationsfilm 11 in einem Bereich auf dem stark dotierten Verunreinigungsbereich 8 vom n-Typ freizulegen, der benachbart zu den Isolationsseitenwandstücken 7 liegt. Im Anschluß daran werden der erste Isolationsfilm 11 und der Gate-Isolationsfilm 3 entfernt. Zu dieser Zeit ist der Photoresistfilm 9 so strukturiert, daß er den Zentralteil des aktiven Bereichs freilegt.
  • Gemäß 16D wird schließlich in einem weiteren Schritt der Photoresistfilm 9 vollständig beseitigt. Danach wird ein zweiter Isolationsfilm 10 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf das Substrat 1, den Kappen-Gate-Isolationsfilm 5. die Isolationssei tenwandstücke 7 und den Feldoxidfilm 2. Es entsteht somit ein Hohlraum zwischen den Isolationsseitenwandstücken 7 und der Gate-Elektrode 4, zwischen den Isolationsseitenwandstücken 7 und dem Kappen-Gate-Isolationsfilm 5, zwischen dem Substrat 1 und der Gate-Elektrode 4 und zwischen dem Halbleitersubstrat 1 und den Seitenwandstücken 7.
  • In diesem Hohlraum befindet sich also kein Material des Gate-Isolationsfilms 3, des ersten Isolationsfilms 11 und des zweiten Isolationsfilms 10.
  • Die erfindungsgemäße Halbleitereinrichtung weist eine Reihe von Vorteilen auf. Zunächst einmal ist die Dielektrizitätskonstante er von Luft immer 1, während die Dielektrizitätskonstante eines Oxidfilms, der als Gate-Isolationsfilm verwendet wird, bei etwa 3,9 liegt. Liegt daher anstelle des Gate-Oxidfilms mit der Dicke Tox ein entsprechend dicker Luftfilm vor, so beträgt die Dicke (T, eq) des effektiven Gate-Isolationsfilms 4 × Tox.
  • Besteht andererseits der Gate-Isolationsfilm zwischen Gate-Elektrode und Halbleitersubstrat aus einem Luftfilm bzw. aus Vakuum, so läßt sich der Leckstrom zwischen Gate und Substrat beträchtlich reduzieren.
  • Da zwischen Gate-Elektrode und Substrat ein Hohlraum besteht, wird ein Gate-Isolationsfilm mit verbesserten Eigenschaften erhalten.
  • Da zwischen Gate-Elektrode und Substrat der Leckstrom reduziert ist und da der Gate-Isolationsfilm eine verbesserte Betriebszuverlässigkeit aufweist, kann auch eine höhere Gate-Spannung zum Einsatz kommen.
  • Andererseits läßt sich die Erzeugung heißer Ladungsträger beim Betrieb des Transistors vermeiden, wobei sich auch keine Ladungsfalle in einem Gate-Oxidfilm ausbildet, so daß auch eine hohe Drain-Spannung zum Einsatz kommen kann.
  • Der erfindungsgemäße Transistor kann somit bei sehr hoher Spannung arbeiten, da eine hohe Gate-Spannung und eine hohe Drain-Spannung verwendet werden können.

Claims (10)

  1. Halbleitereinrichtung, nämlich MASFET mit: – einem Halbleitersubstrat (1) eines ersten Leitungstyps, auf dem Feldbereiche und aktive Bereiche definiert sind; – einer Gate-Elektrode (4) und einem daraufliegenden Kappen-Gate-Isolationsfilm (5) oberhalb des Halbleitersubstrats (1) im aktiven Bereich; – Isolationsseitenwandstücken (7) an den Seiten der Gate-Elektrode (4) und des Kappen-Gate-Isolationsfilms (5); – einem Hohlraum zwischen der Gate-Elektrode (4) und dem Halbleitersubstrat (1) sowie zwischen den Isolationsseitenwandstücken (7) und dem Halbleitersubstrat (1); und – Source- und Drain-Verunreinigungsbereichen (6, 8) unterhalb der Oberfläche des Halbleitersubstrats (1) an beiden Seiten der Gate-Elektrode (4),
  2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Source- und Drain-Verunreinigungsbereiche (6, 8) jeweils – einen leicht dotierten Verunreinigungsbereich (6) vom zweiten Leitungstyp unterhalb der Oberfläche des Halbleitersubstrats (1) sowie unterhalb des Isolationsseitenwandstückes (7); und – einen stark dotierten Verunreinigungsbereich (8) vom zweiten Leitungstyp unterhalb der Oberfläche des Halbleitersubstrats (1) und neben dem Isolationsseitenwandstück (7) aufweisen.
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Isolationsfilm (10) auf der gesamten Oberfläche des Halbleitersubstrats (1) einschließlich des Kappen-Gate-Isolationsfilms (5) und dem Isolationsseitenwandstücks (7) vorgesehen ist.
  4. Halbleitereinrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß sich der Hohlraum bis zwischen die Gate-Elektrode (4) und das Isolationsseitenwandstück (7) erstreckt.
  5. Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß sich der Hohlraum bis zwischen den Kappen-Gate-Isolationsfilm (5) und das Isolationsseitenwandstück (7) erstreckt.
  6. Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten: – Bereitstellen eines Halbleitersubstrats (1) eines ersten Leitungstyps mit Feldbereichen und aktiven Bereichen; – Bildung eines Gate-Isolationsfilms (3), einer Gate-Elektrode (4) und eines Kappen-Gate-Isolationsfilms (5) in dieser Reihenfolge aufeinanderliegend im aktiven Bereich des Halbleitersubstrats (1); – Bildung von Source- und Drain-Verunreinigungsbereichen (6, 8) unterhalb der Oberfläche des Halbleitersubstrats (1) an beiden Seiten der Gate-Elektrode (4) sowie Bildung eines Isolationsseitenwandstückes (7) an den Seiten der Gate-Elektrode (4) und des Kappen-Gate-Isolationsfilms (5) sowie auf dem Gate-Isolationsfilm; – Entfernen des Gate-Isolationsfilms (3), um unter der Gate-Elektrode (4) und unter dem Isolationsseitenwandstück (7) einen Hohlraum zu erhalten; und – Abscheiden eines Isolationsfilms (10) auf der gesamten Oberfläche des Halbleitersubstrats (1) einschließlich des Kappen-Gate-Isolationsfilms (5) und des Isolationsseitenwandstücks (7).
  7. Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten: – Bereitstellen eines Halbleitersubstrats (1) eines ersten Leitungstyps mit Feldbereichen und aktiven Bereichen; – Bildung eines Gate-Isolationsfilms (3), einer Gate-Elektrode (4) und eines Kappen-Gate-Isolationsfilms (5) in dieser Reihenfolge aufeinanderliegend im aktiven Bereich des Halbleitersubstrats (1); – Bildung eines ersten Isolationsfilms (11) an beiden Seiten der Gate-Elektrode (4) sowie auf der Oberfläche des Halbleitersubstrats (1); – Bildung von Source- und Drain-Verunreinigungsbereichen (6, 8) unterhalb der Oberfläche des Halbleitersubstrats (1) an beiden Seiten der Gate-Elektrode (4) sowie Bildung eines Isolationsseitenwandstückes (7) an den Seiten der Gate-Elektrode (4) auf dem ersten Isolationsfilm (11) und an den Seiten des Kappen-Gate-Isolationsfilms (5); – Entfernen des ersten Isolationsfilms (11) zusammen mit dem Gate-Isolationsfilm (3), um unter der Gate-Elektrode (4) und unter dem Isolationsseitenwandstück (7) sowie zwischen der Gate-Elektrode (4) und dem Isolationsseitenwandstück (7) einen Hohlraum zu erhalten; und – Abscheiden eines zweiten Isolationsfilms (10) auf der gesamten Oberfläche des Halbleitersubstrats (1) einschließlich des Kappen-Gate-Isolationsfilms (5) und des Isolationsseitenwandstücks (7).
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der erste Isolationsfilm (11) durch einen auf thermischem Wege hergestellten Oxidfilm gebildet wird.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der erste Isolationsfilm (11) auf der gesamten Oberfläche des Halbleitersubstrats (1) einschließlich der Seiten des Kappen-Gate-Isolationsfilms (5) und der Gate-Elektrode (4) erzeugt wird.
  10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß – ein leicht dotierter Verunreinigungsbereich (6) eines zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an beiden Seiten der Gate-Elektrode (4) vor der Bildung des Isolationsseitenwandstückes (7) ausgebildet wird und – danach ein stark dotierter Verunreinigungsbereich (8) vom zweiten Leitungstyp unterhalb der Oberfläche des Halbleitersubstrats (1) neben dem Isolationsseitenwandstück (7).
DE19832552A 1997-09-29 1998-07-20 Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung Expired - Fee Related DE19832552B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970049795A KR100236101B1 (ko) 1997-09-29 1997-09-29 반도체 소자 및 제조 방법
KR49795/1997 1997-09-29

Publications (2)

Publication Number Publication Date
DE19832552A1 DE19832552A1 (de) 1999-04-08
DE19832552B4 true DE19832552B4 (de) 2008-10-23

Family

ID=19521928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19832552A Expired - Fee Related DE19832552B4 (de) 1997-09-29 1998-07-20 Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US5895246A (de)
JP (1) JP3057436B2 (de)
KR (1) KR100236101B1 (de)
DE (1) DE19832552B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117166A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
KR100239422B1 (ko) * 1997-10-28 2000-01-15 김영환 반도체 소자 및 제조 방법
JP2000091561A (ja) * 1998-09-14 2000-03-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6255145B1 (en) * 1999-01-08 2001-07-03 International Business Machines Corporation Process for manufacturing patterned silicon-on-insulator layers with self-aligned trenches and resulting product
JP2002222878A (ja) 2001-01-26 2002-08-09 Mitsubishi Electric Corp 不揮発性半導体装置およびその製造方法
US6512266B1 (en) * 2001-07-11 2003-01-28 International Business Machines Corporation Method of fabricating SiO2 spacers and annealing caps
US6468877B1 (en) * 2001-07-19 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner
US8022489B2 (en) * 2005-05-20 2011-09-20 Macronix International Co., Ltd. Air tunnel floating gate memory cell
JP2008270641A (ja) * 2007-04-24 2008-11-06 Elpida Memory Inc 電界効果トランジスタ
JP2009129981A (ja) * 2007-11-20 2009-06-11 Toshiba Corp 不揮発性半導体記憶装置
JPWO2009107562A1 (ja) * 2008-02-29 2011-06-30 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20180096123A (ko) * 2017-02-20 2018-08-29 에스케이하이닉스 주식회사 트랜지스터 제조 방법 및 이를 이용한 링 오실레이터 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111706A1 (de) * 1982-12-07 1984-06-27 International Business Machines Corporation Seitenwandisolation der Gate-Elektrode von Feldeffekttransistoren und Verfahren zu ihrer Herstellung
JPS61183969A (ja) * 1985-02-08 1986-08-16 Hitachi Ltd 電界効果トランジスタ
JPS63177469A (ja) * 1987-01-16 1988-07-21 Mitsubishi Electric Corp 半導体装置
JPH06120490A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置及びその製造方法
EP0794577A2 (de) * 1996-03-07 1997-09-10 Nec Corporation FET mit Source/Drain- und Gatestruktur und Verfahren zur Herstellung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
US5395779A (en) * 1994-04-08 1995-03-07 United Microelectronics Corporation Process of manufacture of split gate EPROM device
US5693545A (en) * 1996-02-28 1997-12-02 Motorola, Inc. Method for forming a semiconductor sensor FET device
TW346652B (en) * 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process
US5736446A (en) * 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111706A1 (de) * 1982-12-07 1984-06-27 International Business Machines Corporation Seitenwandisolation der Gate-Elektrode von Feldeffekttransistoren und Verfahren zu ihrer Herstellung
JPS61183969A (ja) * 1985-02-08 1986-08-16 Hitachi Ltd 電界効果トランジスタ
JPS63177469A (ja) * 1987-01-16 1988-07-21 Mitsubishi Electric Corp 半導体装置
JPH06120490A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置及びその製造方法
EP0794577A2 (de) * 1996-03-07 1997-09-10 Nec Corporation FET mit Source/Drain- und Gatestruktur und Verfahren zur Herstellung

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
JP 06120490 A in: Patent Abstracts of Japan *
JP 06120490 A Patent Abstracts of Japan
JP 61183969 A in: Patent Abstracts of Japan *
JP 61183969 A Patent Abstracts of Japan
JP 63177469 A in: Patent Abstracts of Japan *
JP 63177469 A Patent Abstracts of Japan
WIDMANN, Dietrich, "Technologie hochinte- grierter Schaltungen". 2. Auflage, Springer Verlag 1996, Seiten: 311-315
WIDMANN, Dietrich, "Technologie hochintegrierter Schaltungen". 2. Auflage, Springer Verlag 1996, Seiten: 311-315 *

Also Published As

Publication number Publication date
KR19990027354A (ko) 1999-04-15
KR100236101B1 (ko) 1999-12-15
DE19832552A1 (de) 1999-04-08
US5895246A (en) 1999-04-20
JP3057436B2 (ja) 2000-06-26
JPH11111972A (ja) 1999-04-23

Similar Documents

Publication Publication Date Title
DE4110645C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE60211396T2 (de) Verfahren zur Herstellung von einem Gatter-Dielektrikum mit veränderlicher Dielektrizitätskonstante
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE19900992A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE3937502A1 (de) Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung
DE3023616A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE10234601A1 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE4232820B4 (de) Verfahren zur Herstellung eines MOSFET
DE2922016A1 (de) Vlsi-schaltungen
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE10234996B4 (de) Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE19830543B4 (de) Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE19805692C2 (de) Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben
DE19651982A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee