DE19830543B4 - Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung - Google Patents

Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE19830543B4
DE19830543B4 DE19830543A DE19830543A DE19830543B4 DE 19830543 B4 DE19830543 B4 DE 19830543B4 DE 19830543 A DE19830543 A DE 19830543A DE 19830543 A DE19830543 A DE 19830543A DE 19830543 B4 DE19830543 B4 DE 19830543B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
insulation
film
piece
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19830543A
Other languages
English (en)
Other versions
DE19830543A1 (de
Inventor
Sang Don Cheongju Lee
Woun S Cheongju Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19830543A1 publication Critical patent/DE19830543A1/de
Application granted granted Critical
Publication of DE19830543B4 publication Critical patent/DE19830543B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitereinrichtung, nämlich MOSFET mit:
– einem Halbleitersubstrat (1) eines ersten Leitungstyps, auf dem Feldbereiche und aktive Bereiche definiert sind;
– einem Feldoxidfilm (2) auf dem Halbleitersubstrat (1) im Feldbereich; einem Gateisolationsfilm (3), einer Gateelektrode (4) und einem Kappen-Gateisolationsfilm (5), die in dieser Reihenfolge aufeinanderliegend im aktiven Bereich des Halbleitersubstrats (1) angeordnet sind;
– einem ersten Isolationsseitenwandstück (7) an den Seiten der Gateelektrode (4) und den Seiten des Kappen-Gateisolationsfilms (5);
– einem zweiten Isolationsseitenwandstück (11a) zwischen der Gateelektrode (4) und dem ersten Isolationsseitenwandstück (7);
– einem Hohlraum (12) zwischen dem ersten Isolationsseitenwandstück (7) und dem Halbleitersubstrat (1) sowie zwischen dem zweiten Isolationsseitenwandstück (11a) und dem Halbleitersubstrat (1);
– leicht dotierten Verunreinigungsbereichen (6) eines zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) sowie unterhalb des ersten Isolationsseitenwandstückes (7); und
– stark dotierten Verunreinigungsbereichen (8) des zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an der...

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung, nämlich auf einen MOSFET (Metalloxidhalbleiterfeldeffekttransistor), sowie auf ein Verfahren zu ihrer Herstellung.
  • Bei einer herkömmlichen MOS (Metalloxidhalbleiter)-Einrichung befindet sich ein Oxid (SiO2)-Film auf der Oberfläche eines Halbleiters (Silizium), worauf ein Metall gebildet ist. Zur Herstellung eines FETs (Feldeffekttransistor) werden ein Gateisolationsfilm aus einem Oxid und darauf liegend eine Gateelektrode aufeinanderfolgend hergestellt, und zwar auf einem Siliziumsubstrat eines ersten Leitungstyps. Anschließend werden ein Source- und ein Drainbereich unterhalb der Oberfläche des Siliziumsubstrats erzeugt.
  • Ein MOSFET dient zur Stromsteuerung (zur Steuerung des Kanalstroms) zwischen Source und Drain unter Verwendung des Potentials einer Gateelektrode. Ein herkömmlicher MOSFET wird nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen beschrieben.
  • Die 1 zeigt eine Draufsicht des herkömmlichen MOSFETs, während die 2 einen Querschnitt entlang der Linie I-I' von 1 ist. Die 3 zeigt einen Querschnitt entlang der Linie II-II' von 1, während die 4A bis 4D Querschnittsansichten des herkömmlichen MOSFETs in verschiedenen Herstellungsstufen sind, jeweils gesehen entlang der Linie I-I von 1.
  • Bei einem n-Kanal MOSFET liegt ein Feldoxidfilm 2 auf einem p-Typ Halbleitersubstrat 1, und zwar in einem Feldbereich. Ein Gateisolationsfilm 3, eine Gateelektrode 4 und ein Kappen-Gateisolationsfilm 5 liegen aufeinander in einem aktiven Bereich des Halbleitersubstrats 1. Seitenwandstücke 7 befinden sich an den Seiten der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 sowie auf der oberen Fläche des Gateisolationsfilms 3. Leicht dotierte Verunreinigungsbereiche 6 vom n-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie unterhalb der Seitenwandstücke 7. Dagegen befinden sich stark dotierte Verunreinigungsbereiche 8 vom n-Typ, die als Source- und Drainbereiche verwendet werden, unterhalb der Oberfläche des Halbleitersubstrats 1 und an den Seiten der Seitenwandstücke 7.
  • Ein Verfahren zur Herstellung des herkömmlichen n-Kanal MOSFETs mit dem zuvor erwähnten Aufbau wird nachfolgend erläutert.
  • Gemäß 4A wird zunächst ein Feldoxidfilm 2 auf einem p-Typ Halbleitersubstrat 1 innerhalb eines Feldbereichs gebildet. Sodann erfolgt die Bildung eines Gateisolationsfilms 3 in einem aktiven Bereich auf dem Halbleitersubstrat 1, wobei der Gateisolationsfilm 3 aus einem Oxidfilm bestehen kann.
  • Im nächsten Schritt nach 4B werden in einem vorbestimmten Bereich auf dem Gateisolationsfilm 3 zunächst eine Gateelektrode 4 und darauf liegend ein Kappen-Gateisolationsfilm 5 gebildet. Unter Verwendung der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 als Masken werden sodann n-Typ Verunreinigungsionen mit geringer Konzentration in das Halbleitersubstrat 1 implantiert.
  • Wie die 4C erkennen läßt, wird danach ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend anisotrop geätzt, um auf diese Weise Seitenwandstücke 7 an den Seiten der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 zu erhalten.
  • Schließlich werden gemäß 4D n-Typ Verunreinigungsionen mit starker Konzentration in das Halbleitersubstrat 1 implantiert, und zwar unter Verwendung des Kappen-Gateisolationsfilms 5 und der Isolationsseitenwandstücke 7 als Implantationsmasken. Auf diese Weise werden n-Typ Verunreinigungsbereiche 8 erhalten, die als Source-/Drainbereiche die nen, und die sich unterhalb der Oberfläche des Halbleitersubstrats 1 jeweils an der Seite der Isolationsseitenwandstücke 7 befinden.
  • Im folgenden soll die Betriebsweise des herkömmlichen MOSFETs erläutert werden.
  • Der herkömmliche MOSFET ist ein LDD MOSFET, bei dem ein Gateisolationsfilm 3 zwischen einem Halbleitersubstrat 1 und einer Gateelektrode 4 liegt sowie zwischen dem Halbleitersubstrat 1 und den Isolationsseitenwandstücken 7. Die Source-/Drainbereiche enthalten leicht dotierte Verunreinigungsbereiche 6 und stark dotierte Verunreinigungsbereiche 8. Übersteigt eine an die Gateelektrode 4 angelegte Spannung eine Schwellenspannung, so bildet sich ein Kanal im Halbleitersubstrat 1 unterhalb der Gateelektrode 4 aus, was zur Folge hat, daß ein Strom zwischen Source und Drain fließt.
  • Bei diesem LDD MOSFET läßt sich ein drainseitiges elektrisches Feld an der Kante der Gateelektrode durch den Widerstand des leicht dotierten Verunreinigungsbereichs verringern, und zwar im Verbleich zu einer SD Struktur (Single Drain Struktur bzw. Struktur mit einfachem Drain). Dies führt zu einem besseren Betriebsverhalten der Einrichtung, da die Entstehung heißer Ladungsträger verhindert werden kann.
  • Allerdings treten beim herkömmlichen MOSFET einige Probleme auf. Da ein Oxidfilm zwischen dem Substrat und den Isolationsseitenwandstücken liegt, ergeben sich Ladungsträger-Einfangstellen (Ladungsträgerfallen) an der Grenzfläche zwischen den Isolationsseitenwandstücken und dem Oxidfilm einerseits sowie innerhalb des Oxidfilms andererseits, was zu einer Verschlechterung der Betriebseigenschaften des MOSFETs führt.
  • Die JP 04-124834 A beschreibt eine Halbleitereinrichtung, insbesondere einen MOSFET, der eine Gateelektrode aufweist, die auf einem Gateisolationsfilm im Kanalbereich vorgesehen ist. Zu beiden Seiten der Gateelektrode sind im Halbleitersubstrat Source- und Drainbereiche vorgesehen, die eine so genannte LDD-Struktur aufweisen. An beiden Seiten der Gateelektrode sind Isolationsseitenwandstücke vorgesehen, wobei zwischen diesen Isolationsseitenwandstücken und dem Halbleitersubstrat Hohlräume liegen.
  • Das Lehrbuch von D. Widmann et al., "Technologie hochintegrierter Schaltungen", 2. Aufl., Springer Verlag, Berlin Heidelberg New York, 1996 zeigt, daß MOSFETs bekannt sind, deren Source- und Drainbereiche eine LDD-Struktur aufweisen. Um dabei für die aufeinander folgenden Ionenimplantationen unterschiedliche Masken zur Verfügung zu haben, wird nur vorgeschlagen, erste und zweite SiO2-Spacer vorzusehen.
  • Aus der EP 0 111 706 A1 ist es bekannt, Isolationsseitenwandstücke aus mehreren Schichten aufzubauen, die unterschiedliche Ätzraten besitzen. Dazu sind zu beiden Seiten einer Gateelektrode Seitenwandisolationsstücke vorgesehen, die aus einer Siliziumdioxidschicht, einer Siliziumnitridschicht und einer weiteren Siliziumdioxidschicht aufgebaut sind. Bei einem nachfolgenden Ätzschritt werden Kerben in die mittlere Siliziumnitridschicht geätzt. Die Kerben verhindern, daß sich anschließend ein kontinuierlicher Metallfilm ausbilden kann, der für die Ausbildung von Metallsiliziden auf der Oberfläche der Polysiliziumgateelektrode und der Source- und Drainbereiche abgeschieden wird.
  • Die EP 0 794 577 A2 beschreibt einen weiteren MOSFET, bei dem zwischen der Gateelektrode und den Isolationsseitenwandstücken Hohlräume vorgesehen sind.
  • Aus der JP 63-177469 A ist es bekannt, unter einem als Gateelektrode dienenden Metallfilm Hohlräume entweder am Rand oder mittig gemeinsam mit Gateisolationsfilmen herzustellen.
  • Der Erfindung liegt die Aufgabe zugrunde, einen MOSFET der eingangs genannten Art bereitzustellen, der verbesserte Betriebseigenschaften aufweist und der sich einfach herstellen läßt. Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines derartigen MOSFETs anzugeben.
  • Diese Aufgabe wird durch den MOSFET nach Anspruch 1 sowie das Verfahren nach Anspruch 5 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den jeweiligen Unteransprüchen beschrieben.
  • Durch die Ausbildung eines Isolationsfilms auf den Seiten der Gateelektrode und auf der Oberfläche des Halbleitersubstrats, der an der Seite der Gateelektrode zweite Isolationsseitenwandstücke bildet, vor dem Ausbilden der ersten oder eigentlichen Isolationsseitenwandstücke, wird es ermöglicht, für die Herstellung des Hohlraums unter den Isolationsseitenwandstücken ein Material einzusetzen, das sich auch aus engen Bereichen gut entfernen laßt, während für den Gateisolationsfilm Materialien eingesetzt werden können, die unabhängig von ihren Ätzeigenschaften gewählt werden können, um die guten elektrischen Betriebseigenschaften des MOSFET sicherzustellen.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnung im einzelnen beschrieben. Es zeigen:
  • 1 eine Draufsicht auf einen herkömmlichen MOSFET;
  • 2 einen Querschnitt entlang der Linie I-I' von 1;
  • 3 einen Querschnitt entlang der Linie II-II' von 1;
  • 4A bis 4D Querschnittsansichten des herkömmlichen MOSFETs in verschiedenen Herstellungsstufen, jeweils gesehen entlang der Linie I-I' von 1;
  • 5 eine Draufsicht auf einen weiteren herkömmlichen MOSFET;
  • 6 einen Querschnitt entlang der Linie I-I' von 5;
  • 7 einen Querschnitt entlang der Linie II-II' von 5;
  • 8A bis 8D Querschnittsansichten des MOSFETs in verschiedenen Herstellungsstufen, jeweils gesehen entlang der Linie I-I' von 5;
  • 9 eine Draufsicht auf einen erfindungsgemäßen MOSFET;
  • 10 einen Querschnitt entlang der Linie I-I' von 9;
  • 11 einen Querschnitt entlang der Linie II-II' von 9; und
  • 12A bis 12D Querschnittsansichten des erfindungsgemäßen MOSFETs in verschiedenen Herstellungsstufen, jeweils gesehen entlang der Linie I-I' von 9.
  • Beim MOSFET nach 5 sind auf einem p-Typ Halbleitersubstrat 1 aktive Bereiche und Feldbereiche definiert. Ein Feldoxidfilm 2 befindet sich auf dem Halbleitersubstrat 1 innerhalb des Feldbereichs, während in einem vorbestimmten Bereich im aktiven Bereich des Halbleitersubstrats 1 ein Gateisolationsfilm 3, darauf liegend eine Gateelektrode 4 und darauf liegend ein Kappen-Gateisolationsfilm 5 angeordnet sind. Seitenwandstücke 7 (oder ein umlaufendes Seitenwandstück) befinden sich an den Seiten der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5. Ein Hohlraum 12 liegt zwischen dem Substrat 1 und den Isolationsseitenwandstücken 7 bzw. dem umlaufenden Isolationsseitenwandstück 7. Im vorliegenden Fall besteht der Gateisolationsfilm 3 aus einem Oxidfilm, während das Isolationsseitenwandstück 7 aus einem Nitridfilm hergestellt ist, dessen Ätzrate von derjenigen des Oxidfilms verschieden ist.
  • Leicht dotierte Verunreinigungsbereiche 6 vom n-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 und unterhalb des Isolationsseitenwandstückes 7. Dagegen befinden sich stark dotierte Verunreinigungsbereiche 8 vom n-Typ unterhalb der Oberfläche des Halbleitersubstrats 1 und an der Außenseite des Isolationsseitenwandstückes 7. Ein Isolationsfilm 10 liegt auf der Oberfläche des Kappen-Gateisolationsfilms 5, des Isolationsseitenwandstücks 7, der stark dotierten n-Typ Verunreinigungsbereiche 8 und des Feldoxidfilms 2. Ein Hohlraum befindet sich dagegen im Bereich zwischen dem Isolationsseitenwandstück 7 und dem Halbleitersubstrat 1.
  • Nachfolgend wird ein Verfahren zur Herstellung des MOSFETs nach 5 näher erläutert.
  • Gemäß 8A wird zunächst ein Feldoxidfilm 2 auf dem p-Typ Halbleitersubstrat 1 und in dessen Feldbereich gebildet. Sodann erfolgt die Bildung eines Gateisolationsfilms 3 im aktiven Bereich auf dem Substrat 1. In einem weiteren Schritt werden eine Gateelektrode 4 und ein Kappen-Gateisolationsfilm 5 in einem vorbestimmten Bereich auf dem Isolationsfilm 3 aufeinanderliegend hergestellt. Sie bestehen hierbei aus einem Oxid.
  • Unter Verwendung der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 als Masken werden Verunreinigungsionen vom n-Typ mit geringer Konzentration im Halbleitersubstrat 1 implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 vom n-Typ zu erhalten.
  • Im Schritt nach 8B wird sodann ein Isolationsfilm, der zum Beispiel aus einem Nitrid bestehen kann, auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend anisotrop geätzt, um ein Isolationsseitenwandstück 7 zu erhalten, das die Gateelektrode 4 und den Kappen-Gateisolationsfilm 5 seitlich umgibt bzw. an deren Seiten anliegt. Unter Verwendung des Isolationsseitenwandstückes 7 als Maske wird dann der freiliegende Gateisolationsfilm 3 entfernt.
  • Sodann werden unter Verwendung des Isolationsseitenwandstückes 7 und des Kappen-Gateisolationsfilms 5 als Masken Verunreinigungsionen vom n-Typ mit starker Konzentration in das Halbleitersubstrat 1 implantiert, um auf diese Weise stark dotierte Verunreinigungsbereiche 8 vom n-Typ zu erhalten, die als Source- und Drainbereiche dienen. Diese stark dotierten Verunreinigungsbereiche 8 liegen unterhalb der Oberfläche des Halbleitersubstrats 1 und an der äußeren Seite des Isolationsseitenwandstückes 7.
  • Im nächsten Schritt nach 8C wird ein Photoresistfilm 9 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und strukturiert, um den Kappen-Isolationsfilm 5, das Isolationsseitenwandstück 7 und die stark dotierten n-Typ Verunreinigungsbereiche 8 benachbart zum Isolationsseitenwandstück freizulegen. Sodann wird der Gateisolationfilm 3 unterhalb des Isolationsseitenwandstückes 7 partiell entfernt, und zwar unter Anwendung eines Naßätzprozesses.
  • Gemäß 8D wird danach der Photoresistfilm 9 vollständig entfernt. Anschließend wird ein Isolationsfilm 10 auf die gesamte Oberfläche der so erhaltenen Struktur niedergeschlagen, und zwar auf das Substrat 1 einschließlich des Kappen-Gateisolationsfilms 5 und des Isolationsseitenwandstückes 7. Auf diese Weise wird ein Hohlraum zwischen Seitenwandstück 7 und Halbleitersubstrat 1 erhalten.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung sowie ein Verfahren zu dessen Herstellung werden nachfolgend im einzelnen erläutert.
  • Die 9 zeigt eine Draufsicht auf den Aufbau des Ausführungsbeispiels, während die 10 einen Querschnitt entlang der Linie I-I von 9 zeigt. 11 ist ein Querschnitt entlang der Linie II-II' von 9, während die 12A bis 12D Queschnittsansichten des Ausführungsbeispiels in verschiedenen Herstellungsstufen sind, und zwar jeweils gesehen entlang der Linie I-I' von 9.
  • Beim Ausführungsbeispiel der vorliegenden Erfindung liegt ein weiteres Isolationsseitenwandstück 11a zwischen der Gateelektrode 4 und dem Isolationsseitenwandstück 7.
  • Ein Feldoxidfilm 2 befindet sich auf einem p-Typ Halbleitersubstrat 1 in einem Feldbereich. Ein Gateisolationsfilm 3, eine Gateelektrode 4 und ein Kappen-Gateisolationfilm 5 liegen der Reihe nach aufeinander in einem vorbestimmten Bereich innerhalb des aktiven Bereichs des Halbleitersubstrats 1. Der Gateisolationsfilm 3 und der Kappen-Gateisolationfilm 5 sind Oxidfilme.
  • Ein erstes Isolationsseitenwandstück 7 befindet sich an den Seiten der Gateelektrode 4 und des Kapppen-Gateisolationsfilms 5. Ein zweites Isolationsseitenwandstück 11a liegt dabei zwischen der Gateelektrode 4 und dem ersten Isolationsseitenwandstück 7. Zwischen dem Halbleitersubstrat 1 und dem ersten und zweiten Isolationsseitenwandstück 7 und 11a befindet sich ein Vakuumbereich bzw. Hohlraum (leerer Raum).
  • Leicht dotierte n-Typ Verunreinigungsbereiche 6 liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie unterhalb des ersten Isolationsseitenwandstücks 7. Dagegen befinden sich stark dotierte Verunreinigungsbereiche vom n-Typ, die als Source- und Drainbereiche dienen, unterhalb der Oberfläche des Halbleitersubstrats 1 und jeweils an der Außenseite des ersten Isolationsseitenwandstückes 7.
  • Ein Isolationsfilm 10 befindet sich auf der Oberfläche des Kappen-Gateisolationsfilms 5, des ersten Isolationsseitenwandstückes 7, der stark dotierten n-Typ Verunreinigungsbereiche 8 und des Feldoxidfilms 2. Dabei liegt ein Hohlraum 12 zwischen dem Halbleitersubstrat 1 und dem ersten Isolationsseitenwandstück 7 sowie auch zwischen dem Halbleitersubstrat 1 und dem zweiten Isolationsseitenwandstück 11a, wobei beide genannten Hohlräume einen einzigen Hohlraum bilden, der seitlich vom Isolationsfilm 10 begrenzt ist.
  • Nachfolgend wird ein Verfahren zur Herstellung des Ausführungsbeispiels der vorliegenden Erfindung erläutert.
  • Gemäß 12A wird zunächst ein Feldoxidfilm 2 auf einem p-Typ Halbleitersubstrat 1 im Feldbereich erzeugt. Sodann werden in einem vorbestimmten Bereich innerhalb des aktiven Bereichs des Halbleitersubstrats 1 aufeinanderliegend ein Gateisolationsfilm 3, eine Gateelektrode 4 und ein Kappen-Gateisolationsfilm 5 gebildet. Ein erster Isolationfilm 11, zum Beispiel ein dünner Oxidfilm, wird auf der Oberfläche des freiliegenden Halbleitersubstrats 1 erzeugt sowie an den Seiten der Gateelektrode 4. Die Bildung dieses ersten Isolationsfilms 11 kann durch einen thermischen Oxidationsprozeß erfolgen. Unter Verwendung der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 als Masken werden anschließend n-Typ Verunreinigungsionen mit geringer Konzentration in die Oberfläche des Halbleitersubstrats 1 implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 vom n-Typ zu erhalten.
  • Entsprechend der 12B wird ein Isolationsfilm auf die gesamte Oberfläche der so erhaltenden Struktur aufgebracht und anschließend anisotrop geätzt, um ein erstes Isolationsseitenwandstück 7 an den Seiten des ersten Isolationsfilms 11 sowie an den Seiten des Kappen-Gateisolationsfilms 5 zu erhalten. Das erste Isolationsseitenwandstück 7 wird zum Bespiel aus einem Nitrid hergestellt, wobei der erste Isolationsfilm 11 und der Kappen-Gateisolationsfilm 5 als Ätzstopper verwendet werden. Der erste Isolationsfilm 11 wird dann selektiv entfernt, und zwar unter Verwendung des Isolationsseitenwandstückes 7 als Maske.
  • Sodann werden unter Verwendung des ersten Isolationsseitenwandstückes 7 und des Kappen-Gateisolationsfilms 5 als Masken n-Typ Verunreinigungsionen mit starker Konzentration in die Oberfläche des Halbleitersubstrats 1 implantiert, um stark dotierte Verunreinigungsbereiche vom n-Typ zu erhalten, die als Source- und Drainbereiche dienen. Diese stark dotierten Verunreinigungsbereiche 8 vom n-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie an den äußeren Seiten des Isolationsseitenwandstückes 7.
  • Gemäß 12C wird sodann ein Photoresistfilm 9 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und anschließend strukturiert, um den Kappen-Gateisolationsfilm 5, die Gateelektrode 4, das erste Isolationsseitenwandstück 7 und den stark dotierten Verunreinigungsbereich 8 vom n-Typ im Bereich benachbart zur Gateelektrode 4 bzw. benachbart zum Isolationsseitenwandstück 7 freizulegen. Sodann wird der erste Isolationsfilm 11 selektiv entfernt, und zwar im Bereich unter dem ersten Isolationsseitenwandstück 7, so daß durch den verbleibenden Teil des ersten Isolationsfilms 11 ein zweites Isolationsseitenwandstück 11a erhalten wird, das zwischen dem ersten Isolationsseitenwandstück 7 und der Gateelektrode 4 liegt. Zu dieser Zeit ist der Photoresistfilm 9 so strukturiert, daß er das Zentrum des aktiven Bereichs freilegt.
  • Gemäß 12D wird dann der Photoresistfilm 9 vollständig beseitigt. Danach wird ein zweiter Isolationsfilm 10 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf das Halbleitersubstrat 1 einschließlich des ersten Isolationsseitenwandstückes 7. Der zweite Isolationsfilm 10 kommt also auf dem Kappen-Gateisolationsfilm 5, dem Isolationsseitenwandstück 7, den stark dotierten Verunreinigungsbereichen 8 sowie auf dem Feldoxidbereich 2 zu liegen. Dabei entsteht ein Hohlraum zwischen dem Halbleitersubstrat 1 einerseits und dem ersten Isolationsseitenwandstück 7 sowie dem weiteren Isolationsseitenwandstück 11a andererseits, wobei dieser Hohlraum außen durch den zweiten Isolationsfilm 10 begrenzt ist. Nach innen ist der Hohlraum durch den Gateisolationsfilm 3 begrenzt.
  • Da beim MOSFET nach dem Ausführungsbeispiel ein Hohlraum zwischen dem Halbleitersubstrat 1 und den Isolationsseitenwandstücken zu liegen kommt, bilden sich in diesem Bereich keine Ladungsträger-Einfangstellen aus, auch wenn heiße Ladungsträger im drainseitigen elektrischen Feld erzeugt werden. Die Betriebseigenschaften der erfindungsgemäßen Einrichtung sind somit verbessert.

Claims (8)

  1. Halbleitereinrichtung, nämlich MOSFET mit: – einem Halbleitersubstrat (1) eines ersten Leitungstyps, auf dem Feldbereiche und aktive Bereiche definiert sind; – einem Feldoxidfilm (2) auf dem Halbleitersubstrat (1) im Feldbereich; einem Gateisolationsfilm (3), einer Gateelektrode (4) und einem Kappen-Gateisolationsfilm (5), die in dieser Reihenfolge aufeinanderliegend im aktiven Bereich des Halbleitersubstrats (1) angeordnet sind; – einem ersten Isolationsseitenwandstück (7) an den Seiten der Gateelektrode (4) und den Seiten des Kappen-Gateisolationsfilms (5); – einem zweiten Isolationsseitenwandstück (11a) zwischen der Gateelektrode (4) und dem ersten Isolationsseitenwandstück (7); – einem Hohlraum (12) zwischen dem ersten Isolationsseitenwandstück (7) und dem Halbleitersubstrat (1) sowie zwischen dem zweiten Isolationsseitenwandstück (11a) und dem Halbleitersubstrat (1); – leicht dotierten Verunreinigungsbereichen (6) eines zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) sowie unterhalb des ersten Isolationsseitenwandstückes (7); und – stark dotierten Verunreinigungsbereichen (8) des zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an der Seite des ersten Isolationsseitenwandstückes (7).
  2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Isolationsfilm (10) auf der gesamten Oberfläche des Substrats (1) einschließlich des Kappen-Gateisolationsfilms (5) und des Isolationsseitenwandstückes (7) vorgesehen ist.
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste und das zweite Isolationsseitenwandstück (7, 11a) aus unterschiedlichen Isolationsmaterialien mit unterschiedlichen Ätzraten bestehen.
  4. Halbleitereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das erste Isolationsseitenwandstück (7) aus einem Nitridfilm besteht, während das zweite Isolationsseitenwandstück (11a) aus einem Oxidfilm besteht.
  5. Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten: – Bildung eines Feldoxidfilms (2) auf einem Halbleitersubstrat (1) eines ersten Leitungstyps, auf dem Feldbereiche und aktive Bereiche definiert sind, im Feldbereich; – Bildung eines Gateisolationsfilms (3), einer Gateelektrode (4) und eines Kappen-Gateisolationsfilms (5) in dieser Reihenfolge aufeinanderliegend im aktiven Bereich des Halbleitersubstrats (1); – Bildung eines ersten Isolationsfilms (11) auf dem Halbleitersubstrat (1) sowie an Seiten der Gateelektrode (4); – Bildung von leicht dotierten Verunreinigungsbereichen (6) eines zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an Seiten der Gateelektrode (4); – Bildung eines ersten Isolationsseitenwandstücks (7) auf dem ersten Isolationsfilms (11) an den Seiten der Gateelektrode (4) und den Seiten des Kappen-Gateisolationsfilms (5), wobei der Teil des ersten Isolationsfilms (11) der zwischen der Gateelektrode (4) und dem ersten Isolationsseitenwandstück (7) liegt, ein zweites Isolationsseitenwandstück (11a) bildet; – selektives Entfernen des freigelegten ersten Isolationsfilms (11); – Bildung von stark dotierten Verunreinigungsbereichen (8) des zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an der Seite des ersten Isolationsseitenwandstückes (7); – selektives Entfernen desjenigen Teils des ersten Isolationsfilms (11), der unterhalb des ersten und des zweiten Isolationsseitenwandstückes (7, 11a) liegt; und – Ausbilden eines zweiten Isolationsfilms (10) auf der gesamten Oberfläche des Substrats (1) einschließlich des Kappen-Gateisolationsfilms (5) und des ersten Isolationsseitenwandstückes (7), so daß unterhalb des ersten und zweiten Isolationsseitenwandstückes (7, 11a) ein Hohlraum (12) verbleibt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das erste und das zweite Isolationsseitenwandstück (7, 11a) aus unterschiedlichen Isolationsmaterialien mit unterschiedlichen Ätzraten bestehen.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das erste Isolationsseitenwandstück (7) aus einem Nitridfilm besteht, während das zweite Isolationsseitenwandstück (11a) aus einem Oxidfilm besteht.
  8. Verfahren nach einem der Ansprüche 5, 6 oder 7, dadurch gekennzeichnet, daß der erste Isolationsfilm (11) ein auf thermischem Wege erzeugter Oxidfilm ist.
DE19830543A 1997-10-28 1998-07-08 Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung Expired - Fee Related DE19830543B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR55653/1997 1997-10-28
KR1019970055653A KR100239422B1 (ko) 1997-10-28 1997-10-28 반도체 소자 및 제조 방법

Publications (2)

Publication Number Publication Date
DE19830543A1 DE19830543A1 (de) 1999-05-06
DE19830543B4 true DE19830543B4 (de) 2008-10-02

Family

ID=19523616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830543A Expired - Fee Related DE19830543B4 (de) 1997-10-28 1998-07-08 Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US5874765A (de)
JP (1) JP3057439B2 (de)
KR (1) KR100239422B1 (de)
DE (1) DE19830543B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0836329A4 (de) * 1996-04-12 2002-09-04 Sony Corp Bildcodierer, bildcodierungsverfahren und aufzeichnungsträger für bildcodierungsprogramm
JPH1117166A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100336771B1 (ko) * 1999-11-10 2002-05-16 박종섭 트랜지스터 형성방법
US6514808B1 (en) * 2001-11-30 2003-02-04 Motorola, Inc. Transistor having a high K dielectric and short gate length and method therefor
KR100623328B1 (ko) * 2002-07-05 2006-09-11 매그나칩 반도체 유한회사 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법
JP2004095888A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US8420491B2 (en) 2010-11-09 2013-04-16 International Business Machines Corporation Structure and method for replacement metal gate field effect transistors
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111706A1 (de) * 1982-12-07 1984-06-27 International Business Machines Corporation Seitenwandisolation der Gate-Elektrode von Feldeffekttransistoren und Verfahren zu ihrer Herstellung
JPS63177469A (ja) * 1987-01-16 1988-07-21 Mitsubishi Electric Corp 半導体装置
JPH04124834A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置及びその製造方法
EP0794577A2 (de) * 1996-03-07 1997-09-10 Nec Corporation FET mit Source/Drain- und Gatestruktur und Verfahren zur Herstellung
DE19832552A1 (de) * 1997-09-29 1999-04-08 Lg Semicon Co Ltd Halbleitereinrichtung und Verfahren zu ihrer Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586432B2 (ja) * 1987-06-26 1997-02-26 日本電装株式会社 半導体圧力センサの製造方法
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
TW346652B (en) * 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process
US5736446A (en) * 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0111706A1 (de) * 1982-12-07 1984-06-27 International Business Machines Corporation Seitenwandisolation der Gate-Elektrode von Feldeffekttransistoren und Verfahren zu ihrer Herstellung
JPS63177469A (ja) * 1987-01-16 1988-07-21 Mitsubishi Electric Corp 半導体装置
JPH04124834A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置及びその製造方法
EP0794577A2 (de) * 1996-03-07 1997-09-10 Nec Corporation FET mit Source/Drain- und Gatestruktur und Verfahren zur Herstellung
DE19832552A1 (de) * 1997-09-29 1999-04-08 Lg Semicon Co Ltd Halbleitereinrichtung und Verfahren zu ihrer Herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DE 19832552 A1, nachveröffentlicht, jedoch mit älterer Priorität
JP 63177469 A Patent Abstracts of Japan *
WIDMANN, Dietrich, (u.a.):"Technologie hochinte- grierter Schaltungen", 2. Auflage, Springer Verlag 1996, Seiten: 311-315
WIDMANN, Dietrich, (u.a.):"Technologie hochintegrierter Schaltungen", 2. Auflage, Springer Verlag 1996, Seiten: 311-315 *

Also Published As

Publication number Publication date
JP3057439B2 (ja) 2000-06-26
DE19830543A1 (de) 1999-05-06
KR19990034155A (ko) 1999-05-15
KR100239422B1 (ko) 2000-01-15
US5874765A (en) 1999-02-23
JPH11191622A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
DE4110645C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE10339920B4 (de) Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE3942648A1 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE2922016A1 (de) Vlsi-schaltungen
DE4421186C2 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE19830543B4 (de) Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
EP0520209A1 (de) Verfahren zur Herstellung einer CMOS Halbleiteranordnung
DE10215365B4 (de) Transistorstruktur unter Verwendung von Epitaxialschichten und Verfahren zur Herstellung derselben
DE19651982C2 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2316208B2 (de) Verfahren zur herstellung einer integrierten mos-schaltung
DE4409202C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201