DE19830543A1 - Halbleitereinrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitereinrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE19830543A1
DE19830543A1 DE19830543A DE19830543A DE19830543A1 DE 19830543 A1 DE19830543 A1 DE 19830543A1 DE 19830543 A DE19830543 A DE 19830543A DE 19830543 A DE19830543 A DE 19830543A DE 19830543 A1 DE19830543 A1 DE 19830543A1
Authority
DE
Germany
Prior art keywords
insulation
side wall
wall piece
insulation film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19830543A
Other languages
English (en)
Other versions
DE19830543B4 (de
Inventor
Sang Don Lee
Woun S Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19830543A1 publication Critical patent/DE19830543A1/de
Application granted granted Critical
Publication of DE19830543B4 publication Critical patent/DE19830543B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung so­ wie auf ein Verfahren zu ihrer Herstellung und insbesondere auf einen MOSFET (Metalloxidhalbleiterfeldeffekttransistor) sowie auf ein Verfah­ ren zu dessen Herstellung, bei dem Ladungsträgerfallen bzw. Ladungsträ­ ger-Einfangstellen im Gateisolationsfilm im Bereich von Seitenwand­ stücken vermieden werden.
Bei einer herkömmlichen MOS (Metalloxidhalbleiter)-Einrichung befindet sich ein Oxid (SiO2)-Film auf der Oberfläche eines Halbleiters (Silicium), worauf ein Metall gebildet ist. Zur Herstellung eines FETs (Feldeffekttran­ sistor) werden ein Gateisolationsfilm aus einem Oxid und darauf liegend eine Gateelektrode aufeinanderfolgend hergestellt, und zwar auf einem Si­ liciumsubstrat eines ersten Leitungstyps. Anschließend werden ein Sour­ ce- und ein Drainbereich unterhalb der Oberfläche des Siliciumsubstrats erzeugt.
Ein MOSFET dient zur Stromsteuerung (zur Steuerung des Kanalstroms) zwischen Source und Drain unter Verwendung des Potentials einer Gate­ elektrode. Ein herkömmlicher MOSFET wird nachfolgend unter Bezug­ nahme auf die Zeichnung im einzelnen beschrieben.
Die Fig. 1 zeigt eine Draufsicht des herkömmlichen MOSFETs. während die Fig. 2 einen Querschnitt entlang der Linie I-I' von Fig. 1 ist. Die Fig. 3 zeigt einen Querschnitt entlang der Linie II-II' von Fig. 1. während die Fig. 4A bis 4D Querschnittsansichten des herkömmlichen MOSFETs in verschiede­ nen Herstellungsstufen sind, jeweils gesehen entlang der Linie I-I' von Fig. 1.
Bei einem n-Kanal MOSFET liegt ein Feldoxidfilm 2 auf einem p-Typ Halb­ leitersubstrat 1, und zwar in einem Feldbereich. Ein Gateisolationsfilm 3, eine Gateelektrode 4 und ein Kappen-Gateisolationsfilm 5 liegen aufein­ ander in einem aktiven Bereich des Halbleitersubstrats 1. Seitenwand­ stücke 7 befinden sich an den Seiten der Gateelektrode 4 und des Kappen- Gateisolationsfilms 5 sowie auf der oberen Fläche des Gateisolationsfilms 3. Leicht dotierte Verunreinigungsbereiche 6 vom n-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie unterhalb der Seitenwand­ stücke 7. Dagegen befinden sich stark dotierte Verunreinigungsbereiche 8 vom n-Typ, die als Source- und Drainbereiche verwendet werden, unter­ halb der Oberfläche des Halbleitersubstrats 1 und an den Seiten der Sei­ tenwandstücke 7.
Ein Verfahren zur Herstellung des herkömmlichen n-Kanal MOSFETs mit dem zuvor erwähnten Aufbau wird nachfolgend erläutert.
Gemäß 4A wird zunächst ein Feldoxidfilm 2 auf einem p-Typ Halbleiter­ substrat 1 innerhalb eines Feldbereichs gebildet. Sodann erfolgt die Bil­ dung eines Gateisolationsfilms 3 in einem aktiven Bereich auf dem Halb­ leitersubstrat 1, wobei der Gateisolationsfilm 3 aus einem Oxidfilm beste­ hen kann.
Im nächsten Schritt nach Fig. 4B werden in einem vorbestimmten Bereich auf dem Gateisolationsfilm 3 zunächst eine Gateelektrode 4 und darauf liegend ein Kappen-Gateisolationsfilm 5 gebildet. Unter Verwendung der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 als Masken werden sodann n-Typ Verunreinigungsionen mit geringer Konzentration in das Halbleitersubstrat 1 implantiert.
Wie die Fig. 4C erkennen läßt, wird danach ein Isolationsfilm auf die ge­ samte Oberfläche der so erhaltenen Struktur aufgebracht und anschlie­ ßend anisotrop geätzt, um auf diese Weise Seltenwandstücke 7 an den Sei­ ten der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 zu erhal­ ten.
Schließlich werden gemäß Fig. 4D n-Typ Verunreinigungsionen mit star­ ker Konzentration in das Halbleitersubstrat 1 implantiert, und zwar unter Verwendung des Kappen-Gateisolationsfilms 5 und der Isolationsseiten­ wandstücke 7 als Implantationsmasken. Auf diese Weise werden n-Typ Verunreinigungsbereiche 8 erhalten, die als Source-/Drainbereiche die­ nen, und die sich unterhalb der Oberfläche des Halbleitersubstrats 1 je­ weils an der Seite der Isolationsseitenwandstücke 7 befinden.
Im folgenden soll die Betriebsweise des herkömmlichen MOSFETs erläu­ tert werden.
Der herkömmliche MOSFET ist ein LDD MOSFET. bei dem ein Gateisola­ tionsfilm 3 zwischen einem Halbleitersubstrat 1 und einer Gateelektrode 4 liegt sowie zwischen dem Halbleitersubstrat 1 und den Isolationsseiten­ wandstücken 7. Die Source-/Drainbereiche enthalten leicht dotierte Ver­ unreinigungsbereiche 6 und stark dotierte Verunreinigungsbereiche 8. Übersteigt eine an die Gateelektrode 4 angelegte Spannung eine Schwel­ lenspannung, so bildet sich ein Kanal im Halbleitersubstrat 1 unterhalb der Gateelektrode 4 aus, was zur Folge hat, daß ein Strom zwischen Source und Drain fließt.
Bei diesem LDD MOSFET läßt sich ein drainseitiges elektrisches Feld an der Kante der Gateelektrode durch den Widerstand des leicht dotierten Verunreinigungsbereichs verringern, und zwar im Vergleich zu einer SD Struktur (Single Drain Struktur bzw. Struktur mit einfachem Drain). Dies führt zu einem besseren Betriebsverhalten der Einrichtung, da die Entste­ hung heißer Ladungsträger verhindert werden kann.
Allerdings treten beim herkömmlichen MOSFET einige Probleme auf. Da ein Oxidfilm zwischen dem Substrat und den Isolationsseitenwand­ stücken liegt, ergeben sich Ladungsträger-Einfangstellen (Ladungsträ­ gerfallen) an der Grenzfläche zwischen den Isolationsseitenwandstücken und dem Oxidfilm einerseits sowie innerhalb des Oxidfilms andererseits, was zu einer Verschlechterung der Betriebseigenschaften des MOSFETs führt.
Der Erfindung liegt die Aufgabe zugrunde, einen MOSFET der eingangs ge­ nannten Art so weiterzubilden, daß er im wesentlichen keine Ladungsträ­ ger-Einfangstellen mehr im Bereich des Gateisolationsfilms an einer Seite des Gates aufweist, wodurch bessere Betriebseigenschaften erhalten wer­ den. Ziel der Erfindung ist es außerdem, ein zu seiner Herstellung geeigne­ tes Verfahren anzugeben.
In Übereinstimmung mit dem breitesten Aspekt enthält eine Halbleiterein­ richtung nach der Erfindung folgendes: einen Gateisolationsfilm und eine darauf liegende Gateelektrode. die nacheinander auf einem Halbleitersub­ strat eines ersten Leitungstyps gebildet worden sind; ein Isolationsseiten­ wandstück an den Seiten der Gateelektrode; einen Vakuum- bzw. Hohl­ raum zwischen dem Halbleitersubstrat und dem Isolationsseitenwand­ stück; sowie Source-/Drainbereiche unterhalb der Oberfläche des Halb­ leitersubstrats an beiden Seiten der Gateelektrode.
Ein Verfahren zur Herstellung der erfindungsgemäßen Halbleitereinrich­ tung umfaßt folgende Schritte: Bildung eines Gateisolationsfilms auf ei­ nem Halbleitersubstrat eines ersten Leitungstyps; Bildung einer Gatee­ lektrode auf dem Gateisolationsfilm; Bildung eines Isolationsseitenwand­ stückes an den Seiten der Gateelektrode; selektives Entfernen des freige­ legten Gateisolationsfilms sowie des Teils des Gateisolationsfilms, der un­ terhalb des isolierenden Seitenwandstückes liegt; und Bildung eines wei­ teren Isolationsfilms auf der gesamten Oberfläche des Halbleitersubstrats einschließlich der Gateelektrode, so daß derjenige Bereich, in welchem der Gateisolationsfilm unterhalb des Isolationsseitenwandstückes entfernt worden ist, zu einem Hohlraum bzw. Leerraum wird.
Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezug­ nahme auf die Zeichnung im einzelnen beschrieben. Es zeigen:
Fig. 1 eine Draufsicht auf einen herkömmlichen MOSFET;
Fig. 2 einen Querschnitt entlang der Linie I-I' von Fig. 1;
Fig. 3 einen Querschnitt entlang der Linie II-II' von Fig. 1;
Fig. 4A bis 4D Querschnittsansichten des herkömmlichen MOSFETs in verschiedenen Herstellungsstufen, jeweils gesehen entlang der Linie I-I' von Fig. 1;
Fig. 5 eine Draufsicht auf einen MOSFET nach einem ersten Ausfüh­ rungsbeispiel der vorliegenden Erfindung;
Fig. 6 einen Querschnitt entlang der Linie I-I' von Fig. 5;
Fig. 7 einen Querschnitt entlang der Linie II-II' von Fig. 5;
Fig. 8A bis 8D Querschnittsansichten des MOSFETs nach dem ersten Ausführungsbeispiel in verschiedenen Herstellungsstufen, jeweils gese­ hen entlang der Linie I-I' von Fig. 5;
Fig. 9 eine Draufsicht auf einen erfindungsgemäßen MOSFET nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 10 einen Querschnitt entlang der Linie I-I' von Fig. 9;
Fig. 11 einen Querschnitt entlang der Linie II-II' von Fig. 9; und
Fig. 12A bis 12D Querschnittsansichten des zweiten Ausführungsbei­ spiels des erfindungsgemäßen MOSFETs In verschiedenen Herstellungs­ stufen, jeweils gesehen entlang der Linie I-I' von Fig. 9.
Nachfolgend werden Ausführungsbeispiele der Erfindung im einzelnen diskutiert.
Die Fig. 5 zeigt eine Draufsicht auf einen MOSFET nach dem ersten Aus­ führungsbeispiel der vorliegenden Erfindung, während die Fig. 6 einen Querschnitt entlang der Linie I-I' von Fig. 5 zeigt. Fig. 7 ist ein Querschnitt entlang der Linie II-II' von Fig. 5, und die Fig. 8A bis 8D zeigen den Aufbau des ersten Ausführungsbeispiels des erfindungsgemäßen MOSFETs in verschiedenen Herstellungsstufen, jeweils gesehen entlang der Linie l-I' von Fig. 5.
Beim ersten Ausführungsbeispiel des erfindungsgemäßen MOSFETs sind auf einem p-Typ Halbleitersubstrat 1 aktive Bereiche und Feldbereiche de­ finiert. Ein Feldoxidfilm 2 befindet sich auf dem Halbleitersubstrat 1 in­ nerhalb des Feldbereichs, während in einem vorbestimmten Bereich im aktiven Bereich des Halbleitersubstrats 1 ein Gateisolationsfilm 3, darauf liegend eine Gateelektrode 4 und darauf liegend ein Kappen-Gateisola­ tionsfilm 5 angeordnet sind. Seitenwandstücke 7 (oder ein umlaufendes Seitenwandstück) befinden sich an den Seiten der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5. Ein Vakuumbereich 12 (Hohlraum oder leerer Raum) liegt zwischen dem Substrat 1 und den Isolationsseiten­ wandstücken 7 bzw. dem umlaufenden Isolationsseitenwandstück 7. Im vorliegenden Fall besteht der Gateisolationsfilm 3 aus einem Oxidfilm, während das Isolationsseitenwandstück 7 aus einem Nitridfilm herge­ stellt ist, dessen Ätzrate von derjenigen des Oxidfilms verschieden ist.
Leicht dotierte Verunreinigungsbereiche 6 vom n-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 und unterhalb des Isolationsseiten­ wandstückes 7. Dagegen befinden sich stark dotierte Verunreinigungsbe­ reiche 8 vom n-Typ unterhalb der Oberfläche des Halbleitersubstrats 1 und an der Außenseite des Isolationsseitenwandstückes 7. Ein Isolations­ film 10 liegt auf der Oberfläche des Kappen-Gateisolationsfilms 5, des Iso­ lationsseitenwandstücks 7, der stark dotierten n-Typ Verunreinigungsbe­ reiche 8 und des Feldoxidfilms 2. Ein Vakuumbereich bzw. Hohlraum (lee­ rer Raum) befindet sich dagegen im Bereich zwischen dem Isolationssei­ tenwandstück 7 und dem Halbleitersubstrat 1.
Nachfolgend wird ein Verfahren zur Herstellung des MOSFETs nach dem ersten Ausführungsbeispiel der vorliegenden Erfindung näher erläutert.
Gemäß Fig. 8A wird zunächst ein Feldoxidfilm 2 auf dem p-Typ Halbleiter­ substrat 1 und in dessen Feldbereich gebildet. Sodann erfolgt die Bildung eines Gateisolationsfilms 3 im aktiven Bereich auf dem Substrat 1. In ei­ nem weiteren Schritt werden eine Gateelektrode 4 und ein Kappen-Gatei­ solationsfilm 5 in einem vorbestimmten Bereich auf dem Isolationsfilm 3 aufeinanderliegend hergestellt. Sie bestehen hierbei aus einem Oxid.
Unter Verwendung der Gateelektrode 4 und des Kappen-Gateisolations­ films 5 als Masken werden Verunreinigungsionen vom n-Typ mit geringer Konzentration im Halbleitersubstrat 1 implantiert, um auf diese Weise leicht dotierte Verunreinigungsbereiche 6 vom n-Typ zu erhalten.
Im Schritt nach Fig. 8B wird sodann ein Isolationsfilm, der zum Beispiel aus einem Nitrid bestehen kann, auf die gesamte Oberfläche der so erhal­ tenen Struktur aufgebracht und anschließend anisotrop geätzt, um ein Isolationsseitenwandstück 7 zu erhalten, das die Gateelektrode 4 und den Kappen-Gateisolationsfilm 5 seitlich umgibt bzw. an deren Seiten anliegt. Unter Verwendung des Isolationsseitenwandstückes 7 als Maske wird dann der freiliegende Gateisolationsfilm 3 entfernt.
Sodann werden unter Verwendung des Isolationsseitenwandstückes 7 und des Kappen-Gateisolationsfilms 5 als Masken Verunreinigungsionen vom n-Typ mit starker Konzentration in das Halbleitersubstrat 1 implan­ tiert, um auf diese Weise stark dotierte Verunreinigungsbereiche 8 vom n- Typ zu erhalten, die als Source- und Drainbereiche dienen. Diese stark do­ tierten Verunreinigungsbereiche 8 liegen unterhalb der Oberfläche des Halbleitersubstrats 1 und an der äußeren Seite des Isolationsseitenwand­ stückes 7.
Im nächsten Schritt nach Fig. 8G wird ein Photoresistfilm 9 auf die gesam­ te Oberfläche der so erhaltenen Struktur aufgebracht und strukturiert, um den Kappen-Isolationsfilm 5, das Isolationsseitenwandstück 7 und die stark dotierten n-Typ Verunreinigungsbereiche 8 benachbart zum Isola­ tionsseitenwandstück freizulegen. Sodann wird der Gateisolationfilm 3 unterhalb des Isolationsseitenwandstückes 7 partiell entfernt, und zwar unter Anwendung eines Naßätzprozesses.
Gemäß Fig. 8D wird danach der Photoresistfilm 9 vollständig entfernt. An­ schließend wird ein Isolationsfilm 10 auf die gesamte Oberfläche der so er­ haltenen Struktur niedergeschlagen, und zwar auf das Substrat 1 ein­ schließlich des Kappen-Gateisolationsfilms 5 und des Isolationsseiten­ wandstückes 7. Auf diese Weise wird ein Vakuumbereich bzw. Hohlraum zwischen Seitenwandstück 7 und Halbleitersubstrat 1 erhalten.
Ein zweites Ausführungsbeispiel der vorliegenden Erfindung sowie für ein Verfahren zu dessen Herstellung werden nachfolgend im einzelnen erläu­ tert.
Die Fig. 9 zeigt eine Draufsicht auf den Aufbau des zweiten Ausführungs­ beispiels, während die Fig. 10 einen Querschnitt entlang der Linie I-I' von Fig. 9 zeigt. Fig. 11 ist ein Querschnitt entlang der Linie II-II' von Fig. 9, während die Fig. 12A bis 12D Querschnittsansichten des zweiten Ausfüh­ rungsbeispiels in verschiedenen Herstellungsstufen sind, und zwar je­ weils gesehen entlang der Linie I-I' von Fig. 9.
Beim zweiten Ausführungsbeispiel der vorliegenden Erfindung liegt ein weiteres Isolationsseitenwandstück 11a zwischen der Gateelektrode 4 und dem Isolationsseitenwandstück 7.
Ein Feldoxidfilm 2 befindet sich auf einem p-Typ Halbleitersubstrat 1 in ei­ nem Feldbereich. Ein Gateisolationsfilm 3, eine Gateelektrode 4 und ein Kappen-Gateisolationfilm 5 liegen der Reihe nach aufeinander in einem vorbestimmten Bereich innerhalb des aktiven Bereichs des Halbleitersub­ strats 1. Der Gateisolationsfilm 3 und der Kappen-Gateisolationfilm 5 sind Oxidfilme.
Ein erstes Isolationsseitenwandstück 7 befindet sich an den Seiten der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5. Ein zweites Iso­ lationsseitenwandstück 11a liegt dabei zwischen der Gateelektrode 4 und dem ersten Isolationsseitenwandstück 7. Zwischen dem Halbleitersub­ strat 1 und dem ersten und zweiten Isolationsseitenwandstück 7 und 11a befindet sich ein Vakuumbereich bzw. Hohlraum (leerer Raum).
Leicht dotierte n-Typ Verunreinigungsbereiche 6 liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie unterhalb des ersten Isola­ tionsseitenwandstücks 7. Dagegen befinden sich stark dotierte Verunrei­ nigungsbereiche vom n-Typ. die als Source- und Drainbereiche dienen, unterhalb der Oberfläche des Halbleitersubstrats 1 und jeweils an der Au­ ßenseite des ersten Isolationsseitenwandstückes 7.
Ein Isolationsfilm 10 befindet sich auf der Oberfläche des Kappen-Gatei­ solationsfilms 5, des ersten Isolationsseitenwandstückes 7, der stark do­ tierten n-Typ Verunreinigungsbereiche 8 und des Feldoxidfilms 2. Dabei liegt ein Vakuumbereich bzw. Hohlraum (leerer Raum) zwischen dem Halbleitersubstrat 1 und dem ersten Isolationsseitenwandstück 7 sowie auch zwischen dem Halbleitersubstrat 1 und dem zweiten Isolationssei­ tenwandstück 11a, wobei beide genannten Hohlräume einen einzigen Hohlraum bilden, der seitlich vom Isolationsfilm 10 begrenzt ist.
Nachfolgend wird ein Verfahren zur Herstellung des zweiten Ausführungs­ beispiels der vorliegenden Erfindung erläutert.
Gemäß Fig. 12A wird zunächst ein Feldoxidfilm 2 auf einem p-Typ Halblei­ tersubstrat 1 im Feldbereich erzeugt. Sodann werden in einem vorbe­ stimmten Bereich innerhalb des aktiven Bereichs des Halbleitersubstrats 1 aufeinanderliegend ein Gateisolationsfilm 3, eine Gateelektrode 4 und ein Kappen-Gateisolationsfilm 5 gebildet. Ein erster Isolationsfilm 11, zum Beispiel ein dünner Oxidfilm, wird auf der Oberfläche des freiliegenden Halbleitersubstrats 1 erzeugt sowie an den Seiten der Gateelektrode 4. Die Bildung dieses ersten Isolationsfilms 11 kann durch einen thermischen Oxidationsprozeß erfolgen. Unter Verwendung der Gateelektrode 4 und des Kappen-Gateisolationsfilms 5 als Masken werden anschließend n-Typ Verunreinigungsionen mit geringer Konzentration in die Oberfläche des Halbleitersubstrats 1 implantiert, um auf diese Weise leicht dotierte Ver­ unreinigungsbereiche 6 vom n-Typ zu erhalten.
Entsprechend der Fig. 12B wird ein Isolationsfilm auf die gesamte Oberflä­ che der so erhaltenden Struktur aufgebracht und anschließend anisotrop geätzt, um ein erstes Isolationsseitenwandstück 7 an den Seiten des er­ sten Isolationsfilms 11 sowie an den Seiten des Kappen-Gateisolations­ films 5 zu erhalten. Das erste Isolationsseitenwandstück 7 wird zum Be­ spiel aus einem Nitrid hergestellt, wobei der erste Isolationsfilm 11 und der Kappen-Gateisolationsfilm 5 als Ätzstopper verwendet werden. Der er­ ste Isolationsfilm 11 wird dann selektiv entfernt, und zwar unter Verwen­ dung des Isolationsseitenwandstückes 7 als Maske.
Sodann werden unter Verwendung des ersten Isolationsseitenwand­ stückes 7 und des Kappen-Gateisolationsfilms 5 als Masken n-Typ Verun­ reinigungsionen mit starker Konzentration in die Oberfläche des Halblei­ tersubstrats 1 implantiert, um stark dotierte Verunreinigungsbereiche 8 vom n-Typ zu erhalten, die als Source- und Drainbereiche dienen. Diese stark dotierten Verunreinigungsbereiche 8 vom n-Typ liegen unterhalb der Oberfläche des Halbleitersubstrats 1 sowie an den äußeren Seiten des Isolationsseitenwandstückes 7.
Gemäß Fig. 12G wird sodann ein Photoresistfilm 9 auf die gesamte Oberflä­ che der so erhaltenen Struktur aufgebracht und anschließend struktu­ riert, um den Kappen-Gateisolationsfilm 5, die Gateelektrode 4, das erste Isolationsseitenwandstück 7 und den stark dotierten Verunreinigungsbe­ reich 8 vom n-Typ im Bereich benachbart zur Gateelektrode 4 bzw. be­ nachbart zum Isolationsseitenwandstück 7 freizulegen. Sodann wird der erste Isolationsfilm 11 selektiv entfernt, und zwar im Bereich unter dem ersten Isolationsseitenwandstück 7, so daß durch den verbleibenden Teil des ersten Isolationsfilms 11 ein zweites Isolationsseitenwandstück 11a erhalten wird, das zwischen dem ersten Isolationsseitenwandstück 7 und der Gateelektrode 4 liegt. Zu dieser Zeit ist der Photoresistfilm 9 so struk­ turiert, daß er das Zentrum des aktiven Bereichs freilegt.
Gemäß Fig. 12D wird dann der Photoresistfilm 9 vollständig beseitigt. Da­ nach wird ein zweiter Isolationsfilm 10 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf das Halbleitersubstrat 1 ein­ schließlich des ersten Isolationsseitenwandstückes 7. Der zweite Isola­ tionsfilm 10 kommt also auf dem Kappen-Gateisolationsfilm 5, dem Isola­ tionsseitenwandstück 7, den stark dotierten Verunreinigungsbereichen 8 sowie auf dem Feldoxidbereich 2 zu liegen. Dabei entsteht ein Vakuum­ raum bzw. Hohlraum zwischen dem Halbleitersubstrat 1 einerseits und dem ersten Isolationsseitenwandstück 7 sowie dem weiteren Isolations­ seitenwandstück 11a andererseits, wobei dieser Hohlraum außen durch den zweiten Isolationsfilm 10 begrenzt ist. Nach innen ist der Hohlraum durch den Gateisolationsfilm 3 begrenzt.
Da beim MOSFET nach dem zweiten Ausführungsbeispiel ein Hohlraum zwischen dem Halbleitersubstrat 1 und den Isolationsseitenwandstücken zu liegen kommt bilden sich in diesem Bereich keine Ladungsträger- Ein­ fangstellen aus, auch wenn heiße Ladungsträger im drainseitigen elektri­ schen Feld erzeugt werden. Die Betriebseigenschaften der erfindungsge­ mäßen Einrichtung sind somit verbessert.

Claims (15)

1. Halbleitereinrichtung mit:
  • - einem Gateisolationsfilm (3) und einer darauf liegenden Gateelektrode (4), die der Reihe nach auf einem Halbleitersubstrat (1) eines ersten Lei­ tungstyps gebildet worden sind;
  • - einem Seitenwandisolationsstück (7) an den Seiten der Gateelektrode (4);
  • - einem Hohl- bzw. Leerraum (12) (Vakuumbereich) zwischen dem Halblei­ tersubstrat (1) und dem Isolationsseitenwandstück (7); und
  • - Source-/Drainbereiche (6, 7) unterhalb der Oberfläche des Halbleiter­ substrats (1) an der Seite der Gateelektrode (4).
2. Halbleitereinrichtung mit:
  • - einem Halbleitersubstrat (1) eines ersten Leitungstyps, auf dem Feldbe­ reiche und aktive Bereiche definiert sind;
  • - einem Feldoxidfilm (2) auf dem Halbleitersubstrat (1) im Feldbereich;
  • - einem Gateisolationsfilm (3), einer Gateelektrode (4) und einem Kappen- Gateisolationsfilm (5), die in dieser Reihenfolge aufeinanderliegend im ak­ tiven Bereich des Halbleitersubstrats (1) angeordnet sind;
  • - einem ersten Isolationsseitenwandstück (7) an den Seiten der Gateelek­ trode (4) und den Seiten des Kappen-Gateisolationsfilms (5);
  • - einem Hohl- bzw. Leerraum (12) (Vakuumbereich) zwischen dem ersten Isolationsseitenwandstück (7) und dem Halbleitersubstrat (1);
  • - leicht dotierten Verunreinigungsbereichen (6) eines zweiten Leitungs­ typs unterhalb der Oberfläche des Halbleitersubstrats (1) sowie unterhalb des ersten Isolationsseitenwandstückes (7); und
  • - stark dotierten Verunreinigungsbereichen (8) des zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an der Seite des er­ sten Isolationsseitenwandstückes (7).
3. Halbleitereinrichtung nach Anspruch 2, ferner enthaltend einen Iso­ lationsfilm (10) auf der gesamten Oberfläche des Substrats (1) einschließ­ lich des Kappen-Gateisolationsfilms (5) und des Isolationsseitenwand­ stückes (7).
4. Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Gateisolationsfilm (3) und das Isolationsseitenwandstück (7) aus unterschiedlichen Isolationsmaterialien bestehen, die unterschiedliche Ätzraten aufweisen.
5. Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Gateisolationsfilm (3) aus einem Oxidfilm besteht, während das Isolationsseitenwandstück (7) aus einem Nitridfilm besteht.
6. Halbleitereinrichtung nach Anspruch 2, ferner enthaltend ein zwei­ tes Isolationsseitenwandstück (11a) zwischen der Gateelektrode (4) und dem ersten Isolationsseitenwandstück (7).
7. Halbleitereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß das erste und das zweite Isolationsseitenwandstück (7, 11a) aus un­ terschiedlichen Isolationsmaterialien mit unterschiedlichen Ätzraten be­ stehen.
8. Halbleitereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das erste Isolationsseitenwandstück (7) aus einem Nitridfilm besteht, während das zweite Isolationsseitenwandstück (11a) aus einem Oxidfilm besteht.
9. Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten:
  • - Bildung eines Gateisolationsfilms (3) auf einem Halbleitersubstrat (1) ei­ nes ersten Leitungstyps;
  • - Bildung einer Gateelektrode (4) auf dem Gateisolationsfilm (3);
  • - Bildung eines Isolationsseitenwandstückes (7) an Seiten der Gateelek­ trode (4);
  • - selektives Entfernen des freigelegten Gateisolationsfilms (3) und desjeni­ gen Teils des Gateisolationsfilms (3), der unterhalb des Isolationsseiten­ wandstückes (7) liegt, und
  • - Bildung eines Isolationsfilms (10) auf der gesamten Oberfläche des Halb­ leitersubstrats (1) einschließlich der Gateelektrode (4), so daß derjenige Bereich, in welchem der Gateisolationsfilm (3) unterhalb des Isolations­ seitenwandstückes (7) entfernt worden ist, ein Hohl- bzw. Leerraum wird.
10. Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten:
  • - Bildung eines Gateisolationsfilms (3) auf einem Halbleitersubstrat (1) ei­ nes ersten Leitungstyps;
  • - Bildung einer Gateelektrode (4) und eines auf ihr liegenden Kappen-Ga­ teisolationsfilms (5) auf dem Gateisolationfilm (3);
  • - Bildung von leicht dotierten Verunreinigungsbereichen (6) eines zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an Sei­ ten der Gateelektrode (4);
  • - Bildung eines Isolationsseitenwandstückes (7) an Seiten der Gateelek­ trode (4) und Seiten des Kappen-Gateisolationsfilms (5);
  • - selektives Entfernen des freigelegten Gateisolationsfilms (3) und desjeni­ gen Teils des Gateisolationsfilms (3) der unterhalb des Isolationsseiten­ wandstückes (7) zu liegen kommt; und
  • - Bildung eines Isolationsfilms (10) auf der gesamten Oberfläche des Halb­ leitersubstrats (1) einschließlich des Kappen-Gateisolationsfilms (5) und des Isolationsseitenwandstückes (7), so daß derjenige Bereich, in welchem der Gateisolationsfilm (3) unterhalb des Isolationsseitenwandstückes (7) entfernt worden ist, ein Hohl- bzw. Leerraum wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Ga­ teisolationsfilm (3) und das Isolationsseitenwandstück (7) aus unter­ schiedlichen Materialien mit unterschiedlichen Ätzraten hergestellt wer­ den.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Ga­ teisolationsfilm (3) aus einem Oxidfilm und das Isolationsseitenwand­ stück (7) aus einem Nitridfilm hergestellt werden.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der Ga­ teisolationsfilm (3) unterhalb des Isolationsseitenwandstückes (7) durch einen Naßätzprozeß entfernt wird.
14. Verfahren zur Herstellung einer Halbleitereinrichtung mit folgenden Schritten:
  • - in einem vorbestimmten Bereich eines Halbleitersubstrats (1) eines er­ sten Leitungstyps werden der Reihe nach aufeinanderliegend ein Gateiso­ lationsfilm (3), eine Gateelektrode (4) und ein Kappen-Gateisolationsfilm (5) gebildet;
  • - Bildung eines ersten Isolationsfilms (11) auf dem Halbleitersubstrat (1) sowie an Seiten der Gateelektrode (4);
  • - Bildung von leicht dotierten Verunreinigungsbereichen (6) eines zweiten Leitungstyps unterhalb der Oberfläche des Halbleitersubstrats (1) an Sei­ ten der Gateelektrode (4);
  • - Bildung eines Isolationsseitenwandstückes (7) an Seiten des ersten Iso­ lationsfilms (11) sowie an Seiten des Kappen-Gateisolationsfilms (5);
  • - selektives Entfernen des freigelegten ersten Isolationsfilms (11) und des­ jenigen Teils des ersten Isolationsfilms (11), der unterhalb des Isolations­ seitenwandstückes (7) liegt; und
  • - Bildung eines zweiten Isolationsfilms (10) auf der gesamten Oberfläche des Halbleitersubstrats (1) einschließlich des Kappen-Gateisolationsfilms (5) und des Isolationsseitenwandstückes (7), so daß derjenige Bereich, in welchem der erste Isolationsfilm (11) unterhalb des Isolationsseiten­ wandstückes (7) entfernt worden ist, ein Hohlraum bzw. Leerraum wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der erste Isolationsfilm (11) ein auf thermischem Wege erzeugter Oxidfilm ist.
DE19830543A 1997-10-28 1998-07-08 Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung Expired - Fee Related DE19830543B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR55653/1997 1997-10-28
KR1019970055653A KR100239422B1 (ko) 1997-10-28 1997-10-28 반도체 소자 및 제조 방법

Publications (2)

Publication Number Publication Date
DE19830543A1 true DE19830543A1 (de) 1999-05-06
DE19830543B4 DE19830543B4 (de) 2008-10-02

Family

ID=19523616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830543A Expired - Fee Related DE19830543B4 (de) 1997-10-28 1998-07-08 Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US5874765A (de)
JP (1) JP3057439B2 (de)
KR (1) KR100239422B1 (de)
DE (1) DE19830543B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997039588A1 (en) * 1996-04-12 1997-10-23 Sony Corporation Image encoder, image encoding method and medium on which image encoding program is recorded
JPH1117166A (ja) * 1997-06-23 1999-01-22 Nec Corp 半導体装置の製造方法
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100336771B1 (ko) * 1999-11-10 2002-05-16 박종섭 트랜지스터 형성방법
US6514808B1 (en) * 2001-11-30 2003-02-04 Motorola, Inc. Transistor having a high K dielectric and short gate length and method therefor
KR100623328B1 (ko) * 2002-07-05 2006-09-11 매그나칩 반도체 유한회사 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법
JP2004095888A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
US8420491B2 (en) 2010-11-09 2013-04-16 International Business Machines Corporation Structure and method for replacement metal gate field effect transistors
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106172A (ja) * 1982-12-07 1984-06-19 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 電界効果トランジスタの製造方法
JPS63177469A (ja) * 1987-01-16 1988-07-21 Mitsubishi Electric Corp 半導体装置
JP2586432B2 (ja) * 1987-06-26 1997-02-26 日本電装株式会社 半導体圧力センサの製造方法
JP3105229B2 (ja) * 1990-09-14 2000-10-30 富士通株式会社 半導体装置及びその製造方法
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
JP3413823B2 (ja) * 1996-03-07 2003-06-09 日本電気株式会社 半導体装置及びその製造方法
TW346652B (en) * 1996-11-09 1998-12-01 Winbond Electronics Corp Semiconductor production process
US5736446A (en) * 1997-05-21 1998-04-07 Powerchip Semiconductor Corp. Method of fabricating a MOS device having a gate-side air-gap structure
KR100236101B1 (ko) * 1997-09-29 1999-12-15 김영환 반도체 소자 및 제조 방법

Also Published As

Publication number Publication date
DE19830543B4 (de) 2008-10-02
JPH11191622A (ja) 1999-07-13
KR19990034155A (ko) 1999-05-15
JP3057439B2 (ja) 2000-06-26
US5874765A (en) 1999-02-23
KR100239422B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
DE4110645C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10339920B4 (de) Verfahren zum Herstellen eines integrierten Schaltungs-Feldeffekttransistors
DE19633914C1 (de) Halbleitereinrichtung mit einem Dünnfilmtransistor und Herstellungsverfahren derselben
DE3011982C2 (de)
DE4344285A1 (de) Verfahren zur Herstellung eines Transistors
DE10101568A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE2922016A1 (de) Vlsi-schaltungen
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE2824419A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE4400842C2 (de) MOS Transistor und Verfahren zu seiner Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE19830543A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE102008039881A1 (de) Graben-Transistor und Verfahren zur Herstellung desselben
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE4334427A1 (de) Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140201