DE10101568A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents
Halbleitervorrichtung und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE10101568A1 DE10101568A1 DE10101568A DE10101568A DE10101568A1 DE 10101568 A1 DE10101568 A1 DE 10101568A1 DE 10101568 A DE10101568 A DE 10101568A DE 10101568 A DE10101568 A DE 10101568A DE 10101568 A1 DE10101568 A1 DE 10101568A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- section
- oxide film
- film
- wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 239000000758 substrate Substances 0.000 title claims abstract description 28
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 45
- 229910052814 silicon oxide Inorganic materials 0.000 description 45
- 229910052581 Si3N4 Inorganic materials 0.000 description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 229910021418 black silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Ein Transistor vom Trench-Gate-Typ gemäß der vorliegenden Erfindung besitzt einen Gateisolierfilm, der auf einer Innenwand eines Grabens (6) ausgebildet ist. Der Gateisolierfilm besteht aus einem ersten Abschnitt, der auf einem Seitenwandabschnitt des Grabens (6) angeordnet ist, und einem zweiten Abschnitt, der auf einem oberen Abschnitt und einem Bodenabschnitt des Grabens (6) angeordnet ist. Der erste Abschnitt besteht aus einem ersten Oxidfilm (7a), einem Nitridfilm (7b) und einem zweiten Oxidfilm (7c). Der zweite Abschnitt besteht aus lediglich einem Oxidfilm (7d, 7e) und besitzt eine Dicke, welche dicker ist als die des ersten Abschnitts. Folglich kann eine Konzentration eines elektrischen Feldes auf oberen und unteren Eckabschnitten des Grabens (6) abgeschwächt werden, und es kann eine Abnahme der Spannungsfestigkeit an diesen Abschnitten verhindert werden.
Description
Diese Erfindung betrifft eine Halbleitervorrichtung,
in welcher ein Graben (Trench) auf einem Halbleitersub
strat ausgebildet ist, wobei auf einer Innenwand des Gra
bens ein geschichteter Film ausgebildet ist, und ein Ver
fahren zur Herstellung derselben.
Als eine derartige Vorrichtung offenbart JP-A-6-
132539 einen Transistor mit einer Trench-Gate-Struktur,
in welchem ein Graben auf einem Halbleitersubstrat ausge
bildet ist und ein Gateisolierfilm bzw. -schicht, welcher
aus einem Oxidfilm und einem Nitridfilm besteht, auf
einer Innenwand des Grabens ausgebildet ist. Da der Gate
isolierfilm aus einem Verbundfilm aus dem Oxidfilm und
dem Nitridfilm besteht, kann die Vorrichtung eine Gate
spannungsfestigkeit zur Verfügung stellen, die höher ist
als in dem Fall, in dem der Gateisolierfilm aus lediglich
einem Oxidfilm besteht.
Als ein Ergebnis von Untersuchungen der oben be
schriebenen Halbleitervorrichtung zeigte sich jedoch, daß
an Randabschnitten des oberen Abschnitts und des Bodenab
schnitts des Grabens ein elektrisches Feld konzentriert
war, wodurch die Spannungsfestigkeit verringert wurde.
Ferner besaß der Gateisolierfilm, der aus dem Oxidfilm
und dem Nitridfilm bestand, viele Grenzflächenzustände.
In diesem Zusammenhang zeigte sich ferner, daß eine
Schwellenspannung aufgrund der Effekte der Grenzflächen
zustände bei einem Transistorbetriebszustand zu einem Va
riieren neigte. Dies kann die Zuverlässigkeit der Vor
richtung verringern.
Die vorliegende Erfindung wurde im Hinblick auf die
oben erwähnten Probleme gemacht. Es ist eine Aufgabe der
vorliegenden Erfindung, eine hohe Spannungsfestigkeit in
einer Halbleitervorrichtung mit einer Trench-Gate-Struk
tur zu erzielen und gleichzeitig eine Verringerung der
Spannungsfestigkeit zu verhindern, durch ein Abbauen
(relaxing) der Konzentration des elektrischen Feldes am
oberen Abschnitt und am Bodenabschnitt eines Grabens. Ei
ne andere Aufgabe der vorliegenden Erfindung ist es, Va
riationen der Schwellenspannung zu unterdrücken, während
die hohe Spannungsfestigkeit in der Halbleitervorrichtung
erhalten bleibt.
Gemäß der vorliegenden Erfindung besitzt ein an der
Innenwand eines Grabens angeordneter Isolierfilm einen
ersten Abschnitt und einen zweiten Abschnitt. Der erste
Abschnitt besteht aus einem ersten Oxidfilm, einem
Nitridfilm und einem zweiten Oxidfilm, und der zweite Ab
schnitt besteht aus lediglich einem Oxidfilm. Ferner ist
einer von dem ersten Abschnitt und dem zweiten Abschnitt
des Isolierfilms auf einer Seitenwand des Grabens ange
ordnet, und ein anderer von dem ersten Abschnitt und dem
zweiten Abschnitt des Isolierfilms ist auf mindestens ei
nem von einem oberen Abschnitt (Öffnungsabschnitt) und
einem Bodenabschnitt des Grabens angeordnet.
Wenn im speziellen der erste Abschnitt auf dem Sei
tenwandabschnitt des Grabens angeordnet ist, ist der
zweite Abschnitt auf mindestens einem von dem oberen Ab
schnitt und dem Bodenabschnitt des Grabens angeordnet.
Folglich kann die Konzentration des elektrischen Feldes
auf einem von dem oberen Abschnitt und dem Bodenabschnitt
abgeschwächt werden, und es kann eine hohe Spannungs
festigkeit erreicht werden.
Der erste Abschnitt kann auf lediglich dem Bodenab
schnitt des Grabens angeordnet sein. In diesem Fall ist
der zweite Abschnitt auf dem Seitenwandabschnitt des Gra
bens angeordnet. Folglich können Variationen der Schwel
lenspannung unterdrückt werden, während eine hohe Span
nungsfestigkeit erhalten bleibt.
Weitere Vorteile und Merkmale der vorliegenden Erfin
dung ergeben sich aufgrund der Beschreibung von Ausfüh
rungsbeispielen sowie anhand der Zeichnungen.
Es zeigt:
Fig. 1 eine Querschnittsansicht, welche eine Halblei
tervorrichtung in einer ersten bevorzugten Aus
führungsform der Erfindung aufzeigt;
Fig. 2A bis 2H Querschnittsansichten, welche schritt
weise ein Verfahren zur Herstellung der in
Fig. 1 aufgezeigten Halbleitervorrichtung auf
zeigen;
Fig. 3A bis 3D Querschnittsansichten, welche Zustände
eines oberen Abschnitts und eines Bodenab
schnitts eines Grabens, welcher durch das in
den Fig. 2A bis 2H aufgezeigte Verfahren ge
bildet wurde, und Zustände eines oberen Ab
schnitts und eines Bodenabschnitts eines Gra
bens, welcher durch ein herkömmliches Verfahren
als Vergleichsbeispiele ausgebildet wurde,
schematisch aufzeigen;
Fig. 4 ein schematisches Diagramm zur Erläuterung von
Siliciumrückständen (schwarzes Si), welche im
Bodenabschnitt des Grabens erzeugt werden kön
nen;
Fig. 5A bis 5C schematische Diagramme zur Erläuterung
eines Grunds, weswegen die Effekte von Silici
umrückständen durch das in den Fig. 2A bis 2H
aufgezeigte Verfahren unterdrückt werden kön
nen;
Fig. 6 eine Querschnittsansicht, welche eine Halblei
tervorrichtung als eine Modifikation der ersten
Ausführungsform aufzeigt;
Fig. 7 eine Querschnittsansicht, welche eine Halblei
tervorrichtung als eine andere Modifikation der
ersten Ausführungsform aufzeigt;
Fig. 8 eine Querschnittsansicht, welche eine Halblei
tervorrichtung in einer zweiten bevorzugten
Ausführungsform der Erfindung aufzeigt; und
Fig. 9A bis 9H und 10A bis 10D Querschnittsansichten,
welche schrittweise ein Verfahren zur Herstel
lung der in Fig. 8 aufgezeigten Halbleitervor
richtung aufzeigen.
Es wird unter Bezug auf Fig. 1 eine Halbleitervor
richtung gemäß einer ersten bevorzugten Ausführungsform
erläutert, welche einen Transistor wie einen Power-
MOSFET, einen IGBT oder dergleichen mit einer Trench-
Gate-Struktur besitzt.
In Fig. 1 ist eine Driftschicht 2 vom N--Typ auf ei
nem Siliciumsubstrat 1 vom P+- oder N+-Typ ausgebildet,
und es ist eine Schicht 3 vom P-Typ darauf als ein Basis
bereich ausgebildet. In der Schicht 3 vom P-Typ ist eine
Schicht 4 vom N+-Typ ausgebildet, um einen Sourcebereich
zu bilden. Aus diesen Teilen besteht ein Halbleitersub
strat S. Auf einer Hauptoberfläche des Halbleitersub
strats 5 ist ein Graben 6 ausgebildet und durchdringt die
Schicht 4 vom N+-Typ und die Schicht 3 vom P-Typ, um die
Driftschicht 2 zu erreichen. Auf einer Innenwand des Gra
bens 6 ist ein Gateisolierfilm ausgebildet.
Der Gateisolierfilm ist ein geschichteter Film, der
auf dem Seitenwandabschnitt des Grabens 6 ausgebildet
ist, und ein Siliciumoxidfilm 7d, der auf dem oberen Ab
schnitt und dem Bodenabschnitt des Grabens 6 ausgebildet
ist. Der geschichtete Film besteht aus einem Silicium
oxidfilm (erster Oxidfilm) 7a, einem Siliciumnitridfilm
7b und einem Siliciumoxidfilm (zweiter Oxidfilm) 7c. Der
Siliciumnitridfilm 7b ist so positioniert, daß eine obere
Kante in einem Abschnitt oberhalb der Grenze zwischen der
Schicht 3 vom P-Typ und der Schicht 4 vom N+-Typ positio
niert ist, d. h. auf der Hauptoberflächenseite (Seite der
Hauptoberfläche) des Halbleitersubstrats 5. Die Silicium-
oxidfilme 7d, 7e, die auf dem oberen Abschnitt bzw. auf
dem Bodenabschnitt des Grabens 6 ausgebildet sind, besit
zen Dicken, welche dicker sind als die des geschichteten
Films, der auf dem Seitenwandabschnitt des Grabens 6 aus
gebildet ist. Hierbei ist der obere Abschnitt des Grabens
6 der Teil, welcher den oberen seitlichen Eckabschnitt
des Grabens 6 einschließt, während der Bodenabschnitt des
Grabens 6 der Teil ist, welcher den unteren seitlichen
Eckabschnitt des Grabens 6 einschließt.
In dem Graben 6 ist eine Gateelektrode 8 aus dotier
tem polykristallinem Silicium ausgebildet. Es ist ein
BPSG-Film 9 auf den Oberflächen (Substrathauptoberfläche)
der Schicht 3 vom P-Typ als dem Basisbereich und der
Schicht 4 vom N+-Typ als dem Sourcebereich ausgebildet,
und es sind eine Sourceelektrode 10 und ein metallischer
Film für Gate- und Kollektorelektroden (in Fig. 1 nicht
aufgezeigt) ausgebildet, um durch Kontaktlöcher, die in
dem BPSG-Film 9 ausgebildet sind, verbunden zu werden.
Die oben beschriebene Zusammensetzung kann einen
Transistor mit einer Gate-Trench-Struktur zur Verfügung
stellen, in welchem die auf der Innenwand des Grabens 6
ausgebildeten Isolierfilme zusammen einen Gateisolierfilm
ausbilden und der Bereich des Seitenwandabschnitts des
Grabens 6 in der Schicht 3 vom P-Typ als ein Kanalbereich
fungiert.
Hier ist als der Gateisolierfilm der geschichtete
Film, der aus dem Siliciumoxidfilm 7a, dem Silicium
nitridfilm 7b und dem Siliciumoxidfilm 7c besteht, auf
dem Seitenwandabschnitt des Grabens 6 ausgebildet. Diese
Struktur kann eine hohe Spannungsfestigkeit, wie in einer
herkömmlichen, zur Verfügung stellen. Da die Silicium
oxidfilme 7d, 7e, welche auf dem oberen Abschnitt und dem
Bodenabschnitt des Grabens 6 ausgebildet sind, Dicken be
sitzen, welche dicker sind als die des geschichteten
Films auf dem Seitenwandabschnitt des Grabens 6, ist zu
sätzlich die Konzentration des elektrischen Feldes auf
den oberen und unteren Eckabschnitten des Grabens 6 abge
schwächt, wodurch die Abnahme der Spannungsfestigkeit in
diesen Abschnitten verhindert wird.
Als nächstes wird unter Bezug auf die Fig. 2A bis 2H
ein Verfahren zur Herstellung der oben beschriebenen
Halbleitervorrichtung erläutert.
Zuerst wird in einem in Fig. 2A aufgezeigten Schritt
die Driftschicht 2 vom N--Typ auf dem Siliciumsubstrat 1
vom P+-Typ oder N+-Typ ausgebildet. Dann werden nachein
ander durch Ionenimplantation und Thermodiffusion die
Schicht 3 vom P-Typ und die Schicht 4 vom N+-Typ als dem
Sourcebereich ausgebildet. Die Tiefe der Schicht 3 vom
P-Typ beträgt ungefähr 2 bis 3 µm, und die Tiefe der
Schicht 4 vom N+-Typ beträgt ungefähr 0,5 µm.
In einem in Fig. 2B aufgezeigten Schritt wird ein Si
liciumoxidfilm 11 durch ein CVD-Verfahren als eine Gra
benmaske mit einer Dicke von ungefähr 0,5 µm abgeschie
den, und es wird darauf durch Photolithographie und an
isotropem Trockenätzen eine Bemusterung (Musterbildung)
durchgeführt. Dann wird durch ein anisotropes Trockenät
zen unter Verwendung des bemusterten Siliciumoxidfilms 11
als einer Maske der Graben 6 ausgebildet, um die Schicht
4 vom N+-Typ und die Schicht 3 vom P-Typ zu durchdringen
und die Driftschicht 2 zu erreichen. Die Tiefe des Gra
bens 6 beträgt ungefähr 4 bis 6 µm.
Anschließend wird in einem in Fig. 2C aufgezeigten
Schritt in dem Graben 6 freiliegendes Silicium in einer
Tiefe von ungefähr 0,1 µm durch chemisches Trockenätzen
unter Verwendung von CF4- und O2-Gasen isotrop geätzt und
entfernt. Dann wird ein Opferoxidfilm von ungefähr 100 nm
durch thermische Oxidation in einer H2O- oder
O2-Atmosphäre ausgebildet. Danach wird der Opferoxidfilm
durch Naßätzen unter Verwendung von verdünnter Fluorwas
serstoffsäure entfernt. Zu diesem Zeitpunkt wird gleich
zeitig der Oxidfilm 11 als die Grabenmaske geätzt. Der
Zeitraum für das Naßätzen kann eingestellt werden auf
entweder einen Zeitraum zum Entfernen von lediglich dem
Opferoxidfilm oder einem Zeitraum zum Entfernen von so
wohl dem Opferoxidfilm als auch dem Siliciumoxidfilm 11.
Danach wird durch ein thermisches Oxidieren, das in einer
H2O- oder O2-Atmosphäre durchgeführt wird, der Silicium
oxidfilm 7a ausgebildet, so daß er eine Dicke von unge
fähr 100 nm besitzt.
Als nächstes wird in einem in Fig. 2D aufgezeigten
Schritt mittels eines LPCVD-Verfahrens der Silicium
nitridfilm 7b ausgebildet, so daß er eine Dicke von unge
fähr 10 bis 30 nm besitzt.
In einem in Fig. 2E aufgezeigten Schritt wird der
Teil des Siliciumnitridfilms 7b, der auf dem Bodenab
schnitt des Grabens 6 angeordnet ist, durch ein anisotro
pes Trockenätzen unter Verwendung von Gas, einschließlich
CHF3 und O2, entfernt, während der Siliciumnitridfilm 7b
auf dem Seitenwandabschnitt des Grabens 6 verbleibt, so
daß der Siliciumoxidfilm 7a freiliegt. Zu diesem Zeit
punkt werden die Teile des Siliciumnitridfilms 7b, die
auf dem oberen Abschnitt des Grabens 6 und auf dem Sili
ciumoxidfilm 11 auf der Substratoberfläche ausgebildet
sind, gleichzeitig entfernt, und der Siliciumoxidfilm 7a
liegt in diesen Bereichen frei.
In einem in Fig. 2F aufgezeigten Schritt wird zum
Beispiel eine thermische Oxidation in einer H2O- oder
O2-Atmosphäre bei vorzugsweise 850°C bis 1050°C durchge
führt, und es wird folglich der Siliciumoxidfilm 7c von
ungefähr 5 bis 10 nm auf dem Siliciumnitridfilm 7b ausge
bildet. Zu diesem Zeitpunkt werden auf dem oberen Ab
schnitt und dem Bodenabschnitt des Grabens 6, wo der Si
liciumnitridfilm entfernt worden ist, die Siliciumoxid
filme 7d, 7e ausgebildet, um eine Dicke von ungefähr 180
bis 330 nm zu besitzen, welche aufgrund der thermischen
Oxidation erhöht ist.
Da in diesem Fall der Siliciumnitridfilm 7b dünn ist,
mit einer Dicke von ungefähr 10 bis 30 nm, kann der Si
liciumoxidfilm auf dem oberen Abschnitt des Grabens 6 in
einer seitlichen Richtung wachsen, nachdem der Silicium
nitridfilm 7b teilweise geätzt worden ist. Daher kann die
Dicke des Siliciumoxidfilms nicht nur auf der Oberfläche
des Siliciumsubstrats, sondern ebenfalls an dem Öffnungs
abschnitt des Grabens 6 erhöht werden. Das heißt, die
Dicke des Siliciumoxidfilms kann auch an den Eckabschnit
ten des Grabens 6 erhöht werden.
Anschließend wird in einem in Fig. 2G aufgezeigten
Schritt durch das LPCVD-Verfahren polykristallines Sili
cium 8 für die Gateelektrode 8 ausgebildet, wodurch das
Innere des Grabens 6 gefüllt wird. Anschließend wird das
polykristalline Silicium 8 zurückgeätzt, so daß es eine
gewünschte Dicke besitzt. In einem in Fig. 2H aufgezeig
ten Schritt wird dann zur Ausbildung der Gateelektrode 8
das polykristalline Silicium 8 mittels Photolithographie
bemustert.
Danach wird, wie in Fig. 1 aufgezeigt, der BPSG-Film
9 durch ein plasmaunterstütztes CVD-Verfahren als ein
Zwischenisolierfilm ausgebildet. Die Kontaktlöcher werden
durch Photolithographie und anisotropes Trockenätzen im
PBSG-Film 9 ausgebildet, und die metallischen Filme für
die Source-, Gate- und Kollektorelektroden werden durch
ein Sputterverfahren ausgebildet.
Auf diese Weise wird die in Fig. 1 aufgezeigte Halb
leitervorrichtung hergestellt. In dem oben beschriebenen
Verfahren wird ein IGBT beispielhaft als die Halbleiter
vorrichtung angegeben, jedoch können die Abmessungen der
entsprechenden Teile geeignet geändert werden. Wenn zum
Beispiel ein Power-MOSFET (DMOS) als die Halbleitervor
richtung hergestellt wird, ist vorzugsweise die Tiefe des
Grabens 6 gleich ungefähr 2 µm, die Tiefe der Schicht 3
vom P-Typ (P-Wanne) gleich ungefähr 1,5 µm, die Dicke der
Schicht 4 vom N+-Typ gleich ungefähr 0,5 µm und die Dicke
des Siliciumoxidfilms 7a gleich ungefähr 50 nm. Gemäß
dem oben beschriebenen Herstellungsverfahren wird, nach
dem der Siliciumoxidfilm 7a und der Siliciumnitridfilm 7b
auf der Innenwand des Grabens 6 ausgebildet wurden, der
Siliciumnitridfilm 7b auf dem oberen Abschnitt und dem
Bodenabschnitt des Grabens 6 entfernt und wird dann eine
thermische Oxidation durchgeführt. Mittels Durchführen
dieser thermischen Oxidation wird der Siliciumoxidfilm 7c
auf dem Siliciumnitridfilm 7b ausgebildet und werden
gleichzeitig die Siliciumoxidfilme 7d, 7e, welche große
Dicken besitzen, auf dem oberen Abschnitt und dem Boden
abschnitt des Grabens 6, wo der Siliciumnitridfilm ent
fernt worden ist, ausgebildet.
Die Fig. 3A und 3B zeigen im Querschnitt Abschnitte
des Gateisolierfilms auf dem oberen Abschnitt bzw. auf
dem Bodenabschnitt des Grabens, welche durch das oben be
schriebene Verfahren hergestellt wurden, und die Darstel
lungen der Fig. 3A und 3B entsprechen praktischen Quer
schnittsphotographien. Die Fig. 3C und 3D zeigen eben
falls Abschnitte des Gateisolierfilms auf dem oberen Ab
schnitt und dem Bodenabschnitt des Grabens, welche durch
ein herkömmliches Verfahren hergestellt wurden, in wel
chem keine Entfernung des Siliciumnitridfilms durchge
führt wurde, und die Darstellungen der Fig. 3C und 3D
entsprechen praktischen Querschnittsphotographien. Der
Unterschied zwischen den Beispielen, die in den Fig. 3A,
3B und den Fig. 3C und 3D aufgezeigt werden, ist ledig
lich, ob die Entfernung des Siliciumnitridfilms durchge
führt worden ist oder nicht, und die anderen Herstel
lungsbedingungen sind im wesentlichen zueinander iden
tisch.
Wenn der Gateisolierfilm durch das herkömmliche Ver
fahren ausgebildet wird, besitzen der obere Abschnitt und
der Bodenabschnitt des Grabens einen geschichteten Film
als den Gateisolierfilm. Wie in Fig. 3C aufgezeigt, be
trägt die Dicke des oberen Abschnitts des Grabens 140 nm,
während, wie in Fig. 3D aufgezeigt, die Dicke des Boden
abschnitts 70 nm beträgt.
Wenn im Gegensatz dazu der Gateisolierfilm durch das
oben beschriebene Verfahren gemäß der vorliegenden Aus
führungsform ausgebildet wird, existiert lediglich der
Siliciumoxidfilm auf dem oberen Abschnitt und dem Boden
abschnitt des Grabens. Wie in Fig. 3A aufgezeigt, beträgt
die Dicke des oberen Abschnitts des Grabens 330 nm, wäh
rend, wie in Fig. 3B aufgezeigt, die Dicke des Bodenab
schnitts des Grabens 180 nm beträgt.
Wenn daher der Siliciumnitridfilm auf dem oberen Ab
schnitt und dem Bodenabschnitt des Grabens entfernt wird
und die thermische Oxidation wie in der vorliegenden Aus
führungsform durchgeführt wird, kann die Konzentration
des elektrischen Feldes an den Eckabschnitten des oberen
Abschnitts und des Bodenabschnitts des Grabens abgebaut
(relaxed) werden und kann die Abnahme der Spannungs
festigkeit an diesen Abschnitten verhindert werden. Da
ferner die Dicke des Siliciumoxidfilms an dem oberen Ab
schnitt und dem Bodenabschnitt des Grabens 6 dick ist,
kann eine Gateinputkapazität reduziert werden.
Wenn der Graben durch ein Grabenätzen, wie in Fig. 4
aufgezeigt, gebildet wird, gibt es einen Fall, bei dem
säulenartige Siliciumrückstände (schwarzes Silicium) 6a
während der Bildung des Grabens 6 erzeugt werden. Wenn
der Gateisolierfilm in dem Bereich mit solchen säulenar
tigen Siliciumrückständen 6a gebildet wird, kann sich ein
elektrisches Feld lokal an diesem Abschnitt konzentrie
ren, um die Gatespannungsfestigkeit zu verschlechtern.
Insbesondere bei Leistungshalbleiterelementen wie einem
Power-MOS und einem IGBT ist die Wahrscheinlichkeit des
Auftretens von nachteiligen Effekten der Siliciumrück
stände groß, da der Gatebereich eine große Fläche im Be
reich von mehreren Dutzend mm2 bis mehreren Hundert mm2
besitzt.
Im Gegensatz dazu können gemäß dem oben beschriebenen
Herstellungsverfahren die nachteiligen Effekte der Sili
ciumrückstände eliminiert werden. Insbesondere in dem
Fall, in welchem säulenartige Siliciumrückstände 6a auf
dem Bodenabschnitt des Grabens 6 erzeugt werden, wenn der
Siliciumoxidfilm wie auf die herkömmliche Weise ausgebil
det wird, treten die Effekte der Siliciumrückstände auf.
In der vorliegenden Ausführungsform jedoch wird der in
Fig. 5B aufgezeigte Zustand zur Verfügung gestellt, sogar
wenn Siliciumrückstände 6a wie in Fig. 5A aufgezeigt er
zeugt werden, da die Abschnitte des Siliciumnitridfilms
7b, welche sich auf dem oberen Abschnitt und dem Bodenab
schnitt des Grabens 6 erstrecken, in dem in Fig. 2E auf
gezeigten Schritt entfernt werden.
Da ferner die thermische Oxidation in dem in Fig. 2F
aufgezeigten Schritt durchgeführt wird, wird der dicke
Siliciumoxidfilm 7e auf dem Bodenabschnitt des Grabens 6
ausgebildet, um den gesamten Bereich, welcher die Silici
umrückstände 6a besitzt, abzudecken, und es wird der in
Fig. 5C aufgezeigte Zustand zur Verfügung gestellt. Folg
lich wird die Abnahme der Gatespannungsfestigkeit am Bo
denabschnitt des Grabens 6 unterdrückt und es kann eine
hohe Gatespannungsausbeute erreicht werden.
In der oben beschriebenen Ausführungsform ist die
Gatespannungsfestigkeit erhöht aufgrund der Ausbildung
des Isolierfilm aus lediglich dem Siliciumoxidfilm auf
sowohl dem oberen Abschnitt als auch dem Bodenabschnitt
des Grabens 6, wobei jedoch, wie in den Fig. 6 und 7
aufgezeigt, diese Gegenmaßnahme auf lediglich einen von
dem oberen Abschnitt und dem Bodenabschnitt des Grabens 6
angewendet werden kann und die Gatespannungsfestigkeit
bei einem anderen davon durch eine andere Gegenmaßnahme
erhöht werden kann. Zur Ausbildung des einzelnen Silici
umoxidfilms auf lediglich einem von dem oberen Abschnitt
und dem Bodenabschnitt des Grabens 6 wird zum Beispiel
der Abschnitt des Siliciumnitridfilms auf einem anderen
des oberen Abschnitts und des Bodenabschnitts maskiert,
so daß er während des Trockenätzens nicht entfernt wird.
In der oben beschriebenen Ausführungsform wird der
Transistor mit einer Trench-Gate-Struktur beispielhaft
als eine Halbleitervorrichtung angegeben; jedoch kann die
Spannungsfestigkeit auch in anderen Halbleitervorrichtun
gen, wie einer Halbleitervorrichtung mit einem Kondensa
tor vom Trench-Typ und einer Halbleitervorrichtung mit
einer Elementisolierungsstruktur, durch Ausbilden des
Isolierfilms auf der Innenwand des Grabens aus dem ge
schichteten Film aus dem Oxidfilm und dem Nitridfilm auf
dem Seitenwandabschnitt und aus lediglich dem Oxidfilm
auf dem oberen Abschnitt und/oder dem Bodenabschnitt des
Grabens erhöht werden. Der Leitfähigkeitstyp einer jeden
Schicht in der Halbleitervorrichtung ist nicht auf die in
Fig. 1 aufgezeigten beschränkt und kann umgekehrt dazu
sein.
Es wird unter Bezug auf die Fig. 8 bis 10 eine Halb
leitervorrichtung gemäß einer zweiten bevorzugten Ausfüh
rungsform erläutert, in welcher eine Struktur eines Gate
isolierfilms verschieden ist von der in der ersten Aus
führungsform, und es wird der Unterschied nachfolgend er
läutert. Dieselben Teile wie die in der ersten Ausfüh
rungsform werden durch dieselben Bezugszeichen angegeben.
Der Gateisolierfilm in der zweiten Ausführungsform
besteht aus einem geschichteten Film, der auf dem Boden
abschnitt des Grabens 6 ausgebildet ist, und einem Sili
ciumoxidfilm 107d, der auf dem Seitenwandabschnitt und
dem oberen Abschnitt des Grabens 6 ausgebildet ist. Der
geschichtete Film besteht aus einem Siliciumoxidfilm
107a, einem Siliciumnitridfilm 107b und einem Silicium
oxidfilm 107c. Der Siliciumnitridfilm 107b besitzt ein
oberes Ende, das an einer Position unterhalb der der
Grenze zwischen der Schicht 3 vom P-Typ und der Drift
schicht 2 zur Verfügung gestellt wird, d. h. an einer
Rückseitenoberfläche des Halbleitersubstrats 5.
Somit kann in dieser Ausführungsform, da der ge
schichtete Film, der aus dem Siliciumoxidfilm 107a, dem
Siliciumnitridfilm 107b und dem Siliciumoxidfilm 107c be
steht, auf dem Bodenabschnitt des Grabens 6 ausgebildet
ist, eine hohe Spannungsfestigkeit wie im herkömmlichen
Fall erreicht werden. Da der Oxidfilm 7d, der auf dem
Seitenwandabschnitt des Grabens 6 ausgebildet ist, aus
lediglich einem Siliciumoxidfilm besteht, kann ferner ei
ne Variation der Schwellenspannung unterdrückt werden.
Als ein Ergebnis kann die Variation der Schwellenspannung
unterdrückt werden, während eine hohe Gatespannungs
festigkeit aufrechterhalten wird.
Als nächstes wird ein Herstellungsverfahren für die
oben beschriebene Halbleitervorrichtung unter Bezug auf
die Fig. 9A bis 9H und 10A bis 10D erläutert. Hierbei
sind die in den Fig. 9A bis 9D aufgezeigten Schritte im
wesentlichen dieselben wie die in den Fig. 2A bis 2D
aufgezeigten, und die Erläuterung beginnt daher ausgehend
von einem in Fig. 9E aufgezeigten Schritt. Der Silicium
oxidfilm 7a in Fig. 2C entspricht dem Siliciumoxidfilm
107a in Fig. 9C, und der Siliciumnitridfilm 7b in Fig. 2D
entspricht dem Siliciumnitridfilm 107b in Fig. 9D.
In der zweiten Ausführungsform wird dann in dem in
Fig. 9E aufgezeigten Schritt ein Photoresist 12 durch ein
Rotationsbeschichtungsverfahren in den Graben 6 eingebet
tet. Es sollte angemerkt werden, daß der Graben 6 mit ei
nem von dem Photoresist verschiedenen Material gefüllt
werden kann, wie Polysilicium, vorausgesetzt, daß das Ma
terial als ein Ätzstopper bezüglich des Siliciumnitrid
films wirkt.
In einem in Fig. 9F aufgezeigten Schritt wird der
Photoresist 12 durch ein anisotropes Rückätzen teilweise
entfernt, welches unter Bedingungen durchgeführt wird,
die ein selektives Verhältnis zwischen dem Photoresist
und dem Siliciumnitridfilm einschließen, und folglich
verbleibt der Photoresist 12 auf lediglich dem Bodenab
schnitt des Grabens 6.
In einem in Fig. 9G aufgezeigten Schritt wird der Si
liciumnitridfilm 107b, der nicht mit dem Photoresist 12
wie auf dem Bodenabschnitt des Grabens 6 bedeckt ist,
d. h. der Siliciumnitridfilm 107b, der auf dem Seitenwand
abschnitt des Grabens 6 angeordnet ist, durch ein
Trockenätzen unter Verwendung von Gas, welches CHF3 und
O2 einschließt, entfernt. Zu diesem Zeitpunkt werden
gleichzeitig das gebildete Siliciumnitrid, das auf dem
oberen Abschnitt des Grabens 6 und auf dem Siliciumoxid
film 11 auf der Substratoberfläche angeordnet ist, ent
fernt. Dann wird in einem in Fig. 9H aufgezeigten Schritt
der auf dem Bodenabschnitt des Grabens 6 verbleibende
Photoresist entfernt.
Als nächstes wird in einem in Fig. 10A aufgezeigten
Schritt zum Beispiel eine thermische Oxidation in einer
H2O- oder O2-Atmosphäre bei 950°C durchgeführt. Diese
thermische Oxidation bildet den Siliciumoxidfilm 107d,
welcher auf dem Seitenwandabschnitt und dem oberen Ab
schnitt des Grabens 6 verdickt ist, mit einer Dicke von
ungefähr 100 nm. Auf dem Bodenabschnitt des Grabens 6
wird auf dem Siliciumnitridfilm 107b der Siliciumoxidfilm
107c mit mehreren nm ausgebildet.
In einem in Fig. 10B aufgezeigten Schritt wird mit
tels eines LPCVD-Verfahrens dotiertes polykristallines
Silicium 8 für die Gateelektrode ausgebildet, wodurch der
Graben 6 gefüllt wird. Anschließend wird das polykri
stalline Silicium 8 rückgeätzt, um eine gewünschte Dicke
aufzuweisen. In einem in Fig. 10C aufgezeigten Schritt
wird das polykristalline Silicium 8 mittels Photolitho
graphie bemustert, wodurch die Gateelektrode 8 ausgebil
det wird.
In einem in Fig. 10D aufgezeigten Schritt wird dann
der BPSG-Film 9 als ein Zwischenisolierfilm mittels eines
plasmaunterstützten CVD-Verfahrens ausgebildet, werden
die Kontaktlöcher in dem BPSG-Film 9 durch Photolithogra
phie und anisotropem Trockenätzen ausgebildet, und werden
durch ein Sputterverfahren metallische Filme für die
Source-, Gate- und Kollektorelektroden ausgebildet. Auf
diese Weise wird die in Fig. 8 aufgezeigte Halbleitervor
richtung hergestellt.
Gemäß dem oben beschriebenen Herstellungsverfahren
werden, nachdem der Siliciumoxidfilm 107a und der Silici
umnitridfilm 107b auf der Innenwand des Grabens 6 ausge
bildet wurden, die Abschnitte des Siliciumnitridfilms,
welche auf dem Seitenwandabschnitt und dem oberen Ab
schnitt des Grabens 6 angeordnet sind, entfernt. Danach
wird eine thermische Oxidation durchgeführt, um den Sili
ciumoxidfilm 107c auf dem Siliciumnitridfilm 107b auszu
bilden und um den Siliciumoxidfilm 107d auf dem Seiten
wandabschnitt und dem oberen Abschnitt des Grabens 6, wo
der Siliciumnitridfilm entfernt wurde, auszubilden.
Dadurch wird der geschichtete Film, der aus dem Sili
ciumoxidfilm 107a, dem Siliciumnitridfilm 107b und dem
Siliciumoxidfilm 107c besteht, auf dem Bodenabschnitt des
Grabens 6 ausgebildet, und es kann folglich eine hohe
Gatespannungsfestigkeit erreicht werden. Da lediglich der
Siliciumoxidfilm 107d auf dem Seitenwandabschnitt und dem
oberen Abschnitt des Grabens 6 ausgebildet wird, kann
ebenfalls eine Variation der Schwellenspannung verringert
werden. Auch kann die Dicke des Siliciumoxidfilms auf dem
oberen Abschnitt des Grabens 6 durch eine Oxidation er
höht werden, beschleunigt durch die Schicht 4 vom N+-Typ.
Aus diesem Grund kann die Konzentration des elektrischen
Feldes auf den Eckabschnitten des oberen Abschnitts des
Grabens 6 abgebaut werden und kann die Abnahme der Span
nungsfestigkeit an diesem Abschnitt unterdrückt werden.
Dabei ist der Leitfähigkeitstyp einer jeden Schicht in
der Halbleitervorrichtung nicht auf den in Fig. 8 aufge
zeigten beschränkt, sondern kann auch invertiert dazu
sein.
Während die vorliegende Erfindung unter Bezug auf die
vorhergehenden bevorzugten Ausführungsformen aufgezeigt
und beschrieben worden ist, erscheint es einem Durch
schnittsfachmann auf dem Gebiet offensichtlich, daß Ver
änderungen in Form und Einzelheiten gemacht werden kön
nen, ohne von dem Umfang der Erfindung, wie er in den
beiliegenden Ansprüchen definiert ist, abzuweichen.
Somit besitzt ein Transistor vom Trench-Gate-Typ ge
mäß der vorliegenden Erfindung einen Gateisolierfilm, der
auf einer Innenwand eines Grabens (6) ausgebildet ist.
Der Gateisolierfilm besteht aus einem ersten Abschnitt,
der auf einem Seitenwandabschnitt des Grabens (6) ange
ordnet ist, und einem zweiten Abschnitt, der auf einem
oberen Abschnitt und einem Bodenabschnitt des Grabens (6)
angeordnet ist. Der erste Abschnitt besteht aus einem er
sten Oxidfilm (7a), einem Nitridfilm (7b) und einem zwei
ten Oxidfilm (7c). Der zweite Abschnitt besteht aus le
diglich einem Oxidfilm (7d, 7e) und besitzt eine Dicke,
welche dicker ist als die des ersten Abschnitts. Folglich
kann eine Konzentration eines elektrischen Feldes auf
oberen und unteren Eckabschnitten des Grabens (6) abge
schwächt werden, und es kann eine Abnahme der Spannungs
festigkeit an diesen Abschnitten verhindert werden.
Claims (30)
1. Halbleitervorrichtung, welche umfaßt:
ein Halbleitersubstrat (5) mit einem auf einer Hauptoberfläche davon ausgebildeten Graben (6); und
einen Isolierfilm, der auf einer Innenwand des 1 Grabens (6) angeordnet ist, wobei der Isolierfilm einen ersten Abschnitt, der aus einem ersten Oxid film (7a, 107a), einem Nitridfilm (7b, 107b) und
einem zweiten Oxidfilm (7c, 107c) besteht, und ei nen zweiten Abschnitt, der aus einem Oxidfilm (7d, 7e, 107d) besteht, besitzt, wobei:
einer von dem ersten Abschnitt und dem zweiten Abschnitt des Isolierfilms auf einer Seitenwand des Grabens (6) angeordnet ist; und
der anderer von dem ersten Abschnitt und dem zweiten Abschnitt des Isolierfilms auf minde stens einem von einem oberen Abschnitt und ei nem Bodenabschnitt des Grabens (6) angeordnet ist.
ein Halbleitersubstrat (5) mit einem auf einer Hauptoberfläche davon ausgebildeten Graben (6); und
einen Isolierfilm, der auf einer Innenwand des 1 Grabens (6) angeordnet ist, wobei der Isolierfilm einen ersten Abschnitt, der aus einem ersten Oxid film (7a, 107a), einem Nitridfilm (7b, 107b) und
einem zweiten Oxidfilm (7c, 107c) besteht, und ei nen zweiten Abschnitt, der aus einem Oxidfilm (7d, 7e, 107d) besteht, besitzt, wobei:
einer von dem ersten Abschnitt und dem zweiten Abschnitt des Isolierfilms auf einer Seitenwand des Grabens (6) angeordnet ist; und
der anderer von dem ersten Abschnitt und dem zweiten Abschnitt des Isolierfilms auf minde stens einem von einem oberen Abschnitt und ei nem Bodenabschnitt des Grabens (6) angeordnet ist.
2. Halbleitervorrichtung nach Anspruch 1, wobei:
der erste Abschnitt auf der Seitenwand des Gra bens (6) angeordnet ist; und
der zweite Abschnitt auf mindestens einem von dem oberen Abschnitt und dem Bodenabschnitt des Gra bens (6) angeordnet ist und eine Dicke besitzt, die größer ist als die des ersten Abschnitts.
der erste Abschnitt auf der Seitenwand des Gra bens (6) angeordnet ist; und
der zweite Abschnitt auf mindestens einem von dem oberen Abschnitt und dem Bodenabschnitt des Gra bens (6) angeordnet ist und eine Dicke besitzt, die größer ist als die des ersten Abschnitts.
3. Halbleitervorrichtung nach Anspruch 2, wobei der
zweite Abschnitt auf sowohl dem oberen Abschnitt als
auch dem Bodenabschnitt des Grabens (6) angeordnet
ist, mit einer Dicke, die größer ist als die des er
sten Abschnitts.
4. Halbleitervorrichtung nach einem der Ansprüche 1 bis
3, wobei:
das Halbleitersubstrat (5) aus einer ersten Halb leiterschicht (4) von einem ersten Leitfähigkeits typ, einer zweiten Halbleiterschicht (3) von einem zweiten Leitfähigkeitstyp und einer dritten Halb leiterschicht (2) von einem ersten Leitfähigkeits typ besteht;
der Graben (6) von einer Hauptoberflächenseite des Halbleitersubstrat (5) aus ausgebildet ist und die erste Halbleiterschicht (4) und die zweite Halb leiterschicht (3) durchdringt, um die dritte Halb leiterschicht (2) zu erreichen;
das Halbleitersubstrat (5) darin einen Transistor zur Verfügung stellt, wobei die zweite Halbleiter schicht (3) als ein Kanalbereich und der Isolier film als ein Gateisolierfilm verwendet werden; und
der Nitridfilm (7b, 107b) des ersten Abschnitts des Isolierfilms ein oberes Ende an der Hauptöber flächenseite besitzt, welches sich an einer Stelle befindet, die näher an der Hauptoberfläche liegt als eine Grenze zwischen der ersten Halbleiter schicht (4) und der zweiten Halbleiterschicht (3).
das Halbleitersubstrat (5) aus einer ersten Halb leiterschicht (4) von einem ersten Leitfähigkeits typ, einer zweiten Halbleiterschicht (3) von einem zweiten Leitfähigkeitstyp und einer dritten Halb leiterschicht (2) von einem ersten Leitfähigkeits typ besteht;
der Graben (6) von einer Hauptoberflächenseite des Halbleitersubstrat (5) aus ausgebildet ist und die erste Halbleiterschicht (4) und die zweite Halb leiterschicht (3) durchdringt, um die dritte Halb leiterschicht (2) zu erreichen;
das Halbleitersubstrat (5) darin einen Transistor zur Verfügung stellt, wobei die zweite Halbleiter schicht (3) als ein Kanalbereich und der Isolier film als ein Gateisolierfilm verwendet werden; und
der Nitridfilm (7b, 107b) des ersten Abschnitts des Isolierfilms ein oberes Ende an der Hauptöber flächenseite besitzt, welches sich an einer Stelle befindet, die näher an der Hauptoberfläche liegt als eine Grenze zwischen der ersten Halbleiter schicht (4) und der zweiten Halbleiterschicht (3).
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis
4, wobei:
der Oxidfilm des zweiten Abschnitts durch eine thermische Oxidation gebildet wird, die zur Aus bildung des zweiten Oxidfilms (7c, 107c) des er sten Abschnitts durchgeführt wird, nachdem der er ste Oxidfilm (7a, 107a) und der Nitridfilm (7b, 107b) auf der Seitenwand und auf mindestens einem von dem oberen Abschnitt und dem Bodenabschnitt ausgebildet werden und nachdem der Nitridfilm (7b, 107b) auf dem einen von dem oberen Abschnitt und dem Bodenabschnitt entfernt worden ist.
der Oxidfilm des zweiten Abschnitts durch eine thermische Oxidation gebildet wird, die zur Aus bildung des zweiten Oxidfilms (7c, 107c) des er sten Abschnitts durchgeführt wird, nachdem der er ste Oxidfilm (7a, 107a) und der Nitridfilm (7b, 107b) auf der Seitenwand und auf mindestens einem von dem oberen Abschnitt und dem Bodenabschnitt ausgebildet werden und nachdem der Nitridfilm (7b, 107b) auf dem einen von dem oberen Abschnitt und dem Bodenabschnitt entfernt worden ist.
6. Halbleitervorrichtung nach Anspruch 1, wobei:
der erste Abschnitt des Isolierfilms auf dem Bo denabschnitt des Grabens (6) angeordnet ist; und
der zweite Abschnitt des Isolierfilms auf der Sei tenwand des Grabens (6) angeordnet ist.
der erste Abschnitt des Isolierfilms auf dem Bo denabschnitt des Grabens (6) angeordnet ist; und
der zweite Abschnitt des Isolierfilms auf der Sei tenwand des Grabens (6) angeordnet ist.
7. Halbleitervorrichtung nach Anspruch 6, wobei:
das Halbleitersubstrat (5) aus einer ersten Halb leiterschicht (4) von einem ersten Leitfähigkeits typ, einer zweiten Halbleiterschicht (3) von einem zweiten Leitfähigkeitstyp und einer dritten Halb leiterschicht (2) von einem ersten Leitfähigkeits typ besteht;
der Graben (6) von einer Hauptoberflächenseite des Halbleitersubstrat (5) aus ausgebildet ist und die erste Halbleiterschicht (4) und die zweite Halb leiterschicht (3) durchdringt, um die dritte Halb leiterschicht (2) zu erreichen; und
der Nitridfilm (7b, 107b) des ersten Abschnitts des Isolierfilms ein oberes Ende an der Hauptober flächenseite besitzt, welches sich an einer Stelle befindet, deren Abstand von der Hauptoberfläche größer ist als der von einer Grenze zwischen der zweiten Halbleiterschicht (3) und der dritten Halbleiterschicht (2).
das Halbleitersubstrat (5) aus einer ersten Halb leiterschicht (4) von einem ersten Leitfähigkeits typ, einer zweiten Halbleiterschicht (3) von einem zweiten Leitfähigkeitstyp und einer dritten Halb leiterschicht (2) von einem ersten Leitfähigkeits typ besteht;
der Graben (6) von einer Hauptoberflächenseite des Halbleitersubstrat (5) aus ausgebildet ist und die erste Halbleiterschicht (4) und die zweite Halb leiterschicht (3) durchdringt, um die dritte Halb leiterschicht (2) zu erreichen; und
der Nitridfilm (7b, 107b) des ersten Abschnitts des Isolierfilms ein oberes Ende an der Hauptober flächenseite besitzt, welches sich an einer Stelle befindet, deren Abstand von der Hauptoberfläche größer ist als der von einer Grenze zwischen der zweiten Halbleiterschicht (3) und der dritten Halbleiterschicht (2).
8. Transistor von Trench-Gate-Typ, welcher umfaßt:
ein Halbleitersubstrat (5) mit einem darauf ausge bildeten Graben (6); und
einen Gateisolierfilm, der auf einer Innenwand des Grabens (6) angeordnet ist, wobei der Gateisolier film einen ersten Abschnitt und einen zweiten Ab schnitt einschließt, welche jeweils lokal auf der Innenwand des Grabens (6) angeordnet sind und von einander verschiedene Strukturen besitzen, wobei der erste Abschnitt aus einem ersten Oxidfilm (7a, 107a), einem Nitridfilm (7b, 107b) und einem zwei ten Oxidfilm (7c, 107c) besteht, welche geschich tet sind.
ein Halbleitersubstrat (5) mit einem darauf ausge bildeten Graben (6); und
einen Gateisolierfilm, der auf einer Innenwand des Grabens (6) angeordnet ist, wobei der Gateisolier film einen ersten Abschnitt und einen zweiten Ab schnitt einschließt, welche jeweils lokal auf der Innenwand des Grabens (6) angeordnet sind und von einander verschiedene Strukturen besitzen, wobei der erste Abschnitt aus einem ersten Oxidfilm (7a, 107a), einem Nitridfilm (7b, 107b) und einem zwei ten Oxidfilm (7c, 107c) besteht, welche geschich tet sind.
9. Transistor von Trench-Gate-Typ nach Anspruch 8, wobei
ein erster Bereich der Innenwand, wo der erste Ab
schnitt des Gateisolierfilms angeordnet ist, einen
Seitenwandabschnitt des Grabens (6) einschließt, in
welchem ein Kanalbereich zur Verfügung gestellt wird,
und der erste Bereich einen Bodenabschnitt des Gra
bens (6) ausschließt.
10. Transistor von Trench-Gate-Typ nach Anspruch 9, wobei
der erste Bereich einen Öffnungsabschnitt des Gra
bens (6) ausschließt.
11. Transistor von Trench-Gate-Typ nach einem der Ansprü
che 8 bis 10, wobei ein zweiter Bereich der Innen
wand, wo der zweite Abschnitt des Gateisolierfilms
angeordnet ist, mindestens einen von einem Öffnungs
abschnitt und dem Bodenabschnitt des Grabens (6) ein
schließt.
12. Transistor von Trench-Gate-Typ nach Anspruch 11, wo
bei der zweite Abschnitt des Isolierfilms, der auf
dem einen von dem Öffnungsabschnitt und dem Bodenab
schnitt des Grabens (6) angeordnet ist, eine Dicke
besitzt, die dicker ist als die des ersten Ab
schnitts, der auf dem Seitenwandabschnitt des Gra
bens (6) angeordnet ist.
13. Transistor von Trench-Gate-Typ nach Anspruch 8, wo
bei:
der erste Abschnitt des Gateisolierfilms auf einem Bodenabschnitt des Grabens (6) angeordnet ist; und
der zweite Abschnitt aus einem Oxidfilm (107d) be steht und auf einem Seitenwandabschnitt des Gra bens (6) angeordnet ist.
der erste Abschnitt des Gateisolierfilms auf einem Bodenabschnitt des Grabens (6) angeordnet ist; und
der zweite Abschnitt aus einem Oxidfilm (107d) be steht und auf einem Seitenwandabschnitt des Gra bens (6) angeordnet ist.
14. Transistor von Trench-Gate-Typ nach einem der Ansprü
che 8 bis 13, wobei der zweite Abschnitt aus einem
Oxidfilm (7d, 7e, 107d) besteht.
15. Transistor von Trench-Gate-Typ, welcher umfaßt:
ein Halbleitersubstrat (5) mit einem darauf ausge bildeten Graben (6); und
einen Gateisolierfilm, der auf einer Innenwand des Grabens (6) angeordnet ist, wobei der Gateisolier film einen ersten Abschnitt und einen zweiten Ab schnitt einschließt, welche sich jeweils auf er sten und zweiten Bereichen der Innenwand befinden, wobei der erste Abschnitt aus einer Vielzahl an Isolierfilmen (7a-7c, 107a-107c) besteht und der zweite Abschnitt aus lediglich einem einzelnen Isolierfilm (7d, 7e, 107d) besteht.
ein Halbleitersubstrat (5) mit einem darauf ausge bildeten Graben (6); und
einen Gateisolierfilm, der auf einer Innenwand des Grabens (6) angeordnet ist, wobei der Gateisolier film einen ersten Abschnitt und einen zweiten Ab schnitt einschließt, welche sich jeweils auf er sten und zweiten Bereichen der Innenwand befinden, wobei der erste Abschnitt aus einer Vielzahl an Isolierfilmen (7a-7c, 107a-107c) besteht und der zweite Abschnitt aus lediglich einem einzelnen Isolierfilm (7d, 7e, 107d) besteht.
16. Transistor von Trench-Gate-Typ nach Anspruch 15, wo
bei:
der erste Abschnitt des Gateisolierfilms auf einem Seitenwandabschnitt des Grabens (6) angeordnet ist; und
der zweite Abschnitt des Gateisolierfilms auf min destens einem von einem Öffnungsabschnitt und ei nem Bodenabschnitt des Grabens (6) angeordnet ist und eine Dicke besitzt, die größer ist als die des ersten Abschnitts.
der erste Abschnitt des Gateisolierfilms auf einem Seitenwandabschnitt des Grabens (6) angeordnet ist; und
der zweite Abschnitt des Gateisolierfilms auf min destens einem von einem Öffnungsabschnitt und ei nem Bodenabschnitt des Grabens (6) angeordnet ist und eine Dicke besitzt, die größer ist als die des ersten Abschnitts.
17. Transistor von Trench-Gate-Typ nach Anspruch 15, wo
bei, der erste Abschnitt des Gateisolierfilms auf le
diglich einem Bodenabschnitt des Grabens (6) angeord
net ist.
18. Verfahren zur Herstellung einer Halbleitervorrich
tung, welches umfaßt:
Herstellen eines Halbleitersubstrats (5) mit einem darauf ausgebildeten Graben (6);
Ausbilden eines ersten Oxidfilms (7a, 107a) auf der Innenwand des Grabens (6);
Ausbilden eines Nitridfilms (7b, 107b) auf dem er sten Oxidfilm (7a, 107a);
teilweises Entfernen des Nitridfilms (7b, 107b), so daß der erste Oxidfilm (7a, 107a) in einem er sten Bereich der Innenwand freiliegt und so daß der Nitridfilm (7b, 107b) in einem zweiten Bereich der Innenwand auf dem ersten Oxidfilm (7a, 107a) verbleibt;
Ausbilden eines zweiten Oxidfilms (7c, 107c) durch thermische Oxidation auf dem ersten Oxidfilm (7a, 107a) in dem ersten Bereich und auf dem Nitrid film (7b, 107b) in dem zweiten Bereich.
Herstellen eines Halbleitersubstrats (5) mit einem darauf ausgebildeten Graben (6);
Ausbilden eines ersten Oxidfilms (7a, 107a) auf der Innenwand des Grabens (6);
Ausbilden eines Nitridfilms (7b, 107b) auf dem er sten Oxidfilm (7a, 107a);
teilweises Entfernen des Nitridfilms (7b, 107b), so daß der erste Oxidfilm (7a, 107a) in einem er sten Bereich der Innenwand freiliegt und so daß der Nitridfilm (7b, 107b) in einem zweiten Bereich der Innenwand auf dem ersten Oxidfilm (7a, 107a) verbleibt;
Ausbilden eines zweiten Oxidfilms (7c, 107c) durch thermische Oxidation auf dem ersten Oxidfilm (7a, 107a) in dem ersten Bereich und auf dem Nitrid film (7b, 107b) in dem zweiten Bereich.
19. Verfahren nach Anspruch 18, wobei:
der erste Bereich mindestens einer von einem Öff nungsabschnitt und einem Bodenabschnitt der Innen wand ist; und
der zweite Bereich ein Seitenwandabschnitt der In nenwand ist.
der erste Bereich mindestens einer von einem Öff nungsabschnitt und einem Bodenabschnitt der Innen wand ist; und
der zweite Bereich ein Seitenwandabschnitt der In nenwand ist.
20. Verfahren nach Anspruch 18 oder 19, wobei der zweite
Oxidfilm (7c, 107c) so ausgebildet ist, daß eine Ge
samtdicke des auf dem ersten Bereich angeordneten er
sten Oxidfilms (7a, 107a) und zweiten Oxidfilms (7c,
107c) dicker ist als eine Gesamtdicke des auf dem
zweiten Bereich angeordneten ersten Oxidfilms (7a,
107a), des Nitridfilms (7b, 107b) und des zweiten
Oxidfilms (7c, 107c).
21. Verfahren nach Anspruch 18, wobei:
der erste Bereich, auf welchem lediglich der erste Oxidfilm (7a, 107a) und der zweite Oxidfilm (7c, 107c) angeordnet sind, ein Seitenwandabschnitt der Innenwand ist; und
der zweite Bereich, auf welchem der erste Oxid film (7a, 107a), der Nitridfilm (7b, 107b) und der zweite Oxidfilm (7c, 107c) angeordnet sind, ein Bodenabschnitt der Innenwand ist.
der erste Bereich, auf welchem lediglich der erste Oxidfilm (7a, 107a) und der zweite Oxidfilm (7c, 107c) angeordnet sind, ein Seitenwandabschnitt der Innenwand ist; und
der zweite Bereich, auf welchem der erste Oxid film (7a, 107a), der Nitridfilm (7b, 107b) und der zweite Oxidfilm (7c, 107c) angeordnet sind, ein Bodenabschnitt der Innenwand ist.
22. Verfahren zur Herstellung eines Transistor von
Trench-Gate-Typ, welches umfaßt:
Herstellen eines Halbleitersubstrats (5), welches aus einer ersten Halbleiterschicht (4) von einem ersten Leitfähigkeitstyp, einer zweiten Halblei terschicht (3) von einem zweiten Leitfähigkeitstyp und einer dritten Halbleiterschicht (2) von einem ersten Leitfähigkeitstyp besteht;
Ausbilden eines Grabens (6) auf dem Halbleitersub strat (5) von einer Hauptoberfläche des Halblei tersubstrats (5) auf einer Seite der ersten Halb leiterschicht (4) aus, wobei der Graben (6) die erste Halbleiterschicht (4) und die zweite Halb leiterschicht (3) durchdringt, um die dritte Halb leiterschicht (2) zu erreichen;
Ausbilden eines Gateisolierfilms auf einer Innen wand des Grabens (6) durch Ausbilden eines ersten Oxidfilms (7a, 107a) auf der Innenwand des Gra bens (6); Ausbilden eines Nitridfilms (7b, 107b) auf dem ersten Oxidfilm (7a, 107a); Entfernen ei nes Teils des Nitridfilms (7b, 107b), um einen Teil des ersten Oxidfilms (7a, 107a) freizulegen;
und Ausbilden eines zweiten Oxidfilms (7c, 107c) auf dem Nitridfilm (7b, 107b) und auf dem Teil des ersten Oxidfilms (7a, 107a); und
Ausbilden einer Gateelektrode in dem Graben (6).
Herstellen eines Halbleitersubstrats (5), welches aus einer ersten Halbleiterschicht (4) von einem ersten Leitfähigkeitstyp, einer zweiten Halblei terschicht (3) von einem zweiten Leitfähigkeitstyp und einer dritten Halbleiterschicht (2) von einem ersten Leitfähigkeitstyp besteht;
Ausbilden eines Grabens (6) auf dem Halbleitersub strat (5) von einer Hauptoberfläche des Halblei tersubstrats (5) auf einer Seite der ersten Halb leiterschicht (4) aus, wobei der Graben (6) die erste Halbleiterschicht (4) und die zweite Halb leiterschicht (3) durchdringt, um die dritte Halb leiterschicht (2) zu erreichen;
Ausbilden eines Gateisolierfilms auf einer Innen wand des Grabens (6) durch Ausbilden eines ersten Oxidfilms (7a, 107a) auf der Innenwand des Gra bens (6); Ausbilden eines Nitridfilms (7b, 107b) auf dem ersten Oxidfilm (7a, 107a); Entfernen ei nes Teils des Nitridfilms (7b, 107b), um einen Teil des ersten Oxidfilms (7a, 107a) freizulegen;
und Ausbilden eines zweiten Oxidfilms (7c, 107c) auf dem Nitridfilm (7b, 107b) und auf dem Teil des ersten Oxidfilms (7a, 107a); und
Ausbilden einer Gateelektrode in dem Graben (6).
23. Verfahren nach Anspruch 22, wobei:
beim Ausbilden des Gateisolierfilms der Nitrid film (7b, 107b) teilweise entfernt wird, um einen Endabschnitt an einer Seite der Hauptoberfläche des Halbleitersubstrats (5) zu besitzen, wobei der Endabschnitt einen Abstand von der Hauptoberfläche definiert, der kleiner ist als der einer Grenze zwischen der ersten Halbleiterschicht (4) und der zweiten Halbleiterschicht (3).
beim Ausbilden des Gateisolierfilms der Nitrid film (7b, 107b) teilweise entfernt wird, um einen Endabschnitt an einer Seite der Hauptoberfläche des Halbleitersubstrats (5) zu besitzen, wobei der Endabschnitt einen Abstand von der Hauptoberfläche definiert, der kleiner ist als der einer Grenze zwischen der ersten Halbleiterschicht (4) und der zweiten Halbleiterschicht (3).
24. Verfahren nach Anspruch 22, wobei:
beim Ausbilden des Gateisolierfilms der Nitrid film (7b, 107b) teilweise entfernt wird, um ledig lich auf einem Bodenabschnitt des Grabens (6) zu verbleiben und um einen Endabschnitt an einer Seite der Hauptoberfläche des Halbleitersub strats (5) zu besitzen, wobei der Endabschnitt ei nen Abstand von der Hauptoberfläche definiert, der größer ist als der einer Grenze zwischen der zwei ten Halbleiterschicht (3) und der dritten Halblei terschicht (2).
beim Ausbilden des Gateisolierfilms der Nitrid film (7b, 107b) teilweise entfernt wird, um ledig lich auf einem Bodenabschnitt des Grabens (6) zu verbleiben und um einen Endabschnitt an einer Seite der Hauptoberfläche des Halbleitersub strats (5) zu besitzen, wobei der Endabschnitt ei nen Abstand von der Hauptoberfläche definiert, der größer ist als der einer Grenze zwischen der zwei ten Halbleiterschicht (3) und der dritten Halblei terschicht (2).
25. Verfahren nach Anspruch 22, wobei:
der zweite Oxidfilm (7c, 107c) auf dem Nitrid film (7b, 107b) in einem ersten Bereich der Innen wand und auf dem Teil des ersten Oxidfilms (7a, 107a) in einem zweiten Bereich der Innenwand aus gebildet ist, so daß eine Gesamtdicke des Gateiso lierfilms in dem zweiten Bereich dicker ist als die in dem ersten Bereich.
der zweite Oxidfilm (7c, 107c) auf dem Nitrid film (7b, 107b) in einem ersten Bereich der Innen wand und auf dem Teil des ersten Oxidfilms (7a, 107a) in einem zweiten Bereich der Innenwand aus gebildet ist, so daß eine Gesamtdicke des Gateiso lierfilms in dem zweiten Bereich dicker ist als die in dem ersten Bereich.
26. Verfahren nach Anspruch 25, wobei:
der erste Bereich einen Seitenwandabschnitt der Innenwand einschließt; und
der zweite Bereich mindestens einen von einem Öff nungsabschnitt und einem Bodenabschnitt des Gra bens (6) einschließt.
der erste Bereich einen Seitenwandabschnitt der Innenwand einschließt; und
der zweite Bereich mindestens einen von einem Öff nungsabschnitt und einem Bodenabschnitt des Gra bens (6) einschließt.
27. Verfahren zur Herstellung eines Transistor von
Trench-Gate-Typ, welches umfaßt:
Herstellen eines Halbleitersubstrats (5) mit einem darauf ausgebildeten Graben (6); und
Ausbilden eines Gateisolierfilms auf einer Innen wand des Grabens (6), wobei die Bildung des Gate isolierfilms umfaßt:
Ausbilden eines ersten Oxidfilms (7a, 107a) auf der Innenwand des Grabens (6);
örtliches Anordnen eines Oxidationsschutz films (7b, 107b) auf dem ersten Oxidfilm (7a, 107a); und
Ausbilden eines zweiten Oxidfilms (7c, 107c) durch thermische Oxidation auf dem ersten Oxid film (7a, 107a), wobei der Oxidationsschutz film (7b, 107b) lokal dazwischenliegt.
Herstellen eines Halbleitersubstrats (5) mit einem darauf ausgebildeten Graben (6); und
Ausbilden eines Gateisolierfilms auf einer Innen wand des Grabens (6), wobei die Bildung des Gate isolierfilms umfaßt:
Ausbilden eines ersten Oxidfilms (7a, 107a) auf der Innenwand des Grabens (6);
örtliches Anordnen eines Oxidationsschutz films (7b, 107b) auf dem ersten Oxidfilm (7a, 107a); und
Ausbilden eines zweiten Oxidfilms (7c, 107c) durch thermische Oxidation auf dem ersten Oxid film (7a, 107a), wobei der Oxidationsschutz film (7b, 107b) lokal dazwischenliegt.
28. Verfahren nach Anspruch 27, wobei der Oxidations
schutzfilm ein Nitridfilm (7b, 107b) ist.
29. Verfahren nach Anspruch 27 oder 28, wobei:
der Oxidationsschutzfilm auf einem Seitenwandab schnitt der Innenwand angeordnet ist;
wobei der Gateisolierfilm, der auf dem Seitenwand abschnitt angeordnet ist, aus dem ersten Oxid film (7a, 107a), dem Oxidationsschutzfilm und dem zweiten Oxidfilm (7c, 107c) besteht; und
der Gateisolierfilm, der auf mindestens einen von einem Öffnungsabschnitt und einem Bodenabschnitt des Grabens (6) angeordnet ist, aus lediglich dem ersten Oxidfilm (7a, 107a) und dem zweiten Oxid film (7c, 107c) besteht.
der Oxidationsschutzfilm auf einem Seitenwandab schnitt der Innenwand angeordnet ist;
wobei der Gateisolierfilm, der auf dem Seitenwand abschnitt angeordnet ist, aus dem ersten Oxid film (7a, 107a), dem Oxidationsschutzfilm und dem zweiten Oxidfilm (7c, 107c) besteht; und
der Gateisolierfilm, der auf mindestens einen von einem Öffnungsabschnitt und einem Bodenabschnitt des Grabens (6) angeordnet ist, aus lediglich dem ersten Oxidfilm (7a, 107a) und dem zweiten Oxid film (7c, 107c) besteht.
30. Verfahren nach Anspruch 27 oder 28, wobei der Oxida
tionsschutzfilm auf lediglich einem Bodenabschnitt
des Grabens (6) angeordnet ist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000010154A JP2001196587A (ja) | 2000-01-14 | 2000-01-14 | 半導体装置およびその製造方法 |
JP0010154 | 2000-01-14 | ||
JP2000017817A JP4192381B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置およびその製造方法 |
JP0017817 | 2000-01-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10101568A1 true DE10101568A1 (de) | 2001-07-19 |
DE10101568B4 DE10101568B4 (de) | 2011-04-07 |
Family
ID=26583765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10101568A Expired - Fee Related DE10101568B4 (de) | 2000-01-14 | 2001-01-15 | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US6469345B2 (de) |
DE (1) | DE10101568B4 (de) |
IT (1) | ITMI20010039A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006043360B4 (de) * | 2005-09-16 | 2011-12-08 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung mit dreidimensionalem Aufbau |
DE102004010127B4 (de) * | 2003-03-03 | 2012-02-02 | Denso Corporation | Halbleitervorrichtung mit einer Grabengatestruktur und Verfahren zum Herstellen dergleichen |
DE102015201045A1 (de) * | 2015-01-22 | 2016-07-28 | Infineon Technologies Austria Ag | Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864532B2 (en) * | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
JP4860022B2 (ja) * | 2000-01-25 | 2012-01-25 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
US6376315B1 (en) * | 2000-03-31 | 2002-04-23 | General Semiconductor, Inc. | Method of forming a trench DMOS having reduced threshold voltage |
JP4932088B2 (ja) * | 2001-02-19 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 絶縁ゲート型半導体装置の製造方法 |
JP4852792B2 (ja) | 2001-03-30 | 2012-01-11 | 株式会社デンソー | 半導体装置の製造方法 |
KR100364815B1 (en) | 2001-04-28 | 2002-12-16 | Hynix Semiconductor Inc | High voltage device and fabricating method thereof |
DE10204868B4 (de) * | 2002-02-06 | 2007-08-23 | Infineon Technologies Ag | Speicherzelle mit Grabenspeichertransistor und Oxid-Nitrid-Oxid-Dielektrikum |
JP4158453B2 (ja) * | 2002-08-22 | 2008-10-01 | 株式会社デンソー | 半導体装置及びその製造方法 |
US6921699B2 (en) * | 2002-09-30 | 2005-07-26 | International Rectifier Corporation | Method for manufacturing a semiconductor device with a trench termination |
US7417368B2 (en) * | 2002-10-18 | 2008-08-26 | Ifire Technology Corp. | Color electroluminescent displays with thick film dielectric layer between electrodes |
JP2004228342A (ja) * | 2003-01-23 | 2004-08-12 | Denso Corp | 半導体装置およびその製造方法 |
US6992352B2 (en) * | 2003-05-15 | 2006-01-31 | Analog Power Limited | Trenched DMOS devices and methods and processes for making same |
JP4564362B2 (ja) * | 2004-01-23 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
JP2005242416A (ja) * | 2004-02-24 | 2005-09-08 | Shogakukan Inc | 自然言語文の検索方法および検索装置 |
JP2005302925A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
JP4760081B2 (ja) * | 2004-04-21 | 2011-08-31 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
US8384150B2 (en) * | 2005-11-29 | 2013-02-26 | Rohm Co., Ltd. | Vertical double diffused MOS transistor with a trench gate structure |
US8129779B2 (en) | 2007-09-03 | 2012-03-06 | Rohm Co., Ltd. | Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance |
US8384152B2 (en) * | 2007-09-20 | 2013-02-26 | Rohm Co., Ltd. | Semiconductor device having trench gate VDMOSFET and method of manufacturing the same |
JP5405737B2 (ja) * | 2007-12-20 | 2014-02-05 | スパンション エルエルシー | 半導体装置およびその製造方法 |
JP5729331B2 (ja) | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
WO2013076890A1 (ja) | 2011-11-21 | 2013-05-30 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8729608B2 (en) | 2012-01-31 | 2014-05-20 | Panasonic Corporation | Semiconductor device and method of manufacturing the device |
US9087894B2 (en) | 2012-02-10 | 2015-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the device |
JP2013232533A (ja) * | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP6112700B2 (ja) * | 2012-08-17 | 2017-04-12 | ローム株式会社 | 半導体装置 |
CN103681819B (zh) * | 2012-09-17 | 2017-04-19 | 中国科学院微电子研究所 | 一种沟槽型的绝缘栅双极性晶体管及其制备方法 |
CN112635315B (zh) * | 2020-12-10 | 2024-05-28 | 株洲中车时代半导体有限公司 | 沟槽氧化层和沟槽栅的制备方法及半导体器件 |
CN116487419B (zh) * | 2023-06-20 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60158642A (ja) | 1984-01-27 | 1985-08-20 | Hitachi Ltd | 半導体装置 |
JPS6068650A (ja) | 1984-08-27 | 1985-04-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS61119056A (ja) | 1984-11-15 | 1986-06-06 | Nec Corp | 半導体装置の製造方法 |
JP2602808B2 (ja) | 1986-01-21 | 1997-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0618248B2 (ja) | 1985-05-31 | 1994-03-09 | 株式会社東芝 | 半導体装置の製造方法 |
JPS6273737A (ja) | 1985-09-27 | 1987-04-04 | Nec Corp | 半導体装置 |
JPS62136065A (ja) | 1985-12-09 | 1987-06-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS62185353A (ja) | 1986-02-10 | 1987-08-13 | Toshiba Corp | 半導体装置の製造方法 |
JPH0624228B2 (ja) | 1986-04-17 | 1994-03-30 | 三菱電機株式会社 | 半導体集積回路装置の製造方法 |
JPS62293661A (ja) | 1986-06-12 | 1987-12-21 | Oki Electric Ind Co Ltd | 半導体キヤパシタの製造方法 |
JPS632371A (ja) | 1986-06-23 | 1988-01-07 | Hitachi Ltd | 半導体装置 |
US4693781A (en) | 1986-06-26 | 1987-09-15 | Motorola, Inc. | Trench formation process |
JPH0748547B2 (ja) | 1986-11-04 | 1995-05-24 | 松下電子工業株式会社 | トレンチ型キヤパシタの製造方法 |
JPS63115358A (ja) | 1986-11-04 | 1988-05-19 | Toshiba Corp | 溝堀り型キヤパシタ−の製造方法 |
JPS63166230A (ja) | 1986-12-26 | 1988-07-09 | Toshiba Corp | ドライエツチング方法 |
JPS63229743A (ja) | 1987-03-19 | 1988-09-26 | Oki Electric Ind Co Ltd | 半導体装置 |
JPS63229845A (ja) | 1987-03-19 | 1988-09-26 | Nec Corp | 半導体集積回路装置の製造方法 |
JPS63234534A (ja) | 1987-03-24 | 1988-09-29 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
JPS63278338A (ja) | 1987-05-11 | 1988-11-16 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS63318768A (ja) | 1987-06-22 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2794565B2 (ja) | 1987-08-20 | 1998-09-10 | 松下電子工業株式会社 | 溝形キャパシタの製造方法 |
JP2635607B2 (ja) | 1987-08-28 | 1997-07-30 | 株式会社東芝 | 半導体装置の製造方法 |
JP2671312B2 (ja) | 1987-08-29 | 1997-10-29 | ソニー株式会社 | 半導体装置の製造方法 |
JPS6472551A (en) | 1987-09-14 | 1989-03-17 | Toshiba Corp | Manufacture of trench capacitor |
JP2519474B2 (ja) | 1987-09-19 | 1996-07-31 | 松下電子工業株式会社 | 溝形キャパシタの製造方法 |
JP2552152B2 (ja) | 1987-10-22 | 1996-11-06 | セイコーエプソン株式会社 | 半導体装置 |
JP2647884B2 (ja) | 1988-01-27 | 1997-08-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
JPH01196134A (ja) | 1988-01-30 | 1989-08-07 | Toshiba Corp | 半導体装置の製造方法 |
JPH01216538A (ja) | 1988-02-24 | 1989-08-30 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH023956A (ja) | 1988-06-20 | 1990-01-09 | Nec Corp | 半導体装置の製造方法 |
JPH0254557A (ja) | 1988-08-18 | 1990-02-23 | Seiko Epson Corp | 半導体装置 |
JPH02260424A (ja) | 1989-03-30 | 1990-10-23 | Matsushita Electric Ind Co Ltd | ドライエッチング方法 |
JPH02260660A (ja) | 1989-03-31 | 1990-10-23 | Toshiba Corp | Mos型半導体装置の製造方法 |
JPH02271620A (ja) | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH02271618A (ja) | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH02271619A (ja) | 1989-04-13 | 1990-11-06 | Seiko Epson Corp | 半導体装置の製造方法 |
JPH03147327A (ja) | 1989-11-01 | 1991-06-24 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH03252131A (ja) | 1990-03-01 | 1991-11-11 | Toshiba Corp | 半導体装置の製造方法 |
JP2667552B2 (ja) | 1990-05-28 | 1997-10-27 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0437152A (ja) | 1990-06-01 | 1992-02-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2589209B2 (ja) | 1990-09-27 | 1997-03-12 | 株式会社東芝 | 半導体装置の素子間分離領域の形成方法 |
JP3208575B2 (ja) | 1991-08-16 | 2001-09-17 | ソニー株式会社 | 半導体装置の製法 |
JPH0555361A (ja) | 1991-08-28 | 1993-03-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3283047B2 (ja) | 1991-10-07 | 2002-05-20 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JPH05226298A (ja) | 1992-02-12 | 1993-09-03 | Seiko Epson Corp | 半導体装置の製造方法 |
JP3167457B2 (ja) * | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
JPH06219759A (ja) | 1993-01-28 | 1994-08-09 | Central Glass Co Ltd | 曲面ガラスおよびその製法 |
JP3660391B2 (ja) | 1994-05-27 | 2005-06-15 | 株式会社東芝 | 半導体装置の製造方法 |
US5424231A (en) * | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
JP3155894B2 (ja) | 1994-09-29 | 2001-04-16 | 株式会社東芝 | 半導体装置およびその製造方法 |
JPH08203863A (ja) | 1995-01-20 | 1996-08-09 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JPH09162168A (ja) | 1995-12-05 | 1997-06-20 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JPH09331063A (ja) | 1996-04-11 | 1997-12-22 | Mitsubishi Electric Corp | 高耐圧半導体装置およびその製造方法 |
JPH09283535A (ja) | 1996-04-18 | 1997-10-31 | Toyota Motor Corp | 半導体装置の製造方法 |
JP3395522B2 (ja) | 1996-05-15 | 2003-04-14 | 株式会社豊田中央研究所 | 半導体装置およびその製造方法 |
JPH09330928A (ja) | 1996-06-13 | 1997-12-22 | Toshiba Corp | 配線層の形成方法 |
US6100146A (en) * | 1996-10-30 | 2000-08-08 | Advanced Micro Devices, Inc. | Method of forming trench transistor with insulative spacers |
JP3547279B2 (ja) | 1997-02-18 | 2004-07-28 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US6566224B1 (en) | 1997-07-31 | 2003-05-20 | Agere Systems, Inc. | Process for device fabrication |
US5891807A (en) | 1997-09-25 | 1999-04-06 | Siemens Aktiengesellschaft | Formation of a bottle shaped trench |
JP3132439B2 (ja) | 1997-09-29 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US6316807B1 (en) * | 1997-12-05 | 2001-11-13 | Naoto Fujishima | Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same |
US6147378A (en) * | 1998-03-30 | 2000-11-14 | Advanced Micro Devices, Inc. | Fully recessed semiconductor device and method for low power applications with single wrap around buried drain region |
-
2001
- 2001-01-11 IT IT2001MI000039A patent/ITMI20010039A1/it unknown
- 2001-01-12 US US09/758,377 patent/US6469345B2/en not_active Expired - Lifetime
- 2001-01-15 DE DE10101568A patent/DE10101568B4/de not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004010127B4 (de) * | 2003-03-03 | 2012-02-02 | Denso Corporation | Halbleitervorrichtung mit einer Grabengatestruktur und Verfahren zum Herstellen dergleichen |
DE102006043360B4 (de) * | 2005-09-16 | 2011-12-08 | Denso Corporation | Verfahren zur Herstellung einer Halbleitervorrichtung mit dreidimensionalem Aufbau |
DE102015201045A1 (de) * | 2015-01-22 | 2016-07-28 | Infineon Technologies Austria Ag | Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor |
US9691892B2 (en) | 2015-01-22 | 2017-06-27 | Infineon Technologies Austria Ag | High voltage transistor operable with a high gate voltage |
DE102015201045B4 (de) * | 2015-01-22 | 2019-09-26 | Infineon Technologies Austria Ag | Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
US6469345B2 (en) | 2002-10-22 |
US20010008291A1 (en) | 2001-07-19 |
DE10101568B4 (de) | 2011-04-07 |
ITMI20010039A1 (it) | 2002-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10101568A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE3780369T2 (de) | Verfahren zum herstellen einer halbleiterstruktur. | |
DE3327301C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE69018374T2 (de) | Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt. | |
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
DE4208537C2 (de) | MOS-FET-Struktur und Verfahren zu deren Herstellung | |
DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
DE4212829A1 (de) | Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren | |
DE4344285A1 (de) | Verfahren zur Herstellung eines Transistors | |
DE69627975T2 (de) | MOS-Transistor und Verfahren zu seiner Herstellung | |
EP0182088B1 (de) | Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung | |
DE2646308B2 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE19935442C1 (de) | Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors | |
DE4116690A1 (de) | Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben | |
DE4007582C2 (de) | Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement | |
EP1138085B1 (de) | Feldeffektgesteuerter transistor und verfahren zu dessen herstellung | |
DE4400842C2 (de) | MOS Transistor und Verfahren zu seiner Herstellung | |
DE19907201A1 (de) | Vertikal-MESFET und Verfahren zu dessen Herstellung | |
DE19964626B4 (de) | Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium | |
DE68928951T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren | |
DE19542606C2 (de) | MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren | |
EP0000545A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
DE4003681C2 (de) | Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20110823 |
|
R084 | Declaration of willingness to licence | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |