JP2004228342A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004228342A
JP2004228342A JP2003014466A JP2003014466A JP2004228342A JP 2004228342 A JP2004228342 A JP 2004228342A JP 2003014466 A JP2003014466 A JP 2003014466A JP 2003014466 A JP2003014466 A JP 2003014466A JP 2004228342 A JP2004228342 A JP 2004228342A
Authority
JP
Japan
Prior art keywords
film
trench
oxide film
silicon oxide
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003014466A
Other languages
English (en)
Inventor
Tomohide Shiga
智英 志賀
Takaaki Aoki
孝明 青木
Yoshifumi Okabe
好文 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003014466A priority Critical patent/JP2004228342A/ja
Priority to US10/726,590 priority patent/US6974996B2/en
Publication of JP2004228342A publication Critical patent/JP2004228342A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Abstract

【課題】ボロンがドープされたポリシリコンがトレンチ内に埋め込まれたトレンチゲート構造の半導体装置において、トレンチの側壁上に形成された絶縁膜の耐圧の低下を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】トレンチ６の内壁上に形成する絶縁膜をＯＮＯ膜７ｆにより構成し、ＯＮＯ膜７ｆを構成するシリコン窒化膜７ｂをボロンの通過を抑制できる膜厚および膜質にて形成し、トップ酸化膜７ｃは薄く、ボトム酸化膜７ａは厚くなるように、それぞれのシリコン酸化膜７ａ、７ｃを形成する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体基板の一面に形成されたトレンチの側壁上にゲート絶縁膜を形成し、このトレンチ内にゲート電極を埋め込んだ、いわゆるトレンチゲート構造を持つ半導体装置がある。
【０００３】
このような半導体装置には、さらに、ゲート絶縁膜がシリコン酸化膜とシリコン窒化膜とシリコン酸化膜との積層膜、いわゆるＯＮＯ（Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ）膜から構成されているものがある。この半導体装置では、ゲート絶縁膜をＯＮＯ膜で構成することにより、ゲート絶縁膜をシリコン酸化膜のみで形成した場合よりもゲート耐圧が高くなっている。（例えば、特許文献１参照）
また、このようなトレンチゲート構造の半導体装置の製造工程では、一般的に、Ｂ（ボロン）やＰ（リン）等の不純物がドープされたポリシリコンによりゲート電極が形成される。そして、ゲート電極の形成後に、ゲート電極の上に層間絶縁膜を形成し、この層間絶縁膜を平坦化するために熱処理が行われる。また、ゲート電極を形成した後に、ソース領域等の不純物拡散層を形成する場合では、ゲート電極の形成後に、ソース領域等を形成するためにイオン注入を行い、不純物を拡散させるための熱処理が行われる。
【０００４】
【特許文献１】
特開２００１−１９６５８７号公報
【０００５】
【発明が解決しようとする課題】
上述した製造工程において、特に、ゲート電極としてボロンがドープされたＰ＋型ポリシリコンを用いた場合では、ゲート電極の形成後に熱処理を行ったとき、ゲート電極に含まれるボロンがゲート絶縁膜中に拡散してしまう場合がある。これにより、ゲート絶縁膜の膜質が劣化するため、ゲート絶縁膜の耐圧が設定値よりも低下するという問題が発生する恐れがあった。
【０００６】
本発明は上記点に鑑みて、ボロンがドープされたポリシリコンがトレンチ内に埋め込まれたトレンチゲート構造の半導体装置において、トレンチの側壁上に形成された絶縁膜の耐圧の低下を抑制することができる半導体装置およびその製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、トレンチの側壁に積層膜（７ｆ）が形成され、トレンチ（６）の内部にボロンがドープされたポリシリコン（８）が埋め込まれてなるトレンチゲート構造を有する半導体装置であって、積層膜（７ｆ）中のシリコン窒化膜（７ｂ）は、ボロンの通過を抑制できる膜厚および膜質であり、積層膜（７ｆ）中のトレンチ（６）側の第１のシリコン酸化膜（７ａ）の膜厚は、ポリシリコン（８）側の第２のシリコン酸化膜（７ｃ）の膜厚よりも大きいことを特徴としている。
【０００８】
このようにトレンチの側壁上に形成された積層膜のうち、シリコン窒化膜が、ボロンがこの膜を通過するのを抑制できる膜厚および膜質にて形成されていることから、ポリシリコンに含まれるボロンがトレンチ側の第１のシリコン酸化膜中に拡散するのを抑制することができる。
【０００９】
そして、トレンチ側の第１のシリコン酸化膜は、ポリシリコン側の第２のシリコン酸化膜よりも厚くなっていることから、これとは反対に、第２のシリコン酸化膜の方が第１のシリコン酸化膜より厚い場合と比較して、積層膜全体に対するボロンにより汚染されない領域の割合を大きくすることができる。このため、本発明によれば、第２のシリコン酸化膜の方が第１のシリコン酸化膜より厚い場合と比較して、積層膜の耐圧がボロンの拡散により低下するのを抑制することができる。
【００１０】
なお、請求項１の発明は、例えばＰチャネル型のトレンチゲート構造のトランジスタを有する半導体装置において適用することができる。
【００１１】
請求項２に記載の発明では、トレンチ（６）の内部にボロンがドープされたポリシリコン（８）が埋め込まれてなるトレンチゲート構造を有する半導体装置の製造方法であって、トレンチ（６）の側壁上に、ポリシリコン（８）側の第２のシリコン酸化膜（７ｃ）よりも膜厚が大きくなるように、第１のシリコン酸化膜（７ａ）を形成する工程と、第１のシリコン酸化膜（７ａ）の上に、ボロンが通過を抑制できる膜厚および膜質にてシリコン窒化膜（７ｂ）を形成する工程と、シリコン窒化膜（７ｂ）の上に、トレンチ（６）側の第１のシリコン酸化膜（７ａ）よりも膜厚が小さくなるように、第２のシリコン酸化膜（７ｃ）を形成することで積層膜（７ｆ）を形成する工程とを有することを特徴としている。
【００１２】
この製造方法により、請求項１に記載の半導体装置を製造することができる。
【００１３】
また、本発明によれば、トレンチ側のシリコン酸化膜を形成する工程にて、トレンチ側のシリコン酸化膜で積層膜全体としての耐圧設計を行うことで、目標とする耐圧を有する積層膜を形成することができる。
【００１４】
なお、請求項２の発明は、例えばＰチャネル型のトレンチゲート構造のトランジスタを有する半導体装置の製造方法に適用することができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１６】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態に係る半導体装置の断面構成を示す。この半導体装置は、パワーＭＯＳＦＥＴ、ＩＧＢＴなどのトレンチゲート構造を持つトランジスタを有している。なお、本実施形態では、Ｐチャネル型のトランジスタを例にして説明する。
【００１７】
図１において、Ｐ＋型あるいはＮ＋型のシリコン基板１上にＰ−型のドリフト層２が形成され、その上にベース領域となるＮ型層３が形成されている。Ｎ型層３内には、ソース領域となるＰ＋型層４が形成されている。そして、これらにより半導体基板５が構成されている。
【００１８】
また、半導体基板５の一面には、Ｐ＋型層４およびＮ型層３を貫通し、ドリフト層２に達するトレンチ６が形成されており、このトレンチ６の内壁にゲート絶縁膜７が形成されている。さらに、トレンチ６の内部には、ゲート絶縁膜７を介してゲート電極８が埋め込まれている。
【００１９】
このゲート絶縁膜７は、トレンチ６の側壁部に形成されたいわゆるＯＮＯ膜７ｆと、トレンチ６の上部、底部に形成されたシリコン酸化膜７ｄ、７ｅとからなる。
【００２０】
さらにＯＮＯ膜７ｆは、トレンチ６側の第１のシリコン酸化膜７ａと、シリコン窒化膜７ｂと、ゲート電極８側の第２のシリコン酸化膜７ｃとから構成されている。なお、以下では、トレンチ６側の第１のシリコン酸化膜７ａをボトム酸化膜、ゲート電極８側の第２のシリコン酸化膜７ｃをトップ酸化膜と呼ぶ。
【００２１】
シリコン窒化膜７ｂはボロンがこの膜を通過するのを防ぐことができる膜厚および膜質となっている。具体的には、膜厚は例えば１０〜３０ｎｍとなっている。また、シリコン窒化膜７ｂはその上端がＮ型層３とＰ＋型層４の境界より上、すなわち半導体基板５の一面側に位置している。
【００２２】
ボトム酸化膜７ａの膜厚は例えば１００ｎｍ程度であり、トップ酸化膜７ｃの膜厚は例えば１０〜３０ｎｍである。このようにボトム酸化膜７ａの膜厚はトップ酸化膜７ｃの膜厚よりも大きくなっている。
【００２３】
一方、トレンチ６の上部、底部に形成されたシリコン酸化膜７ｄ、７ｅは、トレンチ６の側壁部に形成されたＯＮＯ膜７ｆよりも膜厚が大きい膜となっている。ここで、トレンチ６の上部は、トレンチ６の上側のコーナー部を含む部分であり、トレンチ６の底部は、トレンチ６の底側のコーナー部を含む部分である。
【００２４】
ゲート電極８は、ボロンがドープされたポリシリコンにより構成されている。
また、ベース領域となるＮ型層３およびソース領域となるＰ＋型層４の一面、つまり半導体基板５の表面上にはＢＰＳＧ膜９が形成されており、このＢＰＳＧ膜９に形成されたコンタクトホールを介し、ソース電極１０および図１には図示されないゲート、コレクタ電極となる金属膜が形成されている。
【００２５】
半導体装置を上記した構成とすることにより、トレンチ６の内壁上に形成されたＯＮＯ膜７ｆ等をゲート絶縁膜７とし、Ｎ型層３におけるトレンチ６の側壁近辺の領域をチャネル領域３ａとする、トレンチゲート構造を持つトランジスタが構成される。
【００２６】
ここで、ゲート絶縁膜７において、トレンチ６の側壁部にはボトム酸化膜７ａとシリコン窒化膜７ｂとトップ酸化膜７ｃとからなるＯＮＯ膜７ｆが形成されている。このため、トレンチ６の側壁部におけるゲート絶縁膜がシリコン酸化膜のみから構成された場合と比較して、高いゲート耐圧が得られている。また、トレンチ６の上部、底部には、トレンチ６の側壁部に形成された積層膜よりも膜厚が大きなシリコン酸化膜７ｄ、７ｅが形成されている。このため、トレンチ６の上下のコーナー部での電界集中が緩和され、その部分での電解集中による耐圧の低下が防止されている。
【００２７】
次に、上記した半導体装置の製造方法について、図２に示す工程図を参照して説明する。
【００２８】
まず、図２（ａ）に示す工程において、Ｐ＋型あるいはＮ＋型のシリコン基板１の上にＰ−型のドリフト層２を形成し、ついで、ベース領域となるＮ型層３、およびソース領域となるＰ＋型層４をイオン注入および不純物を拡散させるための熱処理によって順次形成する。このとき、Ｎ型層３の深さを２〜３μｍ、Ｐ＋型層４の深さを約０．５μｍとする。
【００２９】
次に、図２（ｂ）に示す工程において、トレンチマスクとなるシリコン酸化膜１１をＣＶＤ法により０．５μｍ程度堆積し、フォトリソグラフィーおよび異方性ドライエッチングによってパターニングを行う。次いで、パターニングされたシリコン酸化膜１１をマスクとして、異方性ドライエッチングにより、Ｐ＋型層４およびＮ型層３を貫通し、ドリフト層２に達するトレンチ６を形成する。このとき、トレンチ６の深さを２〜６μｍとする。
【００３０】
次に、図２（ｃ）に示す工程において、ＣＦ４およびＯ２ガスを用いたケミカルドライエッチングによりトレンチ６を構成する内壁の表面を０．１μｍ程度等方的にエッチング除去する。そして、Ｈ２ＯまたはＯ２雰囲気中の熱酸化により、ｌ００ｎｍ程度の犠牲酸化膜を形成する。この後、希フッ酸によるウェットエッチングにて、犠牲酸化膜を除去する。このとき、トレンチマスク用の酸化膜１１も同時にエッチングされる。ウェットエッチングの時間は、犠牲酸化膜のみを除去する時間、犠牲酸化膜とトレンチマスク用のシリコン酸化膜１１の両方を除去する時間のどちらに設定してもよい。
【００３１】
続いて、後に形成するトップ酸化膜７ｃ（図１参照）よりも膜厚が大きくなるように、トレンチ６の内壁上にボトム酸化膜としての第１のシリコン酸化膜７ａを形成する。具体的には、Ｈ２ＯまたはＯ２雰囲気中の熱酸化により、１００ｎｍ程度の膜厚となるように、シリコン酸化膜７ａを形成する。
【００３２】
次に、図２（ｄ）に示す工程において、後に形成するゲート電極８に含まれるボロンがボトム酸化膜７ａに拡散するのを防ぐことができるように、ボロンが通過するのを抑制できる膜厚および膜質にてシリコン窒化膜７ｂを形成する。具体的には、ＬＰＣＶＤ法により、膜厚が１０〜３０ｎｍのシリコン窒化膜７ｂを形成する。
【００３３】
なお、シリコン窒化膜７ｂをＮ２雰囲気中の熱酸化により形成することもできる。ＣＶＤ法によりシリコン窒化膜７ｂを形成する方法とＮ２雰囲気中の熱酸化によりシリコン窒化膜７ｂを形成する方法とでは、同じ膜厚のシリコン窒化膜７ｂを形成したとき、前者の方が後者よりも容易に膜厚が厚いシリコン窒化膜７ｂを形成できる。このことから、前者の方法によりシリコン窒化膜７ｂを形成することが好ましい。
【００３４】
次に、図２（ｅ）に示す工程において、ＣＨＦ３およびＯ２ガス系を用いた異方性ドライエッチングにより、シリコン窒化膜７ｂのうち、トレンチ６の側壁部のシリコン窒化膜を残し、トレンチ６の底部のシリコン窒化膜を除去して、第１のシリコン酸化膜７ａを露出させる。このとき、同時にトレンチ６の上部および基板表面のシリコン酸化膜１１上に形成されたシリコン窒化膜も同時に除去され、その部分において第１のシリコン酸化膜７ａが露出する。
【００３５】
次に、図２（ｆ）に示す工程において、第１のシリコン酸化膜７ａよりも膜厚が小さくなるように、シリコン窒化膜７ｂの上にトップ酸化膜としての第２のシリコン酸化膜７ｃを形成する。具体的には、例えば、９５０℃のＨ２ＯもしくはＯ２雰囲気中で熱酸化を行い、５〜１０ｎｍの第２のシリコン酸化膜７ｃを形成する。
【００３６】
このようにして、トレンチ６の側壁部では、ボトム酸化膜７ａ、シリコン窒化膜７ｂ、トップ酸化膜７ｃから構成されたＯＮＯ膜７ｆが形成される。また、シリコン窒化膜が除去されたトレンチ６の上部、底部には、熱酸化によって膜厚が大きくなった約２００ｎｍのシリコン酸化膜７ｄ、７ｅが形成される。これにより、トレンチ６の上部と底部におけるコーナー部での電界集中を緩和することができるため、その部分でのゲート絶縁膜７の電界集中による耐圧の低下を防ぐことができる。
【００３７】
次に、図２（ｇ）に示す工程において、トレンチ６の内部を含む半導体基板５の表面上にボロンがドープされたポリシリコン８をＬＰＣＶＤ法により形成し、トレンチ６の内部を充填する。続いて、そのポリシリコン８を所望の厚さにエッチバックする。
【００３８】
次に、図２（ｈ）の工程において、フォトリソグラフィーによって多結晶シリコン８をパターニングし、ゲート電極８を形成する。
【００３９】
この後、図１に示すように、層間絶縁膜となるＢＰＳＧ膜９をプラズマＣＶＤ法により成膜し、さらにＢＰＳＧ膜９の表面を平坦化するための熱処理を行う。そして、フォトリソグラフィーおよび異方性ドライエッチによりコンタクトホールを形成し、ソース、ゲートおよびコレクタ電極となる金属膜をスパッタ法により形成する。このようにして、図１に示す半導体装置が製造される。
【００４０】
以下に本実施形態の特徴を説明する。ボロンが注入されたＰ＋型ポリシリコンをゲート電極として用いた場合、例えば図２（ｈ）のゲート電極８を形成する工程の後に行うＢＰＳＧ膜９を平坦化するための熱処理により、ゲート電極８に含まれるボロンがトップ酸化膜７ｃおよびシリコン窒化膜７ｂ中に拡散する。そして、従来では、シリコン窒化膜７ｂの膜厚や膜質によっては、ボロンがシリコン窒化膜７ｂを通過し、さらにボトム酸化膜７ａ中やチャネル領域３ａ中にもボロンが拡散する恐れがあった。
【００４１】
このことから、従来ではゲート絶縁膜７の膜質が劣化するためゲート絶縁膜７の耐圧が設定値よりも低下したり、チャネル領域３ａの不純物濃度が変動することで、しきい値電圧が設定値から変動するという問題が発生する恐れがあった。
【００４２】
これに対して、本実施形態では、トレンチ６の側壁部に形成したＯＮＯ膜７ｆにおいて、シリコン窒化膜７ｂをボロンが通過するのを防ぐことができる膜厚および膜質にて形成している。
【００４３】
これにより、ゲート電極８の形成後のＢＰＳＧ膜９に対する熱処理によるゲート電極８に含まれるボロンの拡散をシリコン窒化膜７ｂにて食い止めることができる。このため、ボトム酸化膜７ａおよびチャネル領域３ａにボロンが拡散するのを防ぐことができる。したがって、ゲート絶縁膜の耐圧の低下やチャネル領域３ａの不純物濃度の変動を抑制することができ、ゲート絶縁膜７の耐圧やしきい値電圧が設定値から変動するのを抑制することができる。
【００４４】
図３に図１中の一点鎖線にて示す領域２１の拡大図を示す。図３は領域２１を９０°回転させた図であり、上からゲート電極８、ＯＮＯ膜７ｆおよび半導体基板５を示している。また、図４に図３とは反対にＯＮＯ膜７ｆ中のトップ酸化膜７ｃをボトム酸化膜７ａよりも厚くしたときの図を示す。
【００４５】
本実施形態では、図３に示すように、ＯＮＯ膜７ｆのシリコン酸化膜をトップ酸化膜７ｃは薄く、ボトム酸化膜７ａは厚くなるように形成している。これにより、図４に示すように、トップ酸化膜７ｃをボトム酸化膜７ａよりも厚く形成するときよりも、ＯＮＯ膜７ｆ全体に対してボロンが拡散する領域を少なくすることができる。すなわち、ＯＮＯ膜７ｆ全体に対するボロンの拡散を効果的に抑制することができる。
【００４６】
このことから、本実施形態のように、ＯＮＯ膜７ｆにおいて、ボトム酸化膜７ａの膜厚をトップ酸化膜７ｃの膜厚よりも大きくなるようにすることで、これとは反対にトップ酸化膜７ｃの膜厚をボトム酸化膜７ａの膜厚よりも大きくする場合と比較して、ゲート電極８の形成後の熱処理によるボロンの拡散により、膜質が劣化する領域を少なくすることができる。これにより、ゲート絶縁膜７の側壁部での耐圧が設定値よりも低下するのを抑制することができる。
【００４７】
なお、本実施形態では上述したようにＯＮＯ膜７ｆにおいて、ボロンの拡散により汚染される領域を少なくしている。したがって、ボロンの拡散が抑制されているボトム酸化膜７ａの耐圧が、ＯＮＯ膜７ｆ全体の目標耐圧となるように、ボトム酸化膜７ａの膜厚等を設計するのが良い。
【００４８】
これまでに説明してきたように、本実施形態によれば、ゲート絶縁膜７として、トレンチ６の上部、底部には膜厚が大きなシリコン酸化膜７ｄ、７ｅを形成することにより、トレンチ６の上部、底部におけるゲート絶縁膜７の耐圧を向上させることができ、さらに、トレンチ６の側壁部におけるＯＮＯ膜７ｆを上述したように形成することにより、トレンチ６の側壁部におけるゲート絶縁膜７の耐圧も向上させることができる。
（第２実施形態）
第１実施形態では、トレンチゲート型の半導体装置の製造方法において、ベース領域としてのＮ型層３やソース領域としてのＰ＋型層４をゲート電極８よりも先に形成する場合を説明したが、ゲート電極８を形成した後に、Ｎ型層３やＰ＋型層４をイオン注入及び不純物拡散のための熱処理により形成することもできる。
【００４９】
この場合では、図２（ａ）〜（ｈ）に示す工程のうち、図２（ａ）に示す工程ではＮ型層３やＰ＋型層４の形成を行わず、図２（ｈ）に示す工程にて、ゲート電極を形成した後、ドリフト層２のうちＮ型層３やＰ＋型層４を形成する領域の表面上のシリコン酸化膜１１を除去する。そして、Ｎ型層３やＰ＋型層４をイオン注入及び不純物拡散のための熱処理により形成するように製造工程を変更する。なお、その他のゲート絶縁膜７を形成する等の図２（ｂ）〜図２（ｆ）に示す工程は第１実施形態と同様に行う。
【００５０】
Ｎ型層３やＰ＋型層４を形成した後、図１に示すように、層間絶縁膜となるＢＰＳＧ膜９をプラズマＣＶＤ法により成膜し、さらにＢＰＳＧ膜９の表面を平坦化するための熱処理を行う。その後も第１実施形態と同様に行うことで、半導体装置を製造することができる。
【００５１】
この場合においては、Ｎ型層３やＰ＋型層４を形成する際の不純物を拡散させるための熱処理や、第１実施形態と同様にＢＰＳＧ膜９の平坦化のための熱処理により、ゲート電極８に含まれるボロンがゲート絶縁膜および半導体基板５に向かって拡散する恐れがある。
【００５２】
したがって、本実施形態においても、ゲート絶縁膜７を構成するＯＮＯ膜７ｆを第１実施形態と同様に形成することで、ゲート電極の形成後における不純物拡散のための熱処理や、ＢＰＳＧ膜９の平坦化のための熱処理等により、ゲート電極８からゲート絶縁膜７に対するボロンの拡散を効果的に抑制することができる。
（他の実施形態）
なお、上記した各実施形態では、トレンチ６の上部および底部の絶縁膜をシリコン酸化膜のみにより形成する場合を説明したが、トレンチの上部および底部のいずれか一方のみをシリコン酸化膜により構成し、他方をＯＮＯ膜により構成することもできる。トレンチの上部および底部のいずれか一方のみをシリコン酸化膜にするためには、他方のシリコン窒化膜を除去しないようにマスクして異方性ドライエッチングを行うように上記した製造工程を変更すればよい。
【００５３】
また、ゲート絶縁膜７を全てＯＮＯ膜により構成することもできる。この場合は、上記した製造工程において、シリコン窒化膜７ｂを除去せず、その上にシリコン酸化膜７ｃを形成するように製造工程を変更すれば良い。
【００５４】
また、上記した各実施形態では、Ｐチャネル型のトランジスタを有する半導体装置を例として説明したが、ボロンがドープされたポリシリコンをゲート電極として用いており、かつ、半導体装置の各層の導電型をそれぞれ反対の導電型としたＮチャネル型のトランジスタを有する半導体装置においても、本発明を適用することができる。
【００５５】
また、上記した各実施形態では、半導体装置として、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のトランジスタを構成するものを例として説明したが、これに限らず、トレンチの内部にポリシリコンが埋め込まれたトレンチ型のキャパシタを備える半導体装置等のトレンチゲート構造を有する半導体装置においても本発明を適用することができる。
【００５６】
この場合においても、トレンチの内壁上に形成する絶縁膜をＯＮＯ膜により構成し、ＯＮＯ膜を構成するシリコン窒化膜をボロンの通過を抑制できる膜厚および膜質にて形成し、トップ酸化膜は薄く、ボトム酸化膜は厚くなるように、それぞれのシリコン酸化膜を形成する。
【００５７】
このようにシリコン窒化膜を形成することで、ゲート電極の形成後の熱処理によるゲート電極に含まれるボロンの拡散をシリコン窒化膜にて食い止めることができ、ボトム酸化膜にボロンが拡散するのを防ぐことができる。
【００５８】
さらに、ボトム酸化膜をトップ酸化膜よりも厚く形成することで、ＯＮＯ膜中におけるボロンが拡散する領域を少なくすることができる。これにより、ボロンの拡散を効果的に抑制することができるため、トレンチの内壁上に形成された絶縁膜の耐圧が、設定値よりも低下するのを抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】図１中の領域２１の拡大図である。
【図４】図３よりもゲート絶縁膜７の耐圧が低いときの例を示す図である。
【符号の説明】
１…シリコン基板、２…ドリフト層、３…Ｎ型層、３ａ…チャネル領域、
４…Ｐ＋型層、５…半導体基板、６…トレンチ、７…ゲート絶縁膜、
７ａ…シリコン酸化膜（ボトム酸化膜）、７ｂ…シリコン窒化膜、
７ｃ…シリコン酸化膜（トップ酸化膜）、７ｄ、７ｅ…シリコン酸化膜、
７ｆ…ＯＮＯ膜、８…ゲート電極、９…ＢＰＳＧ膜、１０…ソース電極、
１１…シリコン酸化膜。

Claims (2)

  1. 半導体基板（５）の一面に形成されたトレンチ（６）の側壁に第１のシリコン酸化膜（７ａ）とシリコン窒化膜（７ｂ）と第２のシリコン酸化膜（７ｃ）とが順に積層された積層膜（７ｆ）が形成され、前記積層膜を介して、前記トレンチ（６）の内部にボロンがドープされたポリシリコン（８）が埋め込まれてなるトレンチゲート構造を有する半導体装置であって、
    前記積層膜（７ｆ）中の前記シリコン窒化膜（７ｂ）は、前記ボロンの通過を抑制できる膜厚および膜質であり、前記積層膜（７ｆ）中の前記トレンチ（６）側の第１の前記シリコン酸化膜（７ａ）の膜厚は、前記ポリシリコン（８）側の第２のシリコン酸化膜（７ｃ）の膜厚よりも大きいことを特徴とする半導体装置。
  2. 半導体基板（５）の一面に形成されたトレンチ（６）の側壁に第１のシリコン酸化膜（７ａ）とシリコン窒化膜（７ｂ）と第２のシリコン酸化膜（７ｃ）とが積層された積層膜（７ｆ）が形成され、前記積層膜（７ｆ）を介して、前記トレンチ（６）の内部にボロンがドープされたポリシリコン（８）が埋め込まれてなるトレンチゲート構造を有する半導体装置の製造方法であって、
    前記半導体基板（５）の一面に前記トレンチ（６）を形成する工程と、
    前記トレンチ（６）の側壁上に、前記ポリシリコン（８）側の前記第２のシリコン酸化膜（７ｃ）よりも膜厚が大きくなるように、前記第１のシリコン酸化膜（７ａ）を形成する工程と、
    前記第１の前記シリコン酸化膜（７ａ）の上に、前記ボロンが通過を抑制できる膜厚および膜質にて前記シリコン窒化膜（７ｂ）を形成する工程と、
    前記シリコン窒化膜（７ｂ）の上に、前記トレンチ（６）側の第１のシリコン酸化膜（７ａ）よりも膜厚が小さくなるように、前記第２のシリコン酸化膜（７ｃ）を形成することで前記積層膜（７ｆ）を形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2003014466A 2003-01-23 2003-01-23 半導体装置およびその製造方法 Pending JP2004228342A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003014466A JP2004228342A (ja) 2003-01-23 2003-01-23 半導体装置およびその製造方法
US10/726,590 US6974996B2 (en) 2003-01-23 2003-12-04 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003014466A JP2004228342A (ja) 2003-01-23 2003-01-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004228342A true JP2004228342A (ja) 2004-08-12

Family

ID=32732792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003014466A Pending JP2004228342A (ja) 2003-01-23 2003-01-23 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6974996B2 (ja)
JP (1) JP2004228342A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683089B1 (ko) 2005-08-24 2007-02-15 삼성전자주식회사 리세스된 게이트 구조물, 리세스된 게이트 구조물의 형성방법, 리세스된 게이트 구조물을 포함하는 반도체 장치 및그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216897A (ja) * 2005-02-07 2006-08-17 Toshiba Corp 半導体装置及びその製造方法
US8497549B2 (en) * 2007-08-21 2013-07-30 Fairchild Semiconductor Corporation Method and structure for shielded gate trench FET
JP5587535B2 (ja) * 2007-11-14 2014-09-10 ローム株式会社 半導体装置
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
JP5452195B2 (ja) 2009-12-03 2014-03-26 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
CN102097378B (zh) * 2009-12-10 2013-12-04 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管的制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833094A (en) * 1986-10-17 1989-05-23 International Business Machines Corporation Method of making a dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
US4785337A (en) * 1986-10-17 1988-11-15 International Business Machines Corporation Dynamic ram cell having shared trench storage capacitor with sidewall-defined bridge contacts and gate electrodes
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
JP2000196074A (ja) 1998-12-25 2000-07-14 Toshiba Corp 半導体装置およびその製造方法
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
JP2001326273A (ja) * 2000-05-16 2001-11-22 Denso Corp 半導体装置の製造方法
JP2003060207A (ja) * 2001-08-09 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003224274A (ja) 2002-01-28 2003-08-08 Denso Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683089B1 (ko) 2005-08-24 2007-02-15 삼성전자주식회사 리세스된 게이트 구조물, 리세스된 게이트 구조물의 형성방법, 리세스된 게이트 구조물을 포함하는 반도체 장치 및그 제조 방법

Also Published As

Publication number Publication date
US20040145012A1 (en) 2004-07-29
US6974996B2 (en) 2005-12-13

Similar Documents

Publication Publication Date Title
US7354829B2 (en) Trench-gate transistor with ono gate dielectric and fabrication process therefor
US6469345B2 (en) Semiconductor device and method for manufacturing the same
JP2005209807A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2008166696A (ja) リセスチャネルを有するトランジスタ及びその製造方法
JP2004266140A (ja) 半導体装置及びその製造方法
JP5198760B2 (ja) 半導体装置及びその製造方法
JP2009302450A (ja) 半導体装置およびその製造方法
JP4618766B2 (ja) 半導体デバイス
JP2005150522A (ja) 半導体装置及びその製造方法
JP2004228342A (ja) 半導体装置およびその製造方法
US6744113B2 (en) Semiconductor device with element isolation using impurity-doped insulator and oxynitride film
JP4192381B2 (ja) 半導体装置およびその製造方法
JP2001196587A (ja) 半導体装置およびその製造方法
KR20120053511A (ko) 트렌치형 디모스 트랜지스터 제조 방법
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JP4223026B2 (ja) 半導体装置
JP2006093506A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5738094B2 (ja) 半導体装置の製造方法
JP2008004686A (ja) 半導体装置の製造方法
JP4826036B2 (ja) 半導体装置の製造方法
JP2000223708A (ja) 半導体装置
JP4984697B2 (ja) 半導体装置の製造方法
KR100234692B1 (ko) 트랜지스터 및 그 제조방법
JP3608999B2 (ja) 半導体装置の製造方法
JP4067783B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080108