JP2001196587A

JP2001196587A - 半導体装置およびその製造方法

Info

Publication number: JP2001196587A
Application number: JP2000010154A
Authority: JP
Inventors: Takaaki Aoki; 孝明青木; Yutaka Tomatsu; 裕戸松; Akira Kuroyanagi; 晃黒柳; Mikimasa Suzuki; 幹昌鈴木; Hajime Soga; 肇曽我
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2000-01-14
Filing date: 2000-01-14
Publication date: 2001-07-19

Abstract

(57)【要約】【課題】トレンチの内壁に酸化膜と窒化膜と酸化膜の
積層膜でゲート絶縁膜を形成して高い耐圧を得るととも
に、トレンチの上部および底部での電界集中を緩和し
て、その部分での耐圧低下を防止する。【解決手段】トレンチゲート構造を持つトランジスタ
において、トレンチ６の内壁に形成されるゲート絶縁膜
を、トレンチ６の側壁部では酸化膜７ａと窒化膜７ｂと
酸化膜７ｃの積層膜で形成し、トレンチ６の上部、底部
では厚い酸化膜７ｄ、７ｅで形成するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の一面
に形成されたトレンチの内壁に積層膜が形成されてなる
半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】従来、この種の装置として、特開平６−
１３２５３９号公報には、半導体基板の一面にトレンチ
を形成し、このトレンチの内壁に、酸化膜と窒化膜と酸
化膜からなるゲート絶縁膜を形成した、いわゆるトレン
チゲート構造を持つトランジスタが記載されている。図
８に、この従来の半導体装置の断面構成を示す。

【０００３】ゲート絶縁膜を、図８の如く酸化膜と窒化
膜と酸化膜の複合膜で構成することにより、ゲート絶縁
膜を酸化膜のみで形成した場合よりも高いゲート耐圧を
得ることができる。

【０００４】

【発明が解決しようとする課題】上記した構造の半導体
装置において、本発明者らが、鋭意検討したところ、ト
レンチの上部、底部のコーナー部において、電界が集中
し、これにより耐圧が低下するという問題があることが
わかった。

【０００５】本発明は上記問題に鑑みたもので、トレン
チの内壁に、酸化膜と窒化膜と酸化膜の積層膜で絶縁膜
を形成して高い耐圧を得るとともに、トレンチの上部お
よび／または底部での電界集中を緩和し、その部分での
耐圧低下を防止することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、トレンチ（６）の内壁
に形成する絶縁膜（７ａ〜７ｄ）を、トレンチ（６）の
側壁部では酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜
（７ｃ）の積層膜とし、トレンチ（６）の底部では酸化
膜（７ｅ）のみとして、トレンチ（６）の底部に形成さ
れた酸化膜（７ｅ）の膜厚を、トレンチ（６）の側壁部
に形成された積層膜の膜厚より大きくしたことを特徴と
している。

【０００７】このことにより、トレンチ（６）の側壁部
に形成した酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜
（７ｃ）の積層膜により高い耐圧を得るとともに、トレ
ンチ（６）の底部での電界集中を緩和し、その部分での
耐圧低下を防止することができる。

【０００８】また、請求項２に記載の発明のように、ト
レンチ（６）の底部に形成された酸化膜（７ｅ）とし
て、積層膜を構成する第１の酸化膜（７ａ）と窒化膜
（７ｂ）が少なくともトレンチ（６）の側壁部と底部に
形成された後、トレンチ（６）の底部の窒化膜が除去さ
れ、この後、第２の酸化膜（７ｃ）を形成するための熱
酸化によって形成された膜としても、請求項１に記載の
発明と同様の効果を奏することができる。

【０００９】請求項３に記載の発明では、トレンチ
（６）の上部に形成された酸化膜（７ｄ）の膜厚を、ト
レンチ（６）の側壁部に形成された積層膜の膜厚より大
きくしたことを特徴としている。

【００１０】このことにより、トレンチ（６）の側壁部
に形成した酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜
（７ｃ）の積層膜により高い耐圧を得るとともに、トレ
ンチ（６）の上部での電界集中を緩和し、その部分での
耐圧低下を防止することができる。

【００１１】また、請求項４に記載の発明のように、ト
レンチ（６）の上部に形成された酸化膜（７ｄ）とし
て、積層膜を構成する第１の酸化膜（７ａ）と窒化膜
（７ｂ）が少なくともトレンチ（６）の側壁部と底部に
形成された後、トレンチ（６）の上部の窒化膜が除去さ
れ、この後、第２の酸化膜（７ｃ）を形成するための熱
酸化によって形成された膜としても、請求項３に記載の
発明と同様の効果を奏することができる。

【００１２】請求項５に記載の発明では、トレンチ
（６）の上部および底部に形成された酸化膜（７ｄ、７
ｅ）の膜厚を、トレンチ（６）の側壁部に形成された積
層膜の膜厚より大きくしたことを特徴としている。

【００１３】このことにより、トレンチ（６）の側壁部
に形成した酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜
（７ｃ）の積層膜により高い耐圧を得るとともに、トレ
ンチ（６）の上部および底部での電界集中を緩和し、そ
の部分での耐圧低下を防止することができる。

【００１４】また、請求項６に記載の発明のように、ト
レンチ（６）の上部および底部に形成された酸化膜（７
ｄ、７ｅ）として、積層膜を構成する第１の酸化膜（７
ａ）と窒化膜（７ｂ）が少なくともトレンチ（６）の側
壁部、上部および底部に形成された後、トレンチ（６）
の上部および底部の窒化膜が除去され、この後、第２の
酸化膜（７ｃ）を形成するための熱酸化によって形成さ
れた膜としても、請求項５に記載の発明と同様の効果を
奏することができる。

【００１５】なお、請求項３ないし６のいずれか１つに
記載の発明において、請求項７に記載の発明のように、
トレンチ（６）の内壁に形成された絶縁膜（７ａ〜７
ｄ）をゲート絶縁膜、第２半導体層（３）をチャネル領
域とするトランジスタを構成する場合には、ゲート絶縁
膜における窒化膜（７ｂ）の上端を、第１半導体層
（４）と第２半導体層（３）の境界より半導体基板
（５）の一面側に位置させるようにするのが好ましい。

【００１６】また、請求項８ないし１１に記載の発明に
よれば、上記した各請求項に記載の半導体装置を適切に
製造することができる。

【００１７】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００１８】

【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１に、本発明の一実施形態に係る
半導体装置の断面構成を示す。この半導体装置は、パワ
ーＭＯＳＦＥＴ、ＩＧＢＴなどのトレンチゲート構造を
持つトランジスタを有している。

【００１９】図１において、Ｐ⁺型あるいはＮ⁺型のシリ
コン基板１上にＮ^-型のドリフト層２が形成され、その
上にベース領域となるＰ型層３が形成されている。Ｐ型
層３内には、ソース領域となるＮ⁺型層４が形成されて
いる。そして、これらにより半導体基板５が構成されて
いる。また、半導体基板５の一面には、Ｎ⁺型層４およ
びＰ型層３を貫通し、ドリフト層２に達するトレンチ６
が形成されており、このトレンチ６の内壁にゲート絶縁
膜が形成されている。

【００２０】このゲート絶縁膜は、トレンチ６の側壁部
に形成されたシリコン酸化膜（第１の酸化膜）７ａとシ
リコン窒化膜７ｂとシリコン酸化膜（第２の酸化膜）７
ｃとからなる積層膜と、トレンチ６の上部、底部に形成
されたシリコン酸化膜７ｄ、７ｅとからなる。シリコン
窒化膜７ｂは、その上端がＰ型層３とＮ⁺型層４の境界
より上、すなわち半導体基板５の一面側に位置してい
る。また、トレンチ６の上部、底部に形成されたシリコ
ン酸化膜７ｄ、７ｅは、トレンチ６の側壁部に形成され
た積層膜よりも膜厚が大きい膜となっている。ここで、
トレンチ６の上部は、トレンチ６の上側のコーナー部を
含む部分であり、トレンチ６の底部は、トレンチ６の底
側のコーナー部を含む部分である。

【００２１】トレンチ６内には、ドープト多結晶シリコ
ンで形成されたゲート電極８が形成されている。

【００２２】また、ベース領域となるＰ型層３およびソ
ース領域となるＮ⁺型層４の一面（基板表面）にはＢＰ
ＳＧ膜９が形成され、このＢＰＳＧ膜９に形成されたコ
ンタクトホールを介し、ソース電極１０および図１には
図示されないゲート、コレクタ電極となる金属膜が形成
されている。

【００２３】上記した構成とすることにより、トレンチ
６の内壁に形成された絶縁膜をゲート絶縁膜とし、Ｐ型
層３におけるトレンチ６の側壁部の領域をチャネル領域
とする、トレンチゲート構造を持つトランジスタが構成
される。

【００２４】ここで、ゲート絶縁膜において、シリコン
酸化膜７ａとシリコン窒化膜７ｂとシリコン酸化膜７ｃ
とからなる積層膜がトレンチ６の側壁部に形成されてい
る。このことにより、従来のものと同様、高いゲート耐
圧を得ることができる。また、トレンチ６の上部、底部
に形成されたシリコン酸化膜７ｄ、７ｅは、トレンチ６
の側壁部に形成された積層膜よりも膜厚が大きくなって
いるため、トレンチ６の上下のコーナー部での電界集中
が緩和され、その部分での耐圧低下を防止することがで
きる。

【００２５】次に、上記した半導体装置の製造方法につ
いて、図２に示す工程図を参照して説明する。

【００２６】まず、図２（ａ）の工程において、Ｐ⁺型
あるいはＮ⁺型のシリコン基板１上にＮ^-型のドリフト層
２を形成し、ついで、ベース領域となるＰ型層３、およ
びソース領域となるＮ⁺型層４をイオン注入及び熱拡散
によって順次形成する。Ｐ型層３の深さは２〜３μｍ、
Ｎ⁺型層４の深さは約０．５μｍである。

【００２７】次に、図２（ｂ）の工程において、トレン
チマスクとなるシリコン酸化膜１１をＣＶＤ法により
０．５μｍ程度堆積し、フォトリソグラフィーおよび異
方性ドライエッチングによってパターニングを行う。次
いで、バターニングされたシリコン酸化膜１１をマスク
として、異方性ドライエッチングにより、Ｎ⁺型層４お
よびＰ型層３を貫通し、ドリフト層２に達するトレンチ
６を形成する。トレンチ６の深さは、４〜６μｍであ
る。

【００２８】次に、図２（ｃ）の工程において、ＣＦ₄
およびＯ₂ガスを用いたケミカルドライエッチングによ
りトレンチ６内のシリコンを０．１μｍ程度等方的にエ
ッチング除去する。そして、Ｈ₂ＯまたはＯ₂雰囲気中の
熱酸化により、ｌ００ｎｍ程度の犠牲酸化膜を形成す
る。この後、希フッ酸によるウェットエッチングにて、
犠牲酸化膜を除去する。このとき、トレンチマスク用の
酸化膜１１も同時にエッチングされる。ウェットエッチ
ングの時間は、犠牲酸化膜のみを除去する時間、犠牲酸
化膜とトレンチマスク用のシリコン酸化膜１１の両方を
除去する時間のどちらに設定してもよい。この後、Ｈ₂
ＯまたはＯ₂雰囲気中の熱酸化により、１００ｎｍ程度
のシリコン酸化膜７ａを形成する。

【００２９】次に、図２（ｄ）の工程において、ＬＰＣ
ＶＤ法により、１０〜３０ｎｍのシリコン窒化膜７ｂを
形成する。

【００３０】次に、図２（ｅ）の工程において、ＣＨＦ
₃およびＯ₂ガス系を用いた異方性ドライエッチングによ
り、シリコン窒化膜７ｂのうち、トレンチ６の側壁部の
シリコン窒化膜を残し、トレンチ６の底部のシリコン窒
化膜を除去して、シリコン酸化膜７ａを露出させる。こ
のとき、同時にトレンチ６の上部および基板表面のシリ
コン酸化膜１１上に形成されたシリコン窒化膜も同時に
除去され、その部分においてシリコン酸化膜７ａが露出
する。

【００３１】次に、図２（ｆ）の工程において、例え
ば、９５０℃のＨ₂ＯもしくはＯ₂雰囲気中で熱酸化を行
い、シリコン窒化膜７ｂ上に５〜１０ｎｍのシリコン酸
化膜７ｃを形成する。このとき、シリコン窒化膜が除去
されたトレンチ６の上部、底部には、熱酸化によって膜
厚が大きくなった約２００ｎｍのシリコン酸化膜７ｄ、
７ｅが形成される。

【００３２】次に、図２（ｇ）の工程において、ゲート
電極となるドープト多結晶シリコン８をＬＰＣＶＤ法に
より形成し、トレンチ６内を充填する。続いて、その多
結晶シリコン８を所望の厚さにエッチバックする。

【００３３】次に、図２（ｈ）の工程において、フォト
リソグラフィーによって多結晶シリコン８をパターニン
グし、ゲート電極８を形成する。

【００３４】この後、図１に示すように、層間絶縁膜と
なるＢＰＳＧ膜９をプラズマＣＶＤ法により形成する。
そして、フォトリソグラフィーおよび異方性ドライエッ
チによりコンタクトホールを形成し、ソース、ゲートお
よびコレクタ電極となる金属膜をスパッタ法により形成
する。

【００３５】このようにして、図１に示す半導体装置が
製造される。上記した製造方法によれば、トレンチ６の
内壁にシリコン酸化膜７ａとシリコン窒化膜７ｂを形成
した後、トレンチ６の上部および底部のシリコン窒化膜
を除去し、その後、熱酸化を行っている。この熱酸化に
より、シリコン窒化膜７ｂ上にシリコン酸化膜７ｃが形
成されるとともに、シリコン窒化膜が除去されたトレン
チ６の上部、底部に、膜厚が大きくなったシリコン酸化
膜７ｄ、７ｅが形成される。

【００３６】図３（ａ）、（ｂ）に、上記した製造方法
により形成されたトレンチの上部、底部のゲート絶縁膜
の状態の断面（実際の断面写真を図面として表したも
の）を示す。また、図３（ｃ）、（ｄ）に、シリコン窒
化膜の除去を行わずに従来の製造方法により形成された
トレンチの上部、底部のゲート絶縁膜の状態の断面（実
際の断面写真を図面として表したもの）を示す。なお、
図３（ａ）、（ｂ）と図３（ｃ）、（ｄ）とは、シリコ
ン窒化膜の除去を行うか行わないかが異なるのみで、他
の製造条件は同じである。

【００３７】従来の方法によってゲート絶縁膜を形成し
た場合には、トレンチの上部、底部は、積層膜になって
おり、トレンチの上部では図３（ｃ）に示すように膜厚
が１４０ｎｍ、トレンチの底部では図３（ｄ）に示すよ
うに膜厚が７０ｎｍとなっているのに対し、この実施形
態の方法によってゲート絶縁膜を形成した場合には、ト
レンチの上部、底部は、シリコン酸化膜のみになってお
り、トレンチの上部では図３（ａ）に示すように膜厚が
３３０ｎｍ、トレンチの底部では図３（ｂ）に示すよう
に膜厚が１８０ｎｍとなっている。従って、この実施形
態のようにトレンチの上部と底部のシリコン窒化膜を除
去して熱酸化を行うことにより、トレンチの上部と底部
におけるコーナー部での電界集中を緩和して、その部分
での耐圧低下を防ぐことができる。

【００３８】ところで、トレンチエッチングを行ってト
レンチを形成する場合に、図４に示すように、トレンチ
６の底部に柱状のシリコン残渣（ブラックシリコン）６
ａが発生することがある。このようなシリコン柱状残渣
６ａの部分にゲート絶縁膜が形成されると、その部分に
局所的に電界が集中し、ゲート耐圧が低下するという問
題が生じる。特に、パワーＭＯＳやＩＧＢＴなどの電力
用半導体素子は、ゲート領域が数十ｍｍ²〜数百ｍｍ²と
いった大きな面積となっているため、シリコン柱状残渣
の影響を受ける確率が高い。

【００３９】これに対し、上記した製造方法を用いれ
ば、シリコン柱状残渣の影響をなくすことができる。す
なわち、トレンチ６の底部にシリコン柱状残渣６ａが発
生した場合、上記した図２（ａ）〜（ｄ）の工程を行う
と、図５（ａ）の状態になる。このまま、従来の方法の
ようにシリコン酸化膜を形成すると、シリコン柱状残渣
の影響がでてしまうが、図２（ｅ）の工程で、トレンチ
６の上部および底部のシリコン窒化膜７ｂを除去する
と、図５（ｂ）の状態になり、さらに図２（ｆ）の工程
で、熱酸化を行うと、トレンチ６の底部では、シリコン
柱状残渣６ａの部分全体を覆うように厚いシリコン酸化
膜が形成され、図５（ｃ）の状態となる。このことによ
り、トレンチ６の底部でのゲート耐圧低下は抑制され、
高いゲート電圧歩留まりを得ることができる。

【００４０】なお、上記した実施形態では、トレンチ６
の上部および底部の絶縁膜をシリコン酸化膜のみにして
ゲート耐圧を高くするものを示したが、それを図６、図
７に示すように、トレンチ６の上部および底部のいずれ
か一方のみにし、他方については他の手段でゲート耐圧
を高めるようにしてもよい。トレンチ６の上部および底
部のいずれか一方のみをシリコン酸化膜にするために
は、他方のシリコン窒化膜を除去しないようにマスクし
て異方性ドライエッチングを行うようにすればよい。

【００４１】また、上記した実施形態では、半導体装置
として、トレンチゲート構造を持つトランジスタを構成
するものを示したが、トレンチ型のキャパシタを持つ構
造の半導体装置あるいはトレンチによって素子分離する
構造の半導体装置においても、トレンチの内壁に形成す
る絶縁膜を、側壁部では酸化膜と窒化膜と酸化膜の積層
膜とし、トレンチの上部および／または底部では酸化膜
のみとすれば、耐圧を高くすることができる。

【００４２】また、半導体装置における各層の導電型
は、図１に示すものに限らず、それと逆になっていても
よい。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る半導体装置の断面構
成を示す図である。

【図２】図１に示す半導体装置の製造工程を示す図であ
る。

【図３】図２に示す製造方法により形成されたトレンチ
の上部、底部のゲート絶縁膜の状態の断面および従来の
製造方法により形成されたトレンチの上部、底部のゲー
ト絶縁膜の状態の断面を示す図である。

【図４】トレンチの底部に形成されたシリコン柱状残渣
を説明するための図である。

【図５】図２に示す製造方法によって、シリコン柱状残
渣の影響を低減できることを説明するための図である。

【図６】本発明の他の実施形態に係る半導体装置の断面
構成を示す図である。

【図７】本発明の他の実施形態に係る半導体装置の断面
構成を示す図である。

【図８】従来の酸化膜、窒化膜、酸化膜の積層膜を用い
たトレンチゲート構造を持つトランジスタの断面構成を
示す図である。

【符号の説明】

１…シリコン基板、２…ドリフト層、３…ベース領域と
なるＰ型層、４…ソース領域となるＮ⁺型層、５…半導
体基板、６…トレンチ、７ａ…シリコン酸化膜、７ｂ…
シリコン窒化膜、７ｃ…シリコン酸化膜、７ｄ…シリコ
ン酸化膜、７ｅ…シリコン酸化膜、８…ゲート電極、９
…ＢＰＳＧ膜、１０…ソース電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒柳晃愛知県刈谷市昭和町１丁目１番地株式会社デンソー内 (72)発明者鈴木幹昌愛知県刈谷市昭和町１丁目１番地株式会社デンソー内 (72)発明者曽我肇愛知県刈谷市昭和町１丁目１番地株式会社デンソー内Ｆターム(参考） 5F058 BA01 BA02 BA09 BD02 BD04 BD10 BF04 BF55 BF62 BF63 BJ01 BJ10

Claims

【特許請求の範囲】

【請求項１】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置において、前記絶縁膜（７ａ〜７ｄ）は、前記トレンチ（６）の側
壁部では酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜（７
ｃ）の積層膜で形成され、前記トレンチ（６）の底部で
は酸化膜（７ｅ）のみから形成されており、前記トレンチ（６）の底部に形成された酸化膜（７ｅ）
は、前記積層膜より膜厚が大きくなっていることを特徴
とする半導体装置。
【請求項２】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置において、前記絶縁膜（７ａ〜７ｄ）は、前記トレンチ（６）の側
壁部では第１の酸化膜（７ａ）と窒化膜（７ｂ）と第２
の酸化膜（７ｃ）の積層膜で形成され、前記トレンチ
（６）の底部では酸化膜（７ｅ）のみから形成されてお
り、前記トレンチ（６）の底部に形成された酸化膜（７ｅ）
は、前記積層膜を構成する前記第１の酸化膜（７ａ）と
前記窒化膜（７ｂ）が少なくとも前記トレンチ（６）の
側壁部と底部に形成された後、前記トレンチ（６）の底
部の窒化膜が除去され、この後、前記第２の酸化膜（７
ｃ）を形成するための熱酸化によって形成された膜とな
っていることを特徴とする半導体装置。
【請求項３】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置において、前記絶縁膜（７ａ〜７ｄ）は、前記トレンチ（６）の側
壁部では酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜（７
ｃ）の積層膜で形成され、前記トレンチ（６）の上部で
は酸化膜（７ｄ）のみから形成されており、前記トレンチ（６）の上部に形成された酸化膜（７ｄ）
は、前記積層膜より膜厚が大きくなっていることを特徴
とする半導体装置。
【請求項４】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置において、前記絶縁膜（７ａ〜７ｄ）は、前記トレンチ（６）の側
壁部では第１の酸化膜（７ａ）と窒化膜（７ｂ）と第２
の酸化膜（７ｃ）の積層膜で形成され、前記トレンチ
（６）の上部では酸化膜（７ｄ）のみから形成されてお
り、前記トレンチ（６）の上部に形成された酸化膜（７ｄ）
は、前記積層膜を構成する前記第１の酸化膜（７ａ）と
前記窒化膜（７ｂ）が少なくとも前記トレンチ（６）の
側壁部と上部に形成された後、前記トレンチ（６）の上
部の窒化膜が除去され、この後、前記第２の酸化膜（７
ｃ）を形成するための熱酸化によって形成された膜とな
っていることを特徴とする半導体装置。
【請求項５】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置において、前記絶縁膜（７ａ〜７ｄ）は、前記トレンチ（６）の側
壁部では酸化膜（７ａ）と窒化膜（７ｂ）と酸化膜（７
ｃ）の積層膜で形成され、前記トレンチ（６）の上部お
よび底部では酸化膜（７ｄ、７ｅ）のみから形成されて
おり、前記トレンチ（６）の上部および底部に形成された酸化
膜（７ｄ、７ｅ）は、前記積層膜より膜厚が大きくなっ
ていることを特徴とする半導体装置。
【請求項６】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置において、前記絶縁膜（７ａ〜７ｄ）は、前記トレンチ（６）の側
壁部では第１の酸化膜（７ａ）と窒化膜（７ｂ）と第２
の酸化膜（７ｃ）の積層膜で形成され、前記トレンチ
（６）の上部および底部では酸化膜（７ｄ、７ｅ）のみ
から形成されており、前記トレンチ（６）の上部および底部に形成された酸化
膜（７ｄ、７ｅ）は、前記積層膜を構成する前記第１の
酸化膜（７ａ）と前記窒化膜（７ｂ）が少なくとも前記
トレンチ（６）の側壁部、上部および底部に形成された
後、前記トレンチ（６）の上部および底部の窒化膜が除
去され、この後、前記第２の酸化膜（７ｃ）を形成する
ための熱酸化によって形成された膜となっていることを
特徴とする半導体装置。
【請求項７】前記半導体基板（５）は、前記トレンチ
（６）の形成領域において前記一面側から第１導電型の
第１半導体層（４）、第２導電型の第２半導体層
（３）、第１導電型の第３半導体層（２）を有し、前記
トレンチ（６）は、前記第１半導体層（４）および前記
第２半導体層（３）を貫通して前記第３半導体層（２）
に達するように形成されており、前記トレンチ（６）の内壁に形成された前記絶縁膜（７
ａ〜７ｄ）をゲート絶縁膜、前記第２半導体層（３）を
チャネル領域とするトランジスタが構成されており、前記窒化膜（７ｂ）は、その上端が前記第１半導体層
（４）と前記第２半導体層（３）の境界より前記半導体
基板（５）の前記一面側に位置するように形成されてい
ることを特徴とする請求項３ないし６のいずれか１つに
記載の半導体装置。
【請求項８】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置の製造方法において、前記絶縁膜（７ａ〜７ｄ）を形成する工程は、前記トレンチ（６）の内壁に酸化膜（７ａ）を形成する
工程と、前記酸化膜（７ａ）の上に窒化膜（７ｂ）を形成する工
程と、前記窒化膜（７ｂ）のうち前記トレンチ（６）の底部の
窒化膜を除去する工程と、この後、熱酸化して、前記窒化膜（７ｂ）の上に酸化膜
（７ｃ）を形成するとともに、前記トレンチ（６）の底
部に形成された酸化膜の膜厚を大きくする工程とからな
ることを特徴とする半導体装置の製造方法。
【請求項９】半導体基板（５）の一面に形成されたト
レンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成され
てなる半導体装置の製造方法において、前記絶縁膜（７ａ〜７ｄ）を形成する工程は、前記トレンチ（６）の内壁に酸化膜（７ａ）を形成する
工程と、前記酸化膜（７ａ）の上に窒化膜（７ｂ）を形成する工
程と、前記窒化膜（７ｂ）のうち前記トレンチ（６）の上部の
窒化膜を除去する工程と、この後、熱酸化して、前記窒化膜（７ｂ）の上に酸化膜
（７ｃ）を形成するとともに、前記トレンチ（６）の上
部に形成された酸化膜の膜厚を大きくする工程とからな
ることを特徴とする半導体装置の製造方法。
【請求項１０】半導体基板（５）の一面に形成された
トレンチ（６）の内壁に絶縁膜（７ａ〜７ｄ）が形成さ
れてなる半導体装置の製造方法において、前記絶縁膜（７ａ〜７ｄ）を形成する工程は、前記トレンチ（６）の内壁に酸化膜（７ａ）を形成する
工程と、前記酸化膜（７ａ）の上に窒化膜（７ｂ）を形成する工
程と、前記窒化膜（７ｂ）のうち前記トレンチ（６）の上部お
よび底部の窒化膜を除去する工程と、この後、熱酸化して、前記窒化膜（７ｂ）の上に酸化膜
（７ｃ）を形成するとともに、前記トレンチ（６）の上
部および底部に形成された酸化膜の膜厚を大きくする工
程とからなることを特徴とする半導体装置の製造方法。
【請求項１１】一面側から第１導電型の第１半導体層
（４）、ベース領域となる第２導電型の第２半導体層
（３）およびドリフト層となる第１導電型の第３半導体
層（２）を有する半導体基板（５）を用意する工程と、前記第１半導体層（４）および前記第２半導体層（３）
を貫通して前記第３半導体層（２）に達するようにトレ
ンチ（６）を形成する工程と、前記トレンチ（６）の内壁にゲート絶縁膜（７ａ〜７
ｄ）を形成するとともに内部にゲート電極（８）を形成
する工程とを有し、前記ゲート絶縁膜（７ａ〜７ｄ）を形成する工程は、前記トレンチ（６）の内壁に酸化膜（７ａ）を形成する
工程と、前記酸化膜（７ａ）の上に窒化膜（７ｃ）を形成する工
程と、少なくとも前記トレンチ（６）の上部の窒化膜を除去し
て、窒化膜（７ｃ）の上端が前記第１半導体層（４）と
前記第２半導体層（３）の境界より前記半導体基板
（５）の前記一面側に位置するようにする工程と、この後、熱酸化して、前記窒化膜（７ｂ）の上に酸化膜
（７ｃ）を形成するとともに、前記トレンチ（６）の上
部に形成された酸化膜の膜厚を大きくする工程とからな
ることを特徴とする半導体装置の製造方法。