JP2008166696A - リセスチャネルを有するトランジスタ及びその製造方法 - Google Patents

リセスチャネルを有するトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2008166696A
JP2008166696A JP2007241360A JP2007241360A JP2008166696A JP 2008166696 A JP2008166696 A JP 2008166696A JP 2007241360 A JP2007241360 A JP 2007241360A JP 2007241360 A JP2007241360 A JP 2007241360A JP 2008166696 A JP2008166696 A JP 2008166696A
Authority
JP
Japan
Prior art keywords
trench
insulating film
film
manufacturing
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007241360A
Other languages
English (en)
Other versions
JP5519902B2 (ja
Inventor
Cheol-Ho Cho
チョル ホ チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2008166696A publication Critical patent/JP2008166696A/ja
Application granted granted Critical
Publication of JP5519902B2 publication Critical patent/JP5519902B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ゲートキャパシタンスを低減し、素子のスイッチング速度を向上させることのできるリセストランジスタ及びその製造方法を提供すること。
【解決手段】このため、トレンチが形成された基板と、前記トレンチの一部が埋め込まれるように、前記トレンチの底面の縁部が中央部よりも厚く形成された絶縁膜と、該絶縁膜よりも薄い厚さで、前記トレンチの内側壁に形成されたゲート絶縁膜と、前記トレンチが埋め込まれるように形成されたゲート電極とを備えるトランジスタを提供する。
【選択図】図４

Description

本発明は、半導体製造技術に関し、特に、リセスチャネルを有する金属酸化膜半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）（以下、「ＭＯＳＦＥＴ」とする。）の製造方法に関する。
一般的に、半導体素子は、ＭＯＳＦＥＴ素子のような個別素子を、スイッチング素子として採用している。これにより、半導体素子は高集積化しており、ＭＯＳＦＥＴ素子の大きさも、それに伴って次第に減少する傾向にある。その結果、一般的な構造の水平チャネルを有するＭＯＳＦＥＴ素子では、ソースとドレインとの間のチャネル長の減少に起因する短チャネル効果及びＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒ）効果により、正常な動作が困難になっている。
このような水平チャネルを有するＭＯＳＦＥＴ素子の限界を克服するために提案された構造のひとつが、リセスチャネルを有するＭＯＳＦＥＴ素子（以下、「リセストランジスタ」とする。）である。リセストランジスタは、ゲートが半導体基板のアクティブ領域内に形成されたトレンチ内に埋め込まれた構造を有する。このようなリセストランジスタは、素子の集積度が増加しても、チャネル長を増加させることにより、短チャネル効果及びＤＩＢＬ効果を抑制することができるというメリットがある。
図１は、従来技術に係るリセストランジスタを説明するための断面図である。ここでは、説明の便宜上、一例として、二重拡散金属酸化膜半導体（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）（以下、「ＤＭＯＳ」とする。）素子の断面図を示している。
同図を参照すると、従来技術に係るＤＭＯＳ素子は、ドープされたＮ＋基板（ドレイン）１０と、Ｎ＋基板１０よりも低い濃度でドープされたＮ−エピタキシャル層１１と、トレンチを埋め込む導電性ポリシリコン膜からなるゲート電極１３と、トレンチの内面において、同じ厚さでゲート電極１３の下に形成されたゲート酸化膜１２と、ゲート電極１３の上部において両側に形成されたＮ＋ドープされたソース領域１４と、Ｎ＋ドープされたソース領域１４の下に平らに形成されたＰ−ウェル１５とを備える。また、Ｎ＋ドープされたソース領域１４を覆うように形成されたソース金属層１６と、ゲート電極１３を覆うように、ソース金属層１６の下部に形成された誘電体層１７とを更に備える。図中の符号「Ｔ１」は、トレンチの下部に形成されたゲート酸化膜１２の厚さを表す。
しかしながら、このような構造を有する従来技術に係るＤＭＯＳ素子は、ゲート酸化膜１２がトレンチ内（内側壁と底面）に、同じ厚さで比較的薄く形成されるため、ゲートキャパシタンスが増加する問題がある。これにより、スイッチング素子として動作するＤＭＯＳ素子のスイッチング速度の向上には限界があった。
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであり、その目的は、ゲートキャパシタンスを低減し、素子のスイッチング速度を向上させることのできるリセストランジスタ及びその製造方法を提供することにある。
上記目的を達成するための一態様に係る本発明は、トレンチが形成された基板と、前記トレンチの一部が埋め込まれるように、前記トレンチの底面の縁部が中央部よりも厚く形成された絶縁膜と、該絶縁膜よりも薄い厚さで、前記トレンチの内側壁に形成されたゲート絶縁膜と、前記トレンチが埋め込まれるように形成されたゲート電極とを備えるトランジスタを提供する。
また、上記目的を達成するための他の態様に係る本発明は、トレンチが形成された基板と、前記トレンチの一部が埋め込まれるようにＶ状に形成された絶縁膜と、該絶縁膜よりも薄い厚さで、前記トレンチの内側壁に形成されたゲート絶縁膜と、前記トレンチが埋め込まれるように形成されたゲート電極とを備えるトランジスタを提供する。
更に、上記目的を達成するための更なる態様に係る本発明は、基板内にトレンチを形成するステップと、前記トレンチが埋め込まれるように、前記基板上にポリシリコン膜を蒸着するステップと、前記ポリシリコン膜をエッチングし、前記トレンチの内面において、前記ポリシリコン膜の一部が、前記トレンチの底面の中央部よりも縁部でより厚く形成されるように残留させるステップと、残留する前記ポリシリコン膜を酸化させ、前記トレンチの底面に絶縁膜を形成すると同時に、前記トレンチの内側壁に、前記絶縁膜よりも薄い厚さで、ゲート絶縁膜を形成するステップと、前記トレンチが埋め込まれるように、前記絶縁膜上にゲート電極を形成するステップとを含むトランジスタの製造方法を提供する。
以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。また、図面において、層及び領域の厚さは、明確化のために拡大されたものであり、層が他の層又は基板上にあると言及された場合、それは、他の層又は基板上に直接形成されるか、又はその間に第３の層が介在し得るものである。なお、明細書全体において、同じ図面符号（参照番号）で表示された部分は、同じ構成要素を表す。
図２は、本発明に係るＤＭＯＳ素子の断面図である。
本発明では、従来技術に係る問題を解決するため、トレンチの底面におけるゲート酸化膜２２の厚さを選択的に増加させる。すなわち、図１のゲート酸化膜１２の厚さＴ１よりも図２のゲート酸化膜２２の厚さＴ２を増加させることにより、ゲートキャパシタンスを低減し、これにより、スイッチング速度を向上させようとする。図中の符号「２０」はＮ＋基板、「２１」はＮ−エピタキシャル層、「２３」はゲート電極、「２４」はＮ＋ドープされたソース領域、「２５」はＰ−ウェル、「２６」はソース金属層、「２７」は誘電体層を表す。
図３Ａ及び図３Ｂは、図１に示すＤＭＯＳ素子及び図２に示すＤＭＯＳ素子の特性を比較するための図である。
これらの図は、トレンチの底面におけるゲート酸化膜の厚さに応じた特性を比較するための図である。これらの図において、「Ｘ」は、図１に示すゲート酸化膜１２を有する従来技術に係る素子の特性グラフであり、「Ｙ」は、図２に示すゲート酸化膜２２を有する本発明に係る素子の特性グラフである。
図３Ａに示すように、ゲート−ソース電圧ＶＧＳに対するゲートチャージＱｇは、「Ｘ」が「Ｙ」に比べて小さいことが分かる。また、図３Ｂに示すように、ドレイン−ソース電圧ＶＤＳに対するゲート−ドレイン間のキャパシタンスＣｇｄにおいては、「Ｘ」が「Ｙ」に比べて高いことが分かる。これは、トレンチの底面におけるゲート酸化膜の厚さが厚いほど、ゲートキャパシタンスを低減することができることを意味する。
図４は、本発明の実施形態に係るリセストランジスタを説明するための断面図である。ここでは、説明の便宜上、一例として、ＤＭＯＳ素子のゲート電極を中心に示している。
本発明の実施形態に係るＤＭＯＳ素子は、トレンチの底面において、中央部の厚さよりも縁部の厚さがより厚い「Ｖ」状の絶縁膜１１７Ｂを備える。これにより、ゲート電極１１９の下部も「Ｖ」状となる。図中の符号「１１１Ａ」及び「１１８」は、それぞれ「エピタキシャルパターン」及び「ゲート絶縁膜」を表す。ゲート絶縁膜１１８は、酸化膜を含むことができ、以下では、ゲート絶縁膜１１８を「ゲート酸化膜１１８」とする。
以下、図５Ａないし図５Ｈを参照して、本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明する。ここで、「Ａ」は、セルアレイ領域であり、「Ｂ」は、ゲートバス領域である。
まず、図５Ａに示すように、基板１１０上にＮ−エピタキシャル層又はＰ−エピタキシャル層１１１を形成する。基板１１０は、シリコンを含むことができる。
次いで、図５Ｂに示すように、エピタキシャル層１１１上に、トレンチ形成用ハードマスクとして窒化膜１１２及び酸化膜１１３を形成する。このとき、窒化膜１１２は、Ｓｉ３Ｎ４又はＳｉＯＮで形成する。これ以外にも、窒化物系物質は全て使用可能である。また、酸化膜１１３は、ＨＬＤ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｄｉｅｌｅｃｔｒｉｃ）膜で形成する。酸化膜１１３は、ＨＬＤ膜のほかにも、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などで形成することもできる。
一方、窒化膜１１２を形成する前に、バッファ酸化膜（図示せず）を更に形成することができ、このとき、バッファ酸化膜は、シリコン酸化膜（ＳｉＯ２）で形成することが好ましい。
次いで、図５Ｃに示すように、酸化膜１１３（図５Ｂ参照）上に感光膜パターン（図示せず）を形成する。
その後、感光膜パターンをエッチングマスクとして用い、酸化膜１１３及び窒化膜１１２（図５Ｂ参照）をエッチングする。
また、感光膜パターンを除去した後、酸化膜パターン１１３Ａ及び窒化膜パターン１１２Ａをエッチングマスクとして用い、エピタキシャル層１１１（図５Ｂ参照）を一定の深さにエッチングする。これにより、エピタキシャル層１１１内には、トレンチ１１５が形成される。図中の符号「１１１Ａ」は、「エピタキシャルパターン」を表す。このとき、トレンチ１１５の深さは、１．２μｍ〜２．０μｍの範囲、好ましくは、１．７μｍに形成し、幅は、０．３８μｍ〜０．４７μｍの範囲、好ましくは、０．４μｍに形成する。一方、同図では、トレンチ１１５が互いに分離形成されているが、これは、説明の便宜のためであり、実際は互いに接続された形を有する。
続いて、図５Ｄに示すように、酸化工程を行い、露出したトレンチ１１５の内面に第１犠牲酸化膜（図示せず）を形成する。このとき、酸化工程は、ドライ酸化工程として行う。ドライ酸化工程は、１０００℃〜１２００℃の範囲の温度（好ましくは、１１００℃）に維持されているチャンバの内部にＯ２ガスを注入した後、更にＮ２ガスを添加させ、第１犠牲酸化膜が１５０Å〜２５０Åの範囲の厚さ（好ましくは、２００Å）になるまで行う。ここで、ドライ酸化工程においてＮ２ガスを添加する理由は、酸化工程の際に酸化率を低減して酸化時間を増加させることにより、高密度の酸化膜を形成するためである。
その後、第１犠牲酸化膜が除去された部分に第２犠牲酸化膜１１６を更に形成する。このとき、第２犠牲酸化膜１１６は、第１犠牲酸化膜と同じ方法で形成することができる。
続いて、図５Ｅに示すように、トレンチ１１５（図５Ｃ参照）が埋め込まれるように、絶縁物質で不純物のドープされていないアンドープポリシリコン膜１１７を蒸着する。このとき、アンドープポリシリコン膜１１７は、トレンチ１１５の縁部に比べ、中央部で凹状の段差部Ｄを有するように蒸着することが好ましい。トレンチ１１５の中央部に形成された段差部Ｄは、トレンチ１１５による段差により自然的に生成され得るが、そうでない場合、工程条件を調整して人為的に形成することもできる。
次いで、図５Ｆに示すように、エッチバック工程により、アンドープポリシリコン膜１１７（図５Ｅ参照）をエッチングする。これにより、トレンチ１１５（図５Ｃ参照）を一定の深さに埋め込み、好ましくは、２０００Å〜３０００Åの範囲の厚さを有し、かつ、中央部の厚さが縁部の厚さよりも薄い「Ｖ」状の埋め込み層１１７Ａが形成される。このとき、エッチバック工程は、埋め込み層１１７Ａが「Ｖ」状を有するように形成することが好ましい。このため、異方性エッチングを行うが、図５Ｅにおいて、トレンチ１１５の中央部に形成された段差部Ｄがそのまま維持されるように直進性を持たせることが好ましい。例えば、ＳＦ６ガスを用いて、０．４Ｐａ〜０．６Ｐａの範囲、好ましくは、０．５Ｐａの圧力、５００℃〜８００℃の範囲、好ましくは、６５０℃の温度で行う。
次に、図５Ｇに示すように、第２犠牲酸化膜１１６を除去した後、酸化工程により、埋め込み層１１７Ａを酸化させ、絶縁膜１１７Ｂを形成すると同時に、トレンチ１１５（図５Ｃ参照）の内側壁にゲート酸化膜１１８を形成する。このとき、酸化工程は、２０：４（ＳＬＰＭ）の割合を有するＮ２とＯ２ガスとを用いて、１０００℃〜１２００℃の範囲、好ましくは、１０５０℃の温度で行う。
次に、図５Ｈに示すように、トレンチ１１５（図５Ｃ参照）が完全に埋め込まれるように、ゲート導電膜としてポリシリコン膜を蒸着した後、エッチングし、ゲート電極１１９を形成する。
本発明によると、次の効果が得られる。
第一に、トレンチの底面の縁部の厚さが、中央部の蒸着厚よりも厚い「Ｖ」状の絶縁膜を形成することにより、ゲートキャパシタンスを低減することができ、これにより、素子のスイッチング速度を向上させることができる。
第二に、トレンチの底面の縁部の厚さが、中央部の蒸着厚よりも厚い「Ｖ」状の絶縁膜を形成することにより、従来技術と同様、トレンチの底面の縁部の厚さが比較的薄いために生じ得るリーク電流を根本的に防止することができる。
第三に、トレンチの一部が埋め込まれるようにポリシリコン膜を形成した後、酸化させ、「Ｖ」状の絶縁膜を形成することにより、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置のような高価な装置を用いる必要はないため、製造コストを下げることができる。
以上、本発明の実施形態においては、ＤＭＯＳ素子を一例として説明したが、本発明は、リセスチャネル（トレンチ構造）を有する全てのトランジスタに適用することができる。なお、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来技術に係るＤＭＯＳ素子の断面図である。 本発明に係るＤＭＯＳ素子の断面図である。 図１に示すＤＭＯＳ素子及び図２に示すＤＭＯＳ素子の特性を比較するための図である。 図１に示すＤＭＯＳ素子及び図２に示すＤＭＯＳ素子の特性を比較するための図である。 本発明の実施形態に係るＤＭＯＳ素子の断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。 本発明の実施形態に係るＤＭＯＳ素子の製造方法を説明するための断面図である。
符号の説明
１１０ 基板
１１１ エピタキシャル層
１１２ 窒化膜
１１３ 酸化膜
１１５ トレンチ
１１６ 第２犠牲酸化膜
１１７ アンドープポリシリコン膜
１１７Ａ 埋め込み層
１１７Ｂ 絶縁膜
１１８ ゲート絶縁膜（ゲート酸化膜）
１１９ ゲート電極

Claims (17)

  1. トレンチが形成された基板と、
    前記トレンチの一部が埋め込まれるように、前記トレンチの底面の縁部が中央部よりも厚く形成された絶縁膜と、
    該絶縁膜よりも薄い厚さで、前記トレンチの内側壁に形成されたゲート絶縁膜と、
    前記トレンチが埋め込まれるように形成されたゲート電極と
    を備えることを特徴とするトランジスタ。
  2. トレンチが形成された基板と、
    前記トレンチの一部が埋め込まれるようにＶ状に形成された絶縁膜と、
    該絶縁膜よりも薄い厚さで、前記トレンチの内側壁に形成されたゲート絶縁膜と、
    前記トレンチが埋め込まれるように形成されたゲート電極と
    を備えることを特徴とするトランジスタ。
  3. 前記絶縁膜が、酸化物系物質を含むことを特徴とする請求項１又は２に記載のトランジスタ。
  4. 前記絶縁膜が、２０００Å〜３０００Åの範囲の厚さに形成されることを特徴とする請求項１又は２に記載のトランジスタ。
  5. 前記基板が、
    シリコン基板と、
    該シリコン基板上に形成されたエピタキシャル層と
    を備えることを特徴とする請求項１又は２に記載のトランジスタ。
  6. 前記トレンチが、前記エピタキシャル層内に形成されることを特徴とする請求項５に記載のトランジスタ。
  7. 前記トレンチが、１．２μｍ〜２．０μｍの範囲の深さを有し、０．３８μｍ〜０．４７μｍの範囲の幅を有することを特徴とする請求項１又は２に記載のトランジスタ。
  8. 基板内にトレンチを形成するステップと、
    前記トレンチが埋め込まれるように、前記基板上にポリシリコン膜を蒸着するステップと、
    前記ポリシリコン膜をエッチングし、前記トレンチの内面において、前記ポリシリコン膜の一部が、前記トレンチの底面の中央部よりも縁部でより厚く形成されるように残留させるステップと、
    残留する前記ポリシリコン膜を酸化させ、前記トレンチの底面に絶縁膜を形成すると同時に、前記トレンチの内側壁に、前記絶縁膜よりも薄い厚さで、ゲート絶縁膜を形成するステップと、
    前記トレンチが埋め込まれるように、前記絶縁膜上にゲート電極を形成するステップと
    を含むことを特徴とするトランジスタの製造方法。
  9. 前記ポリシリコン膜を蒸着するステップにおいて、前記ポリシリコン膜として、不純物イオンのドープされていないアンドープポリシリコン膜が用いられることを特徴とする請求項８に記載のトランジスタの製造方法。
  10. 前記ポリシリコン膜を蒸着するステップが、前記トレンチの中央部に対応する部分に凹状の段差部を有するように形成されることを特徴とする請求項８に記載のトランジスタの製造方法。
  11. 前記トレンチの内面において、前記ポリシリコン膜の一部が、前記トレンチの底面の中央部よりも縁部でより厚く形成されるように残留させるステップが、エッチバック工程により行われることを特徴とする請求項８に記載のトランジスタの製造方法。
  12. 前記エッチバック工程が、ＳＦ６ガスを用いて、０．４Ｐａ〜０．６Ｐａの範囲の圧力、及び５００℃〜８００℃の範囲の温度で行われることを特徴とする請求項１１に記載のトランジスタの製造方法。
  13. 前記絶縁膜及び前記ゲート絶縁膜を形成するステップが、２０：４（ＳＬＰＭ）の割合で混合されたＮ２とＯ２ガスとを用いて、１０００℃〜１２００℃の範囲の温度で行われることを特徴とする請求項８に記載のトランジスタの製造方法。
  14. 前記トレンチを形成するステップの後、
    前記トレンチの内面を酸化させ、第１犠牲酸化膜を形成するステップと、
    前記第１犠牲酸化膜を除去するステップと、
    前記第１犠牲酸化膜が除去された部分に第２犠牲酸化膜を形成するステップと
    を更に含むことを特徴とする請求項８に記載のトランジスタの製造方法。
  15. 前記トレンチの内面において、前記ポリシリコン膜の一部が、前記トレンチの底面の中央部よりも縁部でより厚く形成されるように残留させるステップの後、前記第２犠牲酸化膜を除去するステップを更に含むことを特徴とする請求項１４に記載のトランジスタの製造方法。
  16. 前記絶縁膜が、２０００Å〜３０００Åの範囲の厚さに形成されることを特徴とする請求項８に記載のトランジスタの製造方法。
  17. 前記基板が、
    シリコン基板と、
    該シリコン基板上に形成されたエピタキシャル層と
    を備えることを特徴とする請求項８に記載のトランジスタの製造方法。
JP2007241360A 2006-12-26 2007-09-18 リセスチャネルを有するトランジスタ及びその製造方法 Expired - Fee Related JP5519902B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0133855 2006-12-26
KR1020060133855A KR100824205B1 (ko) 2006-12-26 2006-12-26 Dmos 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2008166696A true JP2008166696A (ja) 2008-07-17
JP5519902B2 JP5519902B2 (ja) 2014-06-11

Family

ID=39541591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241360A Expired - Fee Related JP5519902B2 (ja) 2006-12-26 2007-09-18 リセスチャネルを有するトランジスタ及びその製造方法

Country Status (5)

Country Link
US (2) US7767530B2 (ja)
JP (1) JP5519902B2 (ja)
KR (1) KR100824205B1 (ja)
CN (1) CN101211977B (ja)
TW (1) TWI366917B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129667A (ja) * 2009-12-17 2011-06-30 Renesas Electronics Corp 半導体装置及びその製造方法
JP2021044314A (ja) * 2019-09-09 2021-03-18 株式会社東芝 半導体装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5270553B2 (ja) * 2007-08-23 2013-08-21 武田薬品工業株式会社 複素環化合物およびその用途
KR100970282B1 (ko) * 2007-11-19 2010-07-15 매그나칩 반도체 유한회사 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
KR100940643B1 (ko) * 2007-12-24 2010-02-05 주식회사 동부하이텍 반도체 소자의 제조방법
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
CN102184960B (zh) * 2011-04-22 2016-07-27 上海华虹宏力半导体制造有限公司 功率金属氧化物半导体场效应管及其形成方法
CN102184959B (zh) * 2011-04-25 2016-03-02 上海华虹宏力半导体制造有限公司 功率mos管及其制造方法
US8658500B2 (en) * 2011-07-11 2014-02-25 Fairchild Semiconductor Corporation Single crystal U-MOS gates using microwave crystal regrowth
CN103762312A (zh) * 2011-12-31 2014-04-30 广东中显科技有限公司 顶栅薄膜晶体管及其制造方法
CN103247529B (zh) * 2012-02-10 2016-08-03 无锡华润上华半导体有限公司 一种沟槽场效应器件及其制作方法
JP5811973B2 (ja) 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014056913A (ja) 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6056292B2 (ja) * 2012-09-12 2017-01-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN103928513B (zh) * 2013-01-15 2017-03-29 无锡华润上华半导体有限公司 一种沟槽dmos器件及其制作方法
CN104752206B (zh) * 2013-12-27 2017-12-08 中芯国际集成电路制造(上海)有限公司 Trench MOS器件的制造方法及结构
CN110246842A (zh) * 2018-03-08 2019-09-17 联华电子股份有限公司 一种制作半导体元件的方法
CN113782444A (zh) * 2021-09-13 2021-12-10 济南市半导体元件实验所 一种底部厚氧沟槽mosfet器件的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626253B2 (ja) * 1982-04-12 1994-04-06 ゼネラル・エレクトリツク・カンパニイ 長さの短い拡散領域を含む半導体素子の製造方法
JP2003509836A (ja) * 1999-05-25 2003-03-11 ウィリアムス、リチャード・ケイ 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子及びそれを製造する方法
JP2004303802A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 半導体装置及びその製造方法
JP2005019668A (ja) * 2003-06-26 2005-01-20 Shindengen Electric Mfg Co Ltd 半導体装置
JP2005057050A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005252203A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2005252204A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2006344760A (ja) * 2005-06-08 2006-12-21 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567641A (en) * 1982-04-12 1986-02-04 General Electric Company Method of fabricating semiconductor devices having a diffused region of reduced length
US5358695A (en) * 1993-01-21 1994-10-25 Physical Sciences, Inc. Process for producing nanoscale ceramic powders
KR100187678B1 (ko) * 1993-11-23 1999-06-01 김영환 반도체 장치의 소자 분리막 형성방법
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6420768B1 (en) * 2000-12-15 2002-07-16 General Semiconductor, Inc. Trench schottky barrier rectifier and method of making the same
JP4073176B2 (ja) 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
KR100458767B1 (ko) * 2002-07-04 2004-12-03 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
KR20060128472A (ko) * 2005-06-10 2006-12-14 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
KR100780629B1 (ko) * 2006-11-15 2007-11-30 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626253B2 (ja) * 1982-04-12 1994-04-06 ゼネラル・エレクトリツク・カンパニイ 長さの短い拡散領域を含む半導体素子の製造方法
JP2003509836A (ja) * 1999-05-25 2003-03-11 ウィリアムス、リチャード・ケイ 複数の厚さを有するゲート酸化物層を備えたトレンチ半導体素子及びそれを製造する方法
JP2004303802A (ja) * 2003-03-28 2004-10-28 Toshiba Corp 半導体装置及びその製造方法
JP2005019668A (ja) * 2003-06-26 2005-01-20 Shindengen Electric Mfg Co Ltd 半導体装置
JP2005057050A (ja) * 2003-08-04 2005-03-03 Renesas Technology Corp 半導体装置およびその製造方法
JP2005252203A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2005252204A (ja) * 2004-03-08 2005-09-15 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2006344760A (ja) * 2005-06-08 2006-12-21 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129667A (ja) * 2009-12-17 2011-06-30 Renesas Electronics Corp 半導体装置及びその製造方法
JP2021044314A (ja) * 2019-09-09 2021-03-18 株式会社東芝 半導体装置の製造方法
JP7157719B2 (ja) 2019-09-09 2022-10-20 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20080150015A1 (en) 2008-06-26
US7767530B2 (en) 2010-08-03
US8637923B2 (en) 2014-01-28
CN101211977A (zh) 2008-07-02
KR100824205B1 (ko) 2008-04-21
JP5519902B2 (ja) 2014-06-11
TWI366917B (en) 2012-06-21
CN101211977B (zh) 2011-04-20
TW200828589A (en) 2008-07-01
US20100258865A1 (en) 2010-10-14

Similar Documents

Publication Publication Date Title
JP5519902B2 (ja) リセスチャネルを有するトランジスタ及びその製造方法
US8178921B2 (en) Semiconductor device having reduced standby leakage current and increased driving current and method for manufacturing the same
US6437386B1 (en) Method for creating thick oxide on the bottom surface of a trench structure in silicon
TWI459476B (zh) 具有厚底部屏蔽氧化物的溝槽雙擴散金屬氧化物半導體裝置的製備
KR101929870B1 (ko) 차폐된 게이트 ｍｏｓｆｅｔ 소자의 인터-폴리 유전체
US9281368B1 (en) Split-gate trench power MOSFET with protected shield oxide
TWI683439B (zh) 半導體基板中的半導體元件及其製備方法
JP5075823B2 (ja) シールドゲート電界効果トランジスタにおけるインターポリ絶縁膜の構造および製造方法。
JP4989041B2 (ja) リセスチャンネルｍｏｓｆｅｔの製造方法
TWI484567B (zh) 半導體結構與其製造方法
US7842574B2 (en) Method of manufacturing a semiconductor power device
US20130221431A1 (en) Semiconductor device and method of manufacture thereof
US20190058035A1 (en) Semiconductor Device
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
JP5830111B2 (ja) 半導体装置およびその製造方法
JP2008270365A (ja) 半導体装置とその製造方法
TW201214533A (en) Semiconductor device and the manufacturing method of the same
US8143139B2 (en) Method of fabricating extended drain MOS transistor
KR100973264B1 (ko) 반도체 소자의 제조 방법
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법
KR100680410B1 (ko) 반도체 소자의 리세스 게이트 형성 방법
JP2017216479A (ja) 半導体装置の製造方法
JP2001237417A (ja) 半導体装置の製造方法
KR20080082158A (ko) 반도체 소자의 제조방법
KR20090074533A (ko) 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140404

R150 Certificate of patent or registration of utility model

Ref document number: 5519902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees