CN101211977B - 具有凹陷沟道的晶体管及其制造方法 - Google Patents
具有凹陷沟道的晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101211977B CN101211977B CN200710195244XA CN200710195244A CN101211977B CN 101211977 B CN101211977 B CN 101211977B CN 200710195244X A CN200710195244X A CN 200710195244XA CN 200710195244 A CN200710195244 A CN 200710195244A CN 101211977 B CN101211977 B CN 101211977B
- Authority
- CN
- China
- Prior art keywords
- groove
- polysilicon layer
- layer
- described groove
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 5
- 230000001590 oxidative effect Effects 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种具有凹陷沟道的晶体管及其制造方法。一种晶体管包括：包括沟槽的衬底；填充该沟槽的一部分的绝缘层，该绝缘层在该沟槽的底表面的边缘部分上的厚度大于在该沟槽的底表面的中间部分上的厚度；形成在该沟槽的内侧壁上的栅极绝缘层，该栅极绝缘层具有小于该绝缘层厚度的厚度；及填充在该沟槽中的栅电极。
Description
相关申请
本发明要求于2006年12月26日提交的韩国专利申请10-2006-0133855的优先权，其全部内容通过引用并入。
技术领域
本发明涉及一种用于制造半导体器件的方法，且更具体而言，涉及一种用于制造具有凹陷沟道的金属氧化物半导体场效应晶体管(MOSFET)的方法。
背景技术
典型半导体器件已采用单个器件(例如，MOSFET器件)作为开关器件。因此，随着半导体器件变得高度集成，MOSFET器件的尺寸已减小。结果，在作为典型结构的具有水平沟道的MOSFET器件中，因为源于源极与漏极之间的减小的沟道长度的短沟道效应(SCE)及漏极引发势垒降低(drain induced barrier lower)(DIBL)效应而变得难以进行正常操作。
因此，引入具有凹陷沟道的MOSFET器件(下文中称为凹陷晶体管)以克服具有水平沟道的MOSFET器件的限制。凹陷晶体管包括其中栅极填充在形成于衬底有源区中的沟槽中的结构。即使器件的集成度增加，但是这种凹陷晶体管可通过使沟道长度变长而减小SCE及DIBL效应。
图1说明典型凹陷晶体管的横截面图。为便于描述，本文中作为实例而说明双扩散金属氧化物半导体(DMOS)的横截面图。
典型DMOS器件包括：掺杂的N+衬底(漏极)10、以低于衬底10的浓度掺杂的N-外延层11、包括填充在沟槽中的导电多晶硅层的栅电极13、在栅电极13下方的沟槽的内表面上形成的具有均匀厚度的栅极氧化物层12、形成在栅电极13的两个上侧上的N+掺杂源极区域14、以及形成在N+掺杂源极区域14下方的平坦化P-阱15。此外，进一步包括形成以覆盖N+掺杂源极区域14的源极金属层16以及形成在源极金属层16下方以覆盖栅电极13的介电层17。附图标记“T1”是指形成在沟槽的底部的栅极氧化物层12的部分的厚度“T1”。
然而，在典型DMOS器件中栅极电容可能增加，因为栅极氧化物层12在沟槽的内侧壁及底部表面上形成小的均匀厚度。因此，在改进用作开关器件的DMOS器件的切换速度方面存在限制。
发明内容
本发明的实施方案涉及提供一种凹陷晶体管及其制造方法，其可通过减小栅极电容来改进器件的开关速度。
根据本发明的一方面，提供一种晶体管，该晶体管包括：包括沟槽的衬底；填充一部分沟槽的绝缘层，该绝缘层在沟槽的底表面的边缘部分上的厚度大于其在沟槽的底表面的中间部分上的厚度；形成在沟槽的内侧壁上的栅极绝缘层，该栅极绝缘层具有小于绝缘层厚度的厚度；以及填充在沟槽中的栅电极。
根据本发明的另一方面，提供一种晶体管，包括：包括沟槽的衬底；填充一部分沟槽的绝缘层，该绝缘层具有V形形状；形成在沟槽的内侧壁上的栅极绝缘层，该栅极绝缘层具有小于绝缘层厚度的厚度；以及填充在沟槽中的栅电极。
根据本发明的又一方面，提供一种用于制造晶体管的方法，包括：在衬底中形成沟槽；在衬底上形成多晶硅层并且填充该沟槽；蚀刻多晶硅层以使得在沟槽中保留部分多晶硅层，所述部分多晶硅层在沟槽的底表面的边缘部分上的厚度大于在沟槽的底表面的中间部分上的厚度；氧化所述保留部分的多晶硅层，以基本上同时在沟槽的底表面上形成绝缘层并在沟槽的内侧壁上形成厚度小于绝缘层的栅极绝缘层；以及在绝缘层上形成栅电极并且填充所述沟槽。
附图说明
图1说明典型双扩散金属氧化物半导体(DMOS)器件的横截面图。
图2说明根据本发明的实施方案的DMOS器件的横截面图。
图3A及图3B说明比较图1中所示的DMOS器件与图2中所示的DMOS器件的特性的图。
图4说明根据本发明的实施方案的DMOS器件的横截面图。
图5A至图5H说明根据本发明的实施方案的用于制造DMOS器件的方法。
具体实施方式
将参考附图详细描述根据本发明的各种实施方案的具有凹陷沟道的晶体管及其制造方法。而且，关于附图，为了明确而放大所说明的层及区域的厚度。当第一层称为在第二层“上”或在衬底“上”时，其可意味着第一层直接形成于第二层或衬底上，或也可意味着第三层可能存在于第一层与第二层或衬底之间。此外，在整个本发明的各种实施例中，相同或类似附图标记在不同附图中表示相同或类似元件。
图2说明根据本发明实施方案的双扩散金属氧化物半导体(DMOS)器件的横截面图。在此实施方案中，形成在沟槽的底部的栅极氧化物层22的厚度被选择性地增加以克服典型限制。即，栅极氧化物层22的厚度“T2”增加至大于图1中所示的栅极氧化物层12的厚度“T1”的厚度。附图标记20、21、23、24、25、26及27分别表示掺杂的N+衬底(漏极)20、以低于衬底20的浓度掺杂的N-外延层21、包括填充在沟槽中的导电多晶硅层的栅电极23、形成在栅电极23的两个上侧上的N+掺杂源极区域24、形成在N+掺杂源极区域24下方的P-阱25、形成以覆盖N+掺杂源极区域24的源极金属层26，和形成在源极金属层26下方以覆盖栅电极23的介电层27。
图3A及图3B说明比较图1中所示的DMOS器件与图2中所示的DMOS器件的特性的图。图3A及图3B中所示的图根据形成在沟槽的底部部分上的不同厚度而比较栅极氧化物层的特性。在各图中，附图标记“X”表示图1中所示的典型器件的栅极氧化物层12的特性，附图标记“Y”表示根据本发明实施方案的图2中所示的器件的栅极氧化物层22的特性。
参考图3A，在与“Y”比较时，“X”的栅极电荷(Qg)对栅极-源极电压(VGS)的关系曲线在下方。参考图3B，在与“Y”比较时，“X”的栅极-漏极电容(Cgd)对漏极-源极电压(VDS)的关系曲线在上方。因此，随着沟槽的底部部分上的栅极氧化物层的厚度增加，可减小栅极电容。
图4说明根据本发明的一个实施方案的凹陷晶体管的横截面图。在此附图中，为了便于说明而主要阐述DMOS器件的栅电极。根据本发明的该实施方案的DMOS器件包括形成在沟槽的底表面上的绝缘层117B。绝缘层117B形成为“V”形形状，该“V”形形状的边缘部分厚度大于中间部分的厚度。因此，栅电极119的底部部分也形成为“V”形形状。附图标记111A及118分别表示外延图案111A与栅极绝缘层118。栅极绝缘层118可包括基于氧化物的层。因此，栅极绝缘层118在下文中被称为栅极氧化物层118。
下文中，参考图5A至图5H来描述根据本发明的一个实施方案的用于制造DMOS器件的方法。附图标记“A”表示单元阵列区域，且附图标记“B”表示栅极总线区域。
参考图5A，在衬底110上形成N-或P-外延层111。衬底110可包括硅。
参考图5B，在外延层111上形成基于氮化物的层112及基于氧化物的层113。基于氮化物的层112以及基于氧化物的层113形成为用于形成沟槽的硬掩模。此时，基于氮化物的层112可包括氮化硅(Si3N4)或氧氮化硅(SiON)。此外，其它基于氮化物的材料也可用作基于氮化物的层112。基于氧化物的层113可包括高温低压介电(HLD)层。基于氧化物的层113可包括：高密度等离子体(HDP)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)或未掺杂的硅酸盐玻璃。
同时，在形成基于氮化物的层112之前可形成缓冲氧化物层(未图示)。此时，缓冲氧化物层可包括二氧化硅(SiO2)层。
参考图5C，在基于氧化物的层113(图5B)上形成光刻胶图案(未图标)。使用光刻胶图案作为蚀刻掩模来蚀刻基于氧化物的层及基于氮化物的层112(图5B)。
移除光刻胶图案。接着使用基于氧化物的图案113A以及基于氮化物的图案112A作为蚀刻掩模来蚀刻外延层111(图5B)至特定厚度。因此，沟槽115形成在外延层111中。保留的外延层111被称为外延图案111A。此时，沟槽115具有在大约1.2μm至大约2.0μm范围内的深度。例如，沟槽115的深度可大约为1.7μm。沟槽115具有在大约0.38μm至大约0.47μm范围内的宽度。例如，沟槽115的宽度可大约为0.4μm。同时，虽然图示说明沟槽115为似乎该沟槽115被隔离，但是沟槽115实际上彼此连接。为了便于说明而如此图示说明沟槽115。
参看图5D，实施氧化过程以在沟槽115的暴露的内表面上形成第一牺牲氧化物层(未图示)。此时，氧化过程包括干式氧化过程。通过供应氧(O2)气到维持在大约1,000℃至大约1,200℃范围内温度的腔室中，然后添加氮(N2)气到该腔室中而实施干式氧化过程，直到第一牺牲氧化物层达到在大约150至大约250范围内的厚度。例如，第一牺牲氧化物层的厚度可为大约200
，且所述温度可为大约1,100℃。在干式氧化过程期间添加N2气以降低在氧化过程期间的氧化速率，使得氧化时间增加，从而产生具有高密度的基于氧化物的层。
移除第一牺牲氧化物层，形成第二牺牲氧化物层116。第二牺牲氧化物层116可通过与第一牺牲氧化物层的形成方法基本上相同的方法而形成。
参考图5E，在所得结构上形成未掺杂的多晶硅层117并且填充沟槽115(图5C)。未掺杂的多晶硅层117包括绝缘材料且并未掺杂杂质。此时，以一定的方式形成未掺杂的多晶硅层117，以使得未掺杂多晶硅层117在沟槽115的中间部分而不是在沟槽115的边缘部分上具有下陷“D”。沟槽115的中间部分上形成的下陷“D”可由沟槽115的高度差自然地产生。若下陷“D”并非自然产生，则可通过控制工艺条件来人工形成下陷“D”。
参考图5F，实施回蚀刻过程以蚀刻未掺杂的多晶硅层117(图5E)。因此，填充层117A填充沟槽115(图5C)至一定深度。填充层117A具有“V”形形状，该“V”形形状的边缘部分厚度大于中间部分的厚度。例如，填充层117A可具有在大约2,000
至大约3,000
范围内的厚度。此时，以一定的方式实施回蚀刻过程，使得填充层117A获得“V”形形状。因此，回蚀刻过程包括实施具有平直度(straightness)的各向异性蚀刻过程，使得形成在沟槽115的中间部分上的下陷“D”(图5E)得以保持。例如，使用六氟化硫(SF6)气体在大约500℃至大约800℃范围内的温度下以在大约0.4Pa至大约0.6Pa范围内的压力下实施回蚀刻过程。压力可为大约0.5Pa，且温度可为大约650℃。
参考图5G，移除第二牺牲氧化物层116。接着实施氧化过程以氧化填充层117A，使得形成绝缘层117B。而且，基本上同时在沟槽115(图5C)的内侧壁上形成栅极氧化物层118。氧化过程在大约1,000℃至大约1,200℃范围内的温度下使用具有大约20∶4(SLPM)的比率的N2气与O2气。例如，可在大约1,050℃的温度下实施氧化过程。
参考图5H，形成多晶硅层作为栅极导电层以填充沟槽115(图5C)。接着蚀刻多晶硅层以形成栅电极119。
可从本发明的实施方案获得以下益处。根据本发明的实施方案，可通过以“V”形形状形成绝缘层来减小栅极电容，该V形形状在沟槽的底表面的边缘部分上具有较大厚度(当与中间部分上的厚度比较时)。因此，可改进器件的切换速度。
根据本发明的实施方案，可通过以“V”形形状形成绝缘层来减小漏电流，该V形形状在沟槽的底表面的边缘部分上具有较大厚度(当与中间部分上的厚度比较时)。在典型器件中由于在沟槽的底表面的边缘部分上形成小厚度的绝缘层，因此通常会产生漏电流。
根据本发明的实施方案，通过形成多晶硅层以填充一部分沟槽并且接着氧化多晶硅层以形成具有“V”形形状的绝缘层，可以不需要昂贵设备，例如，高密度等离子体化学气相沉积(HDP-CVD)设备。因此，可降低制造成本。
虽然相对于例示性实施方案描述了本发明的上述技术概念，但所示实施方案是为了说明而非限制。虽然本发明的实施方案已说明作为实例的DMOS器件，但本发明可应用于具有凹陷沟道(沟槽结构)的其它晶体管。可进行各种变化和修改而不背离如在所附权利要求范围中界定的本发明的精神及范围，这对于本领域技术人员而言是显而易见的。
Claims (9)
1.一种用于制造晶体管的方法，包括：
在衬底中形成沟槽；
在所述衬底上形成多晶硅层并填充所述沟槽；
蚀刻所述多晶硅层，以使得在所述沟槽中保留所述多晶硅层的一部分，所述多晶硅层的所述部分在所述沟槽的底表面的边缘部分上的厚度大于在所述沟槽的底表面的中间部分上的厚度；
氧化所述多晶硅层的保留部分，以同时在所述沟槽的底表面上形成具有V形形状的绝缘层和在所述沟槽的内侧壁上形成厚度小于所述具有V形形状的绝缘层的栅极绝缘层；和
在所述具有V形形状的绝缘层上形成栅电极并填充所述沟槽。
2.如权利要求1的方法，其中形成所述多晶硅层包括形成没有掺杂杂质离子的未掺杂的多晶硅层。
3.如权利要求1的方法，其中形成所述多晶硅层包括形成所述多晶硅层以使得在所述沟槽的中间部分上产生下陷。
4.如权利要求1的方法，其中蚀刻所述多晶硅层以使得在所述沟槽中保留所述多晶硅层的一部分包括实施回蚀刻过程。
5.如权利要求4的方法，其中所述回蚀刻过程包括使用六氟化硫(SF6)气体在500℃至800℃的温度下在0.4Pa至0.6Pa的压力下来实施所述回蚀刻过程。
6.如权利要求1的方法，其中氧化所述多晶硅层的保留部分以形成所述具有V形形状的绝缘层和在所述沟槽的内侧壁上形成所述栅极绝缘层包括在1000℃至1200℃的温度下使用以20∶4的比率混合的氮气(N2)与氧气(O2)，其中所述比率基于SLPM。
7.如权利要求1的方法，还包括，在形成所述沟槽之后：
氧化所述沟槽的内表面以形成第一牺牲氧化物层；
移除所述第一牺牲氧化物层；和
形成第二牺牲氧化物层。
8.如权利要求7的方法，还包括：在蚀刻所述多晶硅层以使得在所述沟槽中保留所述多晶硅层的一部分之后，移除所述第二牺牲氧化物层。
9.如权利要求1的方法，其中所述衬底包括：
硅衬底；和
形成在所述硅衬底上的外延层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060133855A KR100824205B1 (ko) | 2006-12-26 | 2006-12-26 | Dmos 트랜지스터 및 그 제조방법 |
| KR1020060133855 | 2006-12-26 | ||
| KR10-2006-0133855 | 2006-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211977A CN101211977A (zh) | 2008-07-02 |
| CN101211977B true CN101211977B (zh) | 2011-04-20 |
Family
ID=39541591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710195244XA Active CN101211977B (zh) | 2006-12-26 | 2007-12-04 | 具有凹陷沟道的晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7767530B2 (zh) |
| JP (1) | JP5519902B2 (zh) |
| KR (1) | KR100824205B1 (zh) |
| CN (1) | CN101211977B (zh) |
| TW (1) | TWI366917B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5270553B2 (ja) * | 2007-08-23 | 2013-08-21 | 武田薬品工業株式会社 | 複素環化合物およびその用途 |
| KR100970282B1 (ko) * | 2007-11-19 | 2010-07-15 | 매그나칩 반도체 유한회사 | 트렌치 ｍｏｓｆｅｔ 및 그 제조방법 |
| KR100940643B1 (ko) * | 2007-12-24 | 2010-02-05 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| JP5546740B2 (ja) * | 2008-05-23 | 2014-07-09 | ローム株式会社 | 半導体装置 |
| US8105903B2 (en) * | 2009-09-21 | 2012-01-31 | Force Mos Technology Co., Ltd. | Method for making a trench MOSFET with shallow trench structures |
| JP5483693B2 (ja) * | 2009-12-17 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| CN102184960B (zh) * | 2011-04-22 | 2016-07-27 | 上海华虹宏力半导体制造有限公司 | 功率金属氧化物半导体场效应管及其形成方法 |
| CN102184959B (zh) * | 2011-04-25 | 2016-03-02 | 上海华虹宏力半导体制造有限公司 | 功率mos管及其制造方法 |
| US8658500B2 (en) * | 2011-07-11 | 2014-02-25 | Fairchild Semiconductor Corporation | Single crystal U-MOS gates using microwave crystal regrowth |
| CN103762312A (zh) * | 2011-12-31 | 2014-04-30 | 广东中显科技有限公司 | 顶栅薄膜晶体管及其制造方法 |
| CN103247529B (zh) * | 2012-02-10 | 2016-08-03 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
| JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2014056913A (ja) | 2012-09-12 | 2014-03-27 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5811973B2 (ja) | 2012-09-12 | 2015-11-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN103928513B (zh) * | 2013-01-15 | 2017-03-29 | 无锡华润上华半导体有限公司 | 一种沟槽dmos器件及其制作方法 |
| CN104752206B (zh) * | 2013-12-27 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | Trench MOS器件的制造方法及结构 |
| CN110246842A (zh) * | 2018-03-08 | 2019-09-17 | 联华电子股份有限公司 | 一种制作半导体元件的方法 |
| JP7157719B2 (ja) * | 2019-09-09 | 2022-10-20 | 株式会社東芝 | 半導体装置の製造方法 |
| CN113782444A (zh) * | 2021-09-13 | 2021-12-10 | 济南市半导体元件实验所 | 一种底部厚氧沟槽mosfet器件的制造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567641A (en) * | 1982-04-12 | 1986-02-04 | General Electric Company | Method of fabricating semiconductor devices having a diffused region of reduced length |
| DE3380136D1 (en) * | 1982-04-12 | 1989-08-03 | Gen Electric | Semiconductor device having a diffused region of reduced length and method of fabricating the same |
| US5358695A (en) * | 1993-01-21 | 1994-10-25 | Physical Sciences, Inc. | Process for producing nanoscale ceramic powders |
| KR100187678B1 (ko) * | 1993-11-23 | 1999-06-01 | 김영환 | 반도체 장치의 소자 분리막 형성방법 |
| US5424231A (en) * | 1994-08-09 | 1995-06-13 | United Microelectronics Corp. | Method for manufacturing a VDMOS transistor |
| US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US6420768B1 (en) * | 2000-12-15 | 2002-07-16 | General Semiconductor, Inc. | Trench schottky barrier rectifier and method of making the same |
| JP4073176B2 (ja) | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
| US6849898B2 (en) | 2001-08-10 | 2005-02-01 | Siliconix Incorporated | Trench MIS device with active trench corners and thick bottom oxide |
| KR100458767B1 (ko) * | 2002-07-04 | 2004-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP3713498B2 (ja) | 2003-03-28 | 2005-11-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2005019668A (ja) * | 2003-06-26 | 2005-01-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP4945055B2 (ja) * | 2003-08-04 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2005252203A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2005252204A (ja) * | 2004-03-08 | 2005-09-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
| JP2006210511A (ja) * | 2005-01-26 | 2006-08-10 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2006344760A (ja) | 2005-06-08 | 2006-12-21 | Sharp Corp | トレンチ型ｍｏｓｆｅｔ及びその製造方法 |
| KR20060128472A (ko) * | 2005-06-10 | 2006-12-14 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
| KR100780629B1 (ko) * | 2006-11-15 | 2007-11-30 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
-
2006
- 2006-12-26 KR KR1020060133855A patent/KR100824205B1/ko active IP Right Grant
-
2007
- 2007-09-18 US US11/898,991 patent/US7767530B2/en active Active
- 2007-09-18 JP JP2007241360A patent/JP5519902B2/ja not_active Expired - Fee Related
- 2007-09-26 TW TW096135787A patent/TWI366917B/zh active
- 2007-12-04 CN CN200710195244XA patent/CN101211977B/zh active Active
-
2010
- 2010-06-24 US US12/822,936 patent/US8637923B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP5519902B2 (ja) | 2014-06-11 |
| US20100258865A1 (en) | 2010-10-14 |
| CN101211977A (zh) | 2008-07-02 |
| TWI366917B (en) | 2012-06-21 |
| US20080150015A1 (en) | 2008-06-26 |
| US8637923B2 (en) | 2014-01-28 |
| KR100824205B1 (ko) | 2008-04-21 |
| TW200828589A (en) | 2008-07-01 |
| US7767530B2 (en) | 2010-08-03 |
| JP2008166696A (ja) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101211977B (zh) | 具有凹陷沟道的晶体管及其制造方法 | |
| US11626508B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| CN101281886B (zh) | 凹入式栅极金属氧化物半导体晶体管装置及其制作方法 | |
| CN101558499B (zh) | 用于在沟槽栅极fet内形成横向延伸电介质层的结构及方法 | |
| CN101635277B (zh) | 为了无空隙的间隙填充制程的间隙壁外型塑造工程 | |
| JP4644173B2 (ja) | トランジスタの製造方法 | |
| KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
| US10186602B2 (en) | Fin structure of semiconductor device | |
| US6437386B1 (en) | Method for creating thick oxide on the bottom surface of a trench structure in silicon | |
| EP1742257B1 (en) | Method of manufacturing a semiconductor power device | |
| KR102123344B1 (ko) | 반도체 구조물 및 연관된 제조 방법 | |
| KR20170061233A (ko) | 반도체 소자 | |
| CN104051266A (zh) | 用于鳍式场效应晶体管的鳍形状及其形成方法 | |
| CN101410987A (zh) | 用于集成电路的功率半导体器件结构及其制造方法 | |
| CN103390644A (zh) | 半导体器件及其制造方法 | |
| CN102082117A (zh) | 通过自对准镶嵌工艺在半导体器件中形成侧接触的方法 | |
| CN104538305A (zh) | 半导体组件及其制造方法 | |
| KR20020038955A (ko) | 전력 트랜지스터, 메모리 디바이스 및 반도체 디바이스제조 방법 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| US20130001678A1 (en) | High breakdown voltage semiconductor device with an insulated gate formed in a trench, and manufacturing process thereof | |
| CN109216174B (zh) | 半导体器件的分裂栅结构及其制造方法 | |
| CN111384160A (zh) | 场效应晶体管的制作方法、场效应晶体管及栅极结构 | |
| JP5830111B2 (ja) | 半導体装置およびその製造方法 | |
| CN103107089A (zh) | 非平面晶体管的制作方法 | |
| CN102543826A (zh) | 准soi结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201021 Address after: Han Guozhongqingbeidao Patentee after: Key Foundry Co.,Ltd. Address before: Cheongju Chungbuk Korea Patentee before: MagnaChip Semiconductor, Ltd. |
|
| TR01 | Transfer of patent right | ||
| CP03 | Change of name, title or address |
Address after: Republic of Korea Patentee after: Aisi Kaifang Semiconductor Co.,Ltd. Country or region after: Republic of Korea Address before: Han Guozhongqingbeidao Patentee before: Key Foundry Co.,Ltd. Country or region before: Republic of Korea |
|
| CP03 | Change of name, title or address |