JP2008270365A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 トレンチの深部に埋め込み絶縁体が形成されており、トレンチの浅部の壁面に絶縁層が形成されており、その絶縁層の内側にトレンチ内導体が充填されている構成の半導体装置の耐圧を向上させる技術を提供する。
【解決手段】 トレンチＴが、幅Ｌ１の浅部トレンチ３０ａと、幅Ｌ２（ただし、Ｌ２＜Ｌ１）の深部トレンチ４０と、幅Ｌ１から幅Ｌ２に徐々に変化している中間トレンチ３０ｂを備えている。埋め込み絶縁体４４が、深部トレンチ４０を充填しており、同一の幅で中間トレンチ３０ｂ内に突出している。熱酸化膜３２（第１絶縁層）が、浅部トレンチ３０ａの壁面と中間トレンチ３０ｂの壁面を覆っている。堆積絶縁層３４（第２絶縁層）が、熱酸化膜３２の内面と、埋め込み絶縁体４４の突出側面４５と突出端面４６を覆っている。堆積絶縁層３４の内面３４ａのうちの最深部位置が、突出端面４６を覆っている範囲内にある。
【選択図】 図１

Description

本発明は、トレンチの深部に埋め込み絶縁体が充填されているとともに、トレンチの浅部に絶縁層で覆われた状態のトレンチ内導体が充填されている半導体装置と、その製造方法に関する。特に、耐圧を向上することができる半導体装置と、その製造方法に関する。

トレンチの深部に埋め込み絶縁体が充填されているとともに、トレンチの浅部に絶縁層で覆われた状態のトレンチ内導体が充填されている半導体装置が知られている。特許文献１に、上記構成を備えているトレンチゲート型のＭＯＳＦＥＴが開示されている。本明細書に添付した図１３に示すように、このＭＯＳＦＥＴ１００は、ｎ型のソース領域１６０と、ｐ型のボディ領域１５０と、ｎ⁻型のドリフト領域１２０と、ｎ^＋型のドレイン領域１８０と、ソース領域１６０とボディ領域１５０を貫通してドリフト領域１２０に達しているトレンチＴを備えている。トレンチＴの深部には埋め込み絶縁体１４４が充填されている。トレンチＴの浅部にはトレンチゲート電極１３６が充填されている。トレンチゲート電極１３６は、ゲート絶縁膜１３２で覆われている。ドリフト領域１２０内には、トレンチＴの底面に接しているｐ型のフローティング半導体領域１７０が形成されている。

ソース領域１６０を接地し、ドレイン領域１８０に正電圧を印加し、トレンチゲート電極１３６に閾値以上のゲート電圧を印加すると、ｐ型のボディ領域１５０のうちでゲート絶縁膜１３２を介してトレンチゲート電極１３６と対向する箇所がｎ型に反転し、チャネル領域（図示していない）が形成される。チャネル領域を介し、ソース領域１６０とドレイン領域１８０の間を電流が流れる。トレンチゲート電極１３６に印加する電圧を０Ｖとする。前記したチャネル領域が消滅し、ソース領域１６０とドレイン領域１８０の間を電流が流れなくなる。

ｐ型のフローティング半導体領域１７０が形成されているために、ＭＯＳＦＥＴ１００がオフ状態のときに、ボディ領域１５０とドリフト領域１２０の界面から空乏層が伸びるとともに、フローティング半導体領域１７０とドリフト領域１２０の界面からも空乏層が伸びる。したがって、ＭＯＳＦＥＴ１００のオフ状態のときに、ドリフト領域１２０内に広く空乏層が形成される。これにより、半導体装置のソース領域１６０とドレイン領域１８０間の耐圧を向上させることができる。

フローティング半導体領域１７０は、トレンチＴの底面に向けてｐ型不純物を注入して形成する。このため、トレンチＴの底面には、不純物注入時に少なからず損傷が生じている。トレンチＴの深部に埋め込み絶縁体１４４が充填されていると、トレンチゲート電極１３６が損傷が生じているトレンチＴの底面から絶縁され、素子の特性を向上させることができる。

図１４〜図１６を参照してＭＯＳＦＥＴ１００の製造方法を説明する。
最初に、ｎ⁻型の半導体基板１１１を準備する。
次に、図１４に示すように、半導体基板１１１の表面１１１ａからｐ型不純物を注入して熱処理を行なうことにより、ｐ型のボディ領域１５０を形成する。ボディ領域１５０が形成されないｎ⁻型の半導体層が、その後にドリフト領域１２０となる。
次に、表面１１１ａからボディ領域１５０を貫いて、その底面がドリフト領域１２０に至るトレンチＴを形成する。その後に熱処理を行ない、トレンチＴの壁面と半導体基板１１１の表面１１１ａに、犠牲酸化膜（図示していない）を形成する。
次に、トレンチＴの底面に向けてｐ型の不純物を注入する。不純物は犠牲酸化膜を貫通してトレンチＴの底面近傍のドリフト領域１２０内に注入される。その後に熱処理を実施して、トレンチＴの底部に接する範囲に、ｐ型フローティング半導体領域１７０を形成する。
次に、トレンチＴ内と半導体基板１１１の表面１１１ａ上に埋め込み絶縁体１４４を堆積させる。

次に、図１５に示すように、トレンチＴ内の浅部の埋め込み絶縁体１４４と表面１１１ａ上の埋め込み絶縁体１４４を除去する。この結果、ボディ領域１５０とドリフト領域１２０の界面よりも深い位置の埋め込み絶縁体１４４のみが残る。
次に、図１６に示すように、再び熱処理を行ない埋め込み絶縁体１４４が充填されていない深さのトレンチＴの壁面に熱酸化膜１３２を形成する。
その後、トレンチＴの浅部にトレンチゲート電極１３６（図１３参照）を充填する。
その後、ソース領域１６０とドレイン領域１８０を形成し、ＭＯＳＦＥＴ１００を製造する。

特開２００５−１１６８２２号公報

従来の技術では、図１５に示すように、深部に埋め込み絶縁体１４４が充填されているトレンチＴを熱処理し、図１６に示す熱酸化膜１３２を形成していた。これによると、図１６に点線で示しているＢ領域の熱酸化膜１３２が薄くなりやすい。以下にその理由を説明する。
シリコン等の半導体に熱処理が施されると、表面から酸素が供給されて熱酸化膜が形成される。従来の技術では、熱処理を実施するときに、既に深部に埋め込み絶縁体１４４が形成されている。このため、埋め込み絶縁体１４４の近傍のＢ領域では、埋め込み絶縁体１４４の存在によってガスの循環が阻まれ、熱処理を実施しても酸素が取り込まれ難い。したがって、Ｂ領域は熱酸化し難く、Ｂ領域の熱酸化膜１３２が薄くなりやすい。
また、シリコン等の半導体は、熱酸化膜に変化するときに酸素を取り込んで体積が膨張する。上記Ｂ領域では、この体積膨張が埋め込み絶縁体１４４の存在によって阻まれる。これによっても、Ｂ領域では熱酸化し難い。
これらにより、Ｂ領域では熱酸化膜１３２が薄くなり易い。例えば、Ｂ領域の熱酸化膜１３２の厚さは、Ｂ領域以外の領域でトレンチＴの壁面に形成される熱酸化膜１３２の約６０パーセントの厚さとなることがある。したがって、ＭＯＳＦＥＴ１００ではＢ領域の熱酸化膜１３２の厚さによって耐圧が決まることとなり、耐圧を向上させることが困難である。
本発明は、上記の問題点を解決するために創案された。すなわち、本発明は、トレンチの深部に埋め込み絶縁体が形成されており、トレンチの浅部の壁面に絶縁層が形成されており、その絶縁層の内側にトレンチ内導体が充填されている構成を備えている半導体装置の耐圧を向上させる技術を提供する。

本発明の半導体装置では、半導体層に形成されているトレンチに、第１絶縁層と、埋め込み絶縁体と、第２絶縁層と、トレンチ内導体が充填されている。トレンチは、幅Ｌ１の浅部トレンチと、幅Ｌ２（ただし、Ｌ２＜Ｌ１）の深部トレンチと、幅がＬ１からＬ２に徐々に変化している中間トレンチを備えている。埋め込み絶縁体は、深部トレンチを充填しているとともに、同一の幅で中間トレンチ内に突出している。第１絶縁層は、浅部トレンチの壁面と、中間トレンチの壁面を覆っている。第２絶縁層は、第１絶縁層の内面と、中間トレンチ内へ突出している埋め込み絶縁体の突出側面と突出端面を覆っている。第２絶縁層の内面のうちの最深部位置が、埋め込み絶縁体の前記した突出端面を覆っている範囲内にある。
本発明の半導体装置は、トレンチ深部に埋め込み絶縁体で充填されているとともに、トレンチ浅部の壁面に絶縁層を有しているトレンチ構造を備えている半導体装置に広く適用することができる。本発明の半導体装置は、ＭＯＳＦＥＴやＩＧＢＴやアイソレーションやキャパシタ等に適用することができる。本発明をＭＯＳＦＥＴやＩＧＢＴに適用した場合には、トレンチ内導体をトレンチゲート電極として用いることができる。

上記した半導体装置では、中間トレンチの壁面に、第１絶縁層と第２絶縁層の双方が形成されている。第２絶縁層の内面にトレンチ内導体が形成されている。トレンチ内導体と半導体層は、第１絶縁層と第２絶縁層によって絶縁される。トレンチ内導体と半導体層を絶縁する絶縁層の厚みを必要なだけ厚く形成することができ、絶縁層の耐圧を向上させ、半導体装置の耐圧を向上させることができる。トレンチ内導体がトレンチゲート電極である場合には、ゲート耐圧を向上させることができる。

また、上記した半導体装置では、第２絶縁層の内面のうちの最深部位置が、埋め込み絶縁体の前記した突出端面を覆っている範囲内にあるので、埋め込み絶縁体の突出端面を覆っている第２絶縁層と、トレンチ壁面に形成されている第２絶縁層の間に窪みが存在しない。すなわち、トレンチ底部（特に、底部の端部）が接する絶縁層に、窪みが存在しない。
一般的に、トレンチ内導体の底部（特に、底部の端部）を取り囲む絶縁層には大きい電位差が加わる。したがって、そこでの絶縁層の厚みが重要となる。上記した半導体装置では、前述した窪みが存在しないので、最も厚くしたい部分での絶縁層の厚みを確保しやすい。半導体装置の耐圧をさらに向上させることができる。
また、突出している埋め込み絶縁体と中間トレンチの壁面との間に存在する絶縁層として、厚い第２絶縁層を別途形成することができるので、第１絶縁層を厚く形成する必要がない。トレンチ内導体の底部を取り囲む絶縁層を厚く形成しながら、トレンチ内の導体の側面には比較的薄い絶縁層を形成することができる。半導体装置がＭＯＳＦＥＴやＩＧＢＴである場合には、トレンチ内導体の側面を取り囲んでいる絶縁層の厚みが薄いほど、半導体装置がオン状態となるのに必要な閾値電圧を低減化することができる。本態様によると、高い耐圧と低い閾値電圧を兼ね備えた半導体装置を実現することができる。

浅部トレンチの一対の壁面を覆っている第１絶縁層の内面間の距離をＬ３とし、浅部トレンチの一対の壁面で第１絶縁層の内面を覆っている第２絶縁層の幅(厚み)をＨ１としたときに、（Ｌ３−Ｌ２）／４≦Ｈ１の関係であることが好ましい。
浅部トレンチの一対の壁面を覆っている第１絶縁層の内面間の距離をＬ３とすると、埋め込み絶縁体の一方の突出側面から他方の突出側面までの距離がＬ２であることから、埋め込み絶縁体の突出側面から第１絶縁層で覆われている中間トレンチの壁面までの距離は（Ｌ３−Ｌ２）／２となる。
埋め込み絶縁体の突出側面と中間トレンチの壁面の間の空間（後記するポケット）では、第２絶縁層が埋め込み絶縁体の突出側面と中間トレンチの壁面の双方から成長するために、第２絶縁層の幅（厚み）Ｈ１の２倍以下であれば、埋め込み絶縁体の突出側面の周囲が第２絶縁層で充分に充填される。

第２絶縁層の外面のうちの最深部位置から、埋め込み絶縁体の突出端面を覆っている第２絶縁層の内面までの距離Ｈ２が、前記幅（厚み）Ｈ１よりも大きいことが好ましい。
トレンチ内導体の壁面を薄い絶縁層で被覆し、トレンチ内導体の底部に接する部分の絶縁層の厚みを厚くすることができる。

本発明をＭＯＳＦＥＴやＩＧＢＴに適用することができる。本発明をＭＯＳＦＥＴ又はＩＧＢＴに適用した半導体装置は、第１導電型の第１半導体領域と、第２導電型の第２半導体領域と、第１導電型の第３半導体領域を備えている。第１半導体領域は、半導体層の表面の一部に臨んでいるとともに、浅部トレンチに接している。第２半導体領域は、第１半導体領域を取り囲んでいるとともに、埋め込み絶縁体の突出端面を覆っている第２絶縁層の内面よりも半導体層の表面側に形成されている。第３半導体領域は、第２半導体領域の下部に形成されており、第２半導体領域によって第１半導体領域から分離されている。
半導体装置がＭＯＳＦＥＴの場合には、第１半導体領域がソース領域となり、第２半導体領域がボディ領域となり、第３半導体領域がドリフト領域となり、トレンチ内導体がトレンチゲート電極となる。半導体装置がＩＧＢＴの場合には、第１半導体領域がエミッタ領域となり、第２半導体領域がボディ領域となり、第３半導体領域がドリフト領域となり、トレンチ内導体がトレンチゲート電極となる。

第３半導体領域内の、深部トレンチの底部に接する範囲に第２導電型のフローティング半導体領域が形成されていることが好ましい。
この場合、半導体装置がオフ状態のときには、フローティング半導体領域とドリフト領域の界面からも空乏層が伸びる、これにより、主電極間の耐圧が高い半導体装置が構成される。

本発明は、新規な半導体装置の製造方法をも実現する。
本発明の半導体装置の製造方法は、半導体層の表面から半導体層の深さ方向にトレンチを形成する工程と、トレンチの内部に埋め込み絶縁体を堆積させる工程と、表面から所定深さまでの埋め込み絶縁体を除去する工程と、所定深さまでの埋め込み絶縁体が除去されたトレンチの壁面に等方性エッチングを行い、埋め込み絶縁体の上端部近傍の周囲にポケットを形成する工程と、等方性エッチングしたトレンチの壁面を熱処理して第１絶縁層を形成する工程と、第１絶縁層が形成されたトレンチ内に第２絶縁層を堆積する工程と、第２絶縁層が形成されたトレンチ内にトレンチ内導体を充填する工程を備えている。上記ポケットを形成しておいて第２絶縁層を堆積すると、第２絶縁層が埋め込み絶縁体の突出側面とポケットを構成しているトレンチの壁面の双方に堆積する。このため、例えばポケット外のトレンチの壁面に幅(厚み)Ａの第２絶縁層が堆積されているときに、ポケット内では幅(厚み)２Ａの第２絶縁層が堆積されている。埋め込み絶縁体の突出側面の近傍に厚い絶縁層を簡単に形成することができる。
第２絶縁層の堆積工程では、ポケットに堆積する第２絶縁層の内面に窪みがなくなるまで第２絶縁層を堆積する。
窪みがなくなるまで第２絶縁層を体積させることにより、ポケット内を第２絶縁層で完全に充填することができる。これにより、埋め込み絶縁体の突出側面の周囲に、平均して厚い絶縁層を簡単に形成することができる。

本発明によると、トレンチの深部に埋め込み絶縁体が形成されており、トレンチの浅部の壁面に絶縁層が形成されており、その絶縁層の内側にトレンチ内導体が充填されている構成を備えている半導体装置の耐圧を向上させることができる。

以下に説明する実施例の主要な特徴を列記しておく。
（第１特徴） 以下の工程を以下の順序で実施する。
（１）トレンチを形成する；
（２）トレンチの壁面に熱酸化膜を形成する；
（３）トレンチの底面に向けて不純物を注入し、トレンチの底部に接する第２導電型のフローティング半導体領域を形成する；
（４）トレンチの内部に埋め込み絶縁体を堆積させる；
（５）表面から深さＤ２までの範囲の埋め込み絶縁体と熱酸化膜を除去する。

本発明を具現化した半導体装置とその製造方法の実施例を、図１〜図１２を参照して説明する。本実施例は、本発明をトレンチゲート型のＭＯＳＦＥＴに適用したものである。本実施例の半導体装置１０の特徴は、図１に示すように、トレンチＴ内に収容されている導電性部材３６の底部に接している絶縁層が厚く形成されていることである。

図１の断面図を参照して半導体装置１０の構成を説明する。
半導体装置１０は、半導体基板１１の表面１１ａに臨んでいる複数個のｎ^＋型ソース領域６０を備えている。ソース領域６０は、表面１１ａに形成されているソース電極（図示していない。）に接続されている。さらに、半導体装置１０は、ソース領域６０を取り囲んでいるとともに、表面１１ａから所定の深さまでの領域に形成されているｐ型ボディ領域５０を備えている。ボディ領域５０の下部には、ボディ領域５０によってソース領域６０から分離されているｎ⁻型ドリフト領域２０が形成されている。ドリフト領域２０の裏面側には、ｎ^＋型のドレイン領域８０が形成されている。ドレイン領域８０は、半導体基板１１の裏面１１ｂに形成されているドレイン電極（図示していない）に接続されている。

半導体装置１０には、トレンチＴが形成されており、トレンチＴには、熱酸化膜４２，３２（第１絶縁層の実施例）と、埋め込み絶縁体４４と、堆積絶縁層３４（第２絶縁層の実施例）と、導電性部材３６（トレンチ内導体の実施例）が充填されている
トレンチＴは、表面１１ａからソース領域６０を貫通してドリフト領域２０内に至るまで形成されている。トレンチＴは、幅がＬ１の浅部トレンチ３０ａを備えている。また、トレンチＴは、幅がＬ２の深部トレンチ４０を備えている。また、トレンチＴは、幅がＬ１からＬ２に徐々に変化している中間トレンチ３０ｂを備えている。
深部トレンチ４０の内面は、熱酸化膜４２で覆われている。深部トレンチ４０内には、熱酸化膜４２に取り囲まれている状態で、埋め込み絶縁体４４が収容されている。熱酸化膜４２と埋め込み絶縁体４４は、深部トレンチ４０内に収容されている場合と同一の幅で中間トレンチ３０ｂ内に突出している。この突出部の上端面を突出端面４６という。また、突出部の側面（厳密には熱酸化膜４２の外面４２ａ）を突出側面４５という。
また、浅部トレンチ３０ａの内面と、中間トレンチ３０ｂの内面は、熱酸化膜３２で覆われている。熱酸化膜３２の内面と、中間トレンチ３０ｂ内へ突出している埋め込み絶縁体４４の突出端面４６と突出側面４５は、堆積絶縁層３４で覆われている。
そして、導電性部材３６が、堆積絶縁層３４で取り囲まれている状態でトレンチＴ内に収容されている。導電性部材３６は、表面１１ａに形成されているゲート電極（図示していない。）に接続されている。なお、導電性部材３６とボディ領域５０は、導電性部材３６の底面が、ボディ領域５０とドリフト領域２０の界面よりも深部に配置される位置関係で形成されている。

ここで、浅部トレンチ３０ａの一対の壁面を覆っている熱酸化膜３２の内面３２ａ間の幅をＬ３とする。また、浅部トレンチ３０ａの一対の壁面で、熱酸化膜３２の内面３２ａを覆っている堆積絶縁層３４の幅（厚み）をＨ１とする。前記したように、深部トレンチ４０の幅はＬ２である。ここで、Ｌ３と、Ｈ１と、幅Ｌ２は、（Ｌ３−Ｌ２）／４≦Ｈ１の関係に設定されている。
詳細は後述するが、堆積絶縁層３４の内面のうちでは、突出端面４６を覆っている堆積絶縁層３４の内面３４ａが最深であり、それ以外の位置における堆積絶縁層３４の内面はどこをとっても突出端面４６を覆っている堆積絶縁層３４の内面３４ａよりも半導体基板１１の表面１１ａ側に位置している。すなわち、突出端面４６を覆っている部分の周囲に窪みが存在していない。
堆積絶縁層３４の外面は、中間トレンチ３０ｂと深部トレンチ４０が接している位置で最深となっている。その最深部位置３４ｂから突出端面４６を覆う堆積絶縁層３４の内面３４ａまでの距離Ｈ２は、上記幅Ｈ１よりも大きい。

半導体装置１０は、ドリフト領域２０内において深部トレンチ４０の底面に接する範囲に、ｐ型のフローティング半導体領域７０を備えている。
さらに半導体装置１０は、ドリフト領域２０の裏面側にドリフト領域２０と接するｎ^＋型のドレイン領域８０を備えている。そのドレイン領域８０は、半導体基板１１の裏面１１ｂに形成されているドレイン電極（図示していない）に接続されている。

図２〜図１２を参照して半導体装置１０の製造方法を説明する。
半導体装置１０を製造するために、ｎ⁻型の半導体基板１１を準備する。
次に、図２に示すように、半導体基板１１の表面１１ａからｐ型不純物を注入する。その後熱処理を行なうことにより、ｐ型の拡散層であるボディ領域５０を形成する。
次に、トレンチＴを形成する部分で開口しているマスク（図示していない）を半導体基板１１の表面１１ａに形成し、異方性エッチングしてトレンチＴを形成する。トレンチＴの深さは、２．３μｍ〜３．０μｍとする。トレンチＴの幅は、０．４μｍ〜０．５μｍとする。
次に、トレンチＴを洗浄する。

次に、トレンチＴ内に犠牲酸化膜（図示していない）を形成する。
次に、犠牲酸化膜越しに、トレンチＴの底部にｐ型不純物を注入する。
次に、熱処理を行なうことにより、ｐ型の拡散層であるフローティング半導体領域７０（併せて図３参照）を形成する。
次に、犠牲酸化膜とマスクを除去する。

次に、図３に示すように、８００℃〜１１００℃で熱処理し、トレンチＴの壁面と半導体基板１１の表面１１ａに、幅（厚み）が２０ｎｍ〜１００ｎｍの薄い熱酸化膜４２を形成する。
次に、図４に示すように、ＣＶＤ法を用い、トレンチＴ内に埋め込み絶縁体４４（酸化シリコン）を堆積させる。なお、緻密な埋め込み絶縁体４４を形成するために、この時点で熱処理等を行なってもよい。

次に、トレンチＴで開口しているマスク（図示していない）を表面１１ａに形成する。
次に、図５に示すように、ＲＩＥエッチング等の異方性エッチングにより、表面１１ａから深さＤ２に至るまでの埋め込み絶縁体４４と熱酸化膜４２を除去する。これにより、熱酸化膜４２に囲まれた状態で、深部トレンチ４０内に収容されている埋め込み絶縁体４４が形成される。

次に、図６に示すように、ケミカルドライエッチング等の等方性エッチングにより、深部に埋め込み絶縁体４４が充填されているトレンチＴの壁面に等方性エッチングを行う。これによって、埋め込み絶縁体４４の上端近傍がトレンチＴ内に突出し、突出端面４６と突出側面４５が形成される。突出側面４５の周囲に、ポケットＷが形成される。埋め込み絶縁体４４と熱酸化膜４２が深部トレンチ４０を充填しているとともに、同一の幅で中間トレンチ３０ｂ内に突出している構成が得られる。
次に、トレンチＴの内面を洗浄する。

次に、図７に示すように、半導体基板１１に８００℃〜１１００℃で熱処理を施す。これにより、熱酸化膜３２が形成される。熱酸化膜３２は、浅部トレンチ３０ａと中間トレンチ３０ｂの内面と、半導体基板１１の表面１１ａに形成される。浅部トレンチ３０ａと中間トレンチ３０ｂの内面に、膜厚１０ｎｍ〜５０ｎｍの熱酸化膜３２が形成されるように、この工程を実施する。熱酸化膜３２により、熱酸化膜３２とそれが接する半導体層との間に安定した界面が得られる。
この工程により、その内面が熱酸化膜３２で覆われている幅Ｌ１の浅部トレンチ３０ａが形成される。また、その内面が熱酸化膜３２で覆われているとともに、幅がＬ１からＬ２に徐々に変化している中間トレンチ３０ｂが形成される。
次に、図８に示すように、ＣＶＤ法を用いて堆積絶縁層３４を堆積させる。堆積絶縁層３４は、図７に示す工程で形成した熱酸化膜３２の内面３２ａと、ポケットＷ内と、埋め込み絶縁体４４の突出端面４６上に堆積される。ポケットＷ内では、中間トレンチ３０ｂの壁面を覆っている熱酸化膜３２の内面３２ａと、埋め込み絶縁体４４の突出側面４５の双方に、堆積絶縁層３４が堆積する。

ここで、図７に示す状態から図８に示す状態に至るまでの工程を、図９〜図１１を参照して詳細に説明する。
図９は、図７で点線で囲っているＡ部の拡大図である。図１１は、図８で点線で囲っているＡ部の拡大図である。図１０は、図９に示している状態から図１１に示している状態に至る途中の状態を示している。
図９に示すように、埋め込み絶縁体４４の突出側面４５の周囲に、ポケットＷが形成されている。ポケットＷは、突出側面４５に形成されている熱酸化膜４２（深部トレンチ４０の壁面に形成されている熱酸化膜４２の延長）の外面４２ａと、中間トレンチ３０ｂの壁面に形成されている熱酸化膜３２の内面３２ａとの間に形成されている。

ＣＶＤ法を用いることにより、図１０に示すように、トレンチＴ内に堆積絶縁層３４が堆積していく。ポケットＷ内では、中間トレンチ３０ａと中間とレンチ３０ｂの壁面に形成されている熱酸化膜３２の内面３２ａに堆積絶縁層３４が堆積される。また、突出側面４５に形成されている熱酸化膜４２の外面４２ａにも堆積絶縁層３４が堆積される。すなわち、ポケットＷ内では、図１０に示す左方から堆積絶縁層３４が伸びるとともに、図１０に示す右方からも堆積絶縁層３４が伸びる。そして、図１０に一点鎖線で示しているポケットＷの幅の中心線Ｍの位置にまで堆積絶縁層３４が堆積されると、図１１に示すようにポケットＷが堆積絶縁層３４で充填される。

ここで、浅部トレンチ３０ａの一対の壁面を覆っている熱酸化膜３２の内面３２ａ間の幅をＬ３とする（併せて図７、図８参照）。また、熱酸化膜３２の内面を覆っている堆積絶縁層３４の幅（厚み）をＨ１とする。深部トレンチ４０の幅はＬ２であるので、熱酸化膜４２の外面４２ａと、熱酸化膜３２の内面３２ａとの間の距離は、（Ｌ３−Ｌ２）／２となる。これが、ポケットＷの幅となっている。熱酸化膜４２の外面４２ａから中心線Ｍ（図１０参照）までの距離は、（Ｌ３−Ｌ２）／４となる。同様に、熱酸化膜３２の内面３２ａとの間の距離は、（Ｌ３−Ｌ２）／４となる。すなわち、浅部トレンチ３０ａの壁面で熱酸化膜３２を覆っている堆積絶縁層３４の幅Ｈ１が、このポケットＷの半分の幅（Ｌ３−Ｌ２）／４よりも大きくなるまで堆積絶縁層３４を堆積させる。これにより、ポケットＷが堆積絶縁層３４で充填される。
上記した構成によると、図１１に示すように、堆積絶縁層３４の外面のうちの最深部位置３４ｂから埋め込み絶縁体４４の突出端面４６を覆っている堆積絶縁層３４の内面３４ａまでの距離Ｈ２を、幅Ｈ１よりも大きくすることができる。また、ポケットＷに堆積する堆積絶縁層３４の内面には、図１０に示すような、堆積絶縁層３４の堆積途中に観測される窪みＣが残存していないように構成することができる。

上述したように、堆積絶縁層３４を形成した後に、図１２に示すように、堆積絶縁層３４に取り囲まれた状態で、トレンチ内に導電性部材３６を充填する。
そして、表面１１ａ上に形成された導電性部材３６を除去し、既知の方法で、ソース領域６０とドレイン領域８０を形成する。また、既知の方法で、ソース領域６０に接続されているソース電極や、導電性部材３６に接続されているゲート電極や、ドレイン領域８０に接続されているドレイン電極を形成する。

半導体装置１０のソース領域６０を接地し、ドレイン領域８０に正電圧を印加し、導電性部材３６に閾値以上のゲート電圧を印加する。これにより、ｐ型のボディ領域５０のうちで熱絶縁膜３２と堆積酸化膜３４を介して導電性部材３６と対向する箇所がｎ型に反転し、チャネル領域（図示していない）が形成される。チャネル領域を介し、ソース領域６０とドレイン領域８０の間を電流が流れる。
また、導電性部材３６に印加する電圧を０Ｖとする。これにより、前記したチャネル領域が消滅し、ソース領域６０とドレイン領域８０の間を電流が流れなくなる。

本実施例の半導体装置１０では、中間トレンチ３０ｂの壁面に、熱酸化膜３２と堆積絶縁層３４の双方が形成されている。堆積絶縁層３４の内面に導電性部材３６が形成されている。導電性部材３６と半導体層は、熱酸化膜３２と堆積絶縁層３４によって絶縁される。導電性部材３６と半導体層を絶縁する絶縁層の厚みを、必要なだけ厚く形成することができる。半導体装置１０では、導電性部材３６の内面のうちの最深部位置３４ｂが、埋め込み絶縁体４４の前記した突出端面４６を覆っている範囲内にある。すなわち、埋め込み絶縁体４４の突出端面４６を覆っている堆積絶縁層３４と、浅部トレンチ３０ａと中間トレンチ３０ｂの壁面を覆っている熱酸化膜３２の内面３２ａを覆っている堆積絶縁層３４の間に、窪みＣが存在していない。これによって、最も厚くしたい部分での絶縁層の厚みが確保されている。絶縁層の耐圧を向上させ、半導体装置の耐圧を向上させることができる。

また、半導体装置１０では、導電性部材３６の底部を取り囲む絶縁層として、厚い堆積絶縁層３４を別途形成しているので、熱酸化膜３２を厚く形成する必要がない。導電性部材３６の底部を取り囲む絶縁層を厚く形成しながら、トレンチＴ内の導電性部材３６の側面には比較的薄い絶縁層を形成することができる。これにより、半導体装置１０がオン状態となるのに必要な閾値電圧を低減化することができる。
本実施例の半導体装置１０によると、高い耐圧と低い閾値電圧を兼ね備えた半導体装置を実現することができる。

本実施例の半導体装置１０では、ポケットＷに堆積する堆積絶縁層３４の上面に窪みＣ（図１０と図１１参照）がなくなるまで堆積絶縁層３４を堆積する場合について説明した。このように、堆積絶縁層３４でポケットＷを完全に充填することが好ましいが、完全に充填しなくてもよい。したがって、ポケットＷに堆積する堆積絶縁層３４の上面には窪みＣがあってもよい。このような構成であっても、熱酸化膜３２の内面３２ａを覆う堆積絶縁層３４を形成することにより、従来のように絶縁層が局所的に薄く形成されることを回避することができる。
本実施例の半導体装置１０では、半導体装置１０の深部トレンチ４０の内面が熱酸化膜４２で覆われている場合について説明したが、深部トレンチ４０の内面は熱酸化膜４２で覆われていなくてもよい。深部トレンチ４０は、埋め込み絶縁体４４のみで充填されていてもよい。
本実地例の半導体装置１０では、半導体装置１０がトレンチＴの底部に接しているｐ型のフローティング半導体領域７０を備えている場合について説明したが、フローティング半導体領域７０はなくてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

半導体装置１０の要部断面図である。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 半導体装置１０の製造工程を示す。 従来のＭＯＳＦＥＴ１００の要部断面図である。 従来のＭＯＳＦＥＴ１００の製造工程を示す。 従来のＭＯＳＦＥＴ１００の製造工程を示す。 従来のＭＯＳＦＥＴ１００の製造工程を示す。

符号の説明

１０：半導体装置
１１：半導体基板
１１ａ：表面
１１ｂ：裏面
２０：ドリフト領域
３０ａ：浅部トレンチ
３０ｂ：中間トレンチ
３２：熱酸化膜
３２ａ：内面
３４：堆積酸化層
３４ａ：内面
３６：導電性部材
４０：深部トレンチ
４２：熱酸化膜
４２ａ：外面
４４：埋め込み絶縁体
４５：突出側面
４６：突出端面
５０：ボディ領域
６０：ソース領域
７０：フローティング半導体領域
８０：ドレイン領域
Ｃ：窪み
Ｍ：中心線
Ｔ：トレンチ
Ｗ：ポケット

Claims (6)

1. 半導体層に形成されているトレンチに、第１絶縁層と、埋め込み絶縁体と、第２絶縁層と、トレンチ内導体が充填されている半導体装置であり、
   トレンチが、幅Ｌ１の浅部トレンチと、幅Ｌ２（ただし、Ｌ２＜Ｌ１）の深部トレンチと、幅がＬ１からＬ２に徐々に変化している中間トレンチを備えており、
   埋め込み絶縁体が、深部トレンチを充填しているとともに、同一の幅で中間トレンチ内に突出しており、
   第１絶縁層が、浅部トレンチの壁面と、中間トレンチの壁面を覆っており、
   第２絶縁層が、第１絶縁層の内面と、中間トレンチ内へ突出している埋め込み絶縁体の突出側面と突出端面を覆っており、
   トレンチ内導体が、第２絶縁層で取り囲まれている状態でトレンチ内に収容されており、
   第２絶縁層の内面のうちの最深部位置が、突出端面を覆っている範囲内にあることを特徴とする半導体装置。
2. 前記浅部トレンチの一対の壁面を覆っている前記第１絶縁層の内面間の距離をＬ３とし、
   前記浅部トレンチの一対の壁面で前記第１絶縁層の内面を覆っている前記第２絶縁層の幅をＨ１としたときに、
   （Ｌ３−Ｌ２）／４≦Ｈ１の関係であることを特徴とする請求項１の半導体装置。
3. 前記第２絶縁層の外面のうちの最深部位置から、前記突出端面を覆っている前記第２絶縁層の内面までの距離Ｈ２が、前記幅Ｈ１よりも大きいことを特徴とする請求項２の半導体装置。
4. 半導体層の表面の一部に臨んでいるとともに、前記浅部トレンチに接している第１導電型の第１半導体領域と、
   第１半導体領域を取り囲んでいるとともに、前記突出端面を覆っている前記第２絶縁層の内面よりも半導体層の表面側に形成されている第２導電型の第２半導体領域と、
   第２半導体領域の下部に形成されており、第２半導体領域によって第１半導体領域から分離されている第１導電型の第３半導体領域を備えていることを特徴とする請求項１〜３のいずれかの半導体装置。
5. 前記第３半導体領域内の前記深部トレンチの底部に接する範囲に、第２導電型のフローティング半導体領域が形成されていることを特徴とする請求項４の半導体装置。
6. 半導体層の表面から半導体層の深さ方向にトレンチを形成する工程と、
   トレンチの内部に埋め込み絶縁体を堆積させる工程と、
   表面から所定深さまでの埋め込み絶縁体を除去する工程と、
   前記所定深さまでの埋め込み絶縁体が除去されたトレンチの壁面に等方性エッチングを行い、埋め込み絶縁体の上端部近傍の周囲にポケットを形成する工程と、
   等方性エッチングしたトレンチの壁面を熱処理して第１絶縁層を形成する工程と、
   第１絶縁層が形成されたトレンチ内に第２絶縁層を堆積する工程と、
   第２絶縁層が形成されたトレンチ内にトレンチ内導体を充填する工程と、
   を備えており、
   第２絶縁層を堆積する工程では、ポケットに堆積する第２絶縁層の内面に窪みがなくなるまで第２絶縁層を堆積することを特徴とする半導体装置の製造方法。

Images