JP5936616B2 - ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ - Google Patents

ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ Download PDF

Info

Publication number
JP5936616B2
JP5936616B2 JP2013536774A JP2013536774A JP5936616B2 JP 5936616 B2 JP5936616 B2 JP 5936616B2 JP 2013536774 A JP2013536774 A JP 2013536774A JP 2013536774 A JP2013536774 A JP 2013536774A JP 5936616 B2 JP5936616 B2 JP 5936616B2
Authority
JP
Japan
Prior art keywords
region
field
extended drain
integrated circuit
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013536774A
Other languages
English (en)
Other versions
JP2013545304A5 (ja
JP2013545304A (ja
Inventor
ピー ペンハルカル サミール
ピー ペンハルカル サミール
リン ジョン
リン ジョン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2013545304A publication Critical patent/JP2013545304A/ja
Publication of JP2013545304A5 publication Critical patent/JP2013545304A5/ja
Application granted granted Critical
Publication of JP5936616B2 publication Critical patent/JP5936616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本願は、集積回路に関し、更に特定して言えば、集積回路における拡張されたドレインＭＯＳトランジスタに関連する。
集積回路は、例えば、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）トランジスタ、二重拡散金属酸化物半導体（ＤＭＯＳ）トランジスタ、又はドレイン拡張された金属酸化物半導体（ＤＥＭＯＳ）トランジスタなど、チャネル領域に近接するドレイン領域にドリフト領域を備えた、拡張されたドレイン金属酸化物半導体（ＭＯＳ）トランジスタを含み得る。一般に、ドリフト領域における平均ドーピングは、ＭＯＳトランジスタのソース領域における平均ドーピング濃度の半分未満である。フィールドギャップＭＯＳトランジスタと呼ぶこともある、ゲート拡張フィールドプレートにより覆われたドリフト領域を備えた拡張されたドレインＭＯＳトランジスタは、１０ボルトを上回る降伏電圧を呈し得るが、フィールドプレートを終端するドレイン内のフィールド酸化物要素に起因してドレインにおいて望ましくなく大きな抵抗を有し得る。能動ギャップＭＯＳトランジスタと呼ぶこともある、ドリフト領域の上にフィールドプレートがない拡張されたドレインＭＯＳトランジスタは、望ましくないことに、１０ボルトを下回る降伏電圧と、ゲートの端部におけるホットキャリア生成に起因する劣化された信頼性とを呈し得る。
集積回路が、並列の交互の能動ギャップドリフト領域及びフィールドギャップドリフト領域を備えた、拡張されたドレインＭＯＳトランジスタを含み得る。拡張されたドレインＭＯＳトランジスタは、フィールドギャップドリフト領域の上にフィールドプレートを有するゲートを含む。拡張されたドレインＭＯＳトランジスタの対称ネステッド（nested）構成が形成され得る。集積回路を形成するプロセスが開示される。
製造の連続的な段階で示す、一実施例に従って形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタを含む集積回路の斜視図である。 製造の連続的な段階で示す、一実施例に従って形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタを含む集積回路の斜視図である。
別の実施例に従って形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタを含む集積回路の斜視図である。
更なる実施例に従って形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタを含む集積回路の斜視図である。
一実施例に従って対称ネステッド構成に形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタを含む集積回路の上面図である。 一実施例に従って対称ネステッド構成に形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタを含む集積回路の断面図である。
集積回路が、多数の並列の交互の能動ギャップドリフト領域及びフィールドギャップドリフト領域を備えた、ハイブリッド能動フィールドギャップ拡張されたドレインＭＯＳトランジスタを含み得る。フィールドプレートはゲートのエクステンション（extension）である。フィールドプレートは、拡張されたドレインＭＯＳトランジスタのドレインにおけるフィールド酸化物要素で終端する。
図１Ａ及び図１Ｂは、製造の連続的な段階で示す、一実施例に従って形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタ１０２を含む集積回路１００を図示する。集積回路１００は、基板１０４の中及び上に形成され、基板１０４は、単結晶シリコンウエハ、ＳＯＩ（シリコンオンインシュレータ）ウエハ、異なる結晶配向の領域を備えたハイブリッド配向技術（ＨＯＴ）ウエハ、又は集積回路１００の製造に適した他の材料、であり得る。拡張されたドレインＭＯＳトランジスタ１０２の拡張されたドレイン１０６が、拡張されたドレインＭＯＳトランジスタ１０２のチャネル領域１０８に接して、基板１０４内に形成される。拡張されたドレイン１０６はドリフト領域１１０を含む。拡張されたドレイン１０６は、例えば、拡張されたドレイン１０６のためのエリアを露出させるように、フォトリソグラフィプロセスにより基板１０４の上にフォトレジストのイオン注入マスクを形成する工程、イオン注入マスクにより露出されたエリアにおいて基板１０４にドーパントをイオン注入する工程、注入されたドーパントを活性化するようにイオン注入マスクを取り除き、基板１０４をアニールする工程を含むプロセスにより、形成され得る。フィールド酸化物要素１１２が、ドリフト領域１１０に近接する拡張されたドレイン１０６内に形成される。フィールド酸化物１１２は、例えば、２５０〜６００ナノメートル厚みの二酸化シリコンで主として構成され得る。フィールド酸化物要素１１２は、図１Ａに示したようなシャロートレンチアイソレーション（ＳＴＩ）プロセスにより、シリコンの局所酸化（ＬＯＣＯＳ）プロセスにより、又は他の方法により、形成され得る。ＳＴＩプロセスが、基板１０４上に酸化物層を形成する工程、酸化物層上にシリコンナイトライド層を形成する工程、フィールド酸化物１１２のためのエリアを露出させるようにシリコンナイトライド層をパターニングする工程、露出されたエリアにおける基板１０４内のトレンチをフィールド酸化物１１２の所望の厚みに適切な深さまでエッチングする工程、トレンチの側壁及び底部上に熱的酸化物の層を成長させる工程、化学気相成長（ＣＶＤ）、高密度プラズマ（ＨＤＰ）、又は高アスペクト比プロセス（ＨＡＲＰ）により、二酸化シリコンでトレンチを充填する工程、不要な二酸化シリコンをシリコンナイトライド層の上面からを取り除く工程、及びシリコンナイトライド層を取り除く工程を含み得る。ＬＯＣＯＳプロセスが、基板１０４上に酸化物層を形成する工程、酸化物層上にシリコンナイトライド層を形成する工程、フィールド酸化物１１２のためのエリアを露出させるようにシリコンナイトライド層をパターニングする工程、露出されたエリアにおける基板１０４の上面において、フィールド酸化物１１２の所望の厚みに適切な厚みまで熱的酸化物を成長させる工程、及びシリコンナイトライド層を取り除く工程を含み得る。
拡張されたドレイン１０６はフィールド酸化物要素１１２下に延びる。本実施例の代替の実現例では、フィールド酸化物要素１１２は、拡張されたドレイン１０６が形成される前に形成されてもよい。
図１Ｂを参照すると、ゲート誘電体層１１４が、チャネル領域１０８及びドリフト領域１１０の上で基板１０４上に形成される。ゲート誘電体層１１４は、例えば、二酸化シリコン、シリコンオキシナイトライド、アルミニウム酸化物、アルミニウムオキシナイトライド、ハフニウム酸化物、ハフニウムシリケート、ハフニウムシリコンオキシナイトライド、ジルコニウム酸化物、ジルコニウムシリケート、ジルコニウムシリコンオキシナイトライド、前述の材料の組み合わせ、又は他の絶縁性材料、の１つ又は複数の層であり得る。ゲート誘電体層１１４は、５０℃〜８００℃の温度のプラズマを含む窒素又は窒素含有雰囲気ガスへの露出の結果として窒素を含み得る。ゲート誘電体層１１４の厚みは、ゲート・ソースバイアスのボルト当り２．５〜３．０ナノメートルであり得る。ゲート誘電体層１１４は、種々のゲート誘電体形成プロセス、例えば、熱酸化、酸化物層のプラズマ窒化、及び／又は原子層堆積（ＡＬＤ）による誘電性材料堆積、のうち任意のものにより形成され得る。
拡張されたドレインＭＯＳトランジスタ１０２のゲート１１６が、ドリフト領域１１０の能動ギャップ領域１１８を露出させるように、及び能動ギャップ領域１１８間にフィールド酸化物要素１１２上に延びるフィールドプレート１２０を形成するように、ゲート誘電体層１１４上に形成される。ゲート１１６は、例えば、ゲート誘電体層１１４の上に、通常ポリシリコンと呼ばれる多結晶シリコンなどのゲート材料の層を形成する工程、ゲート１１６のためのエリアを覆うようにフォトリソグラフィプロセスを用いてゲート材料層の上にフォトレジストを含むゲートエッチマスクを形成する工程、ゲートエッチマスクにより露出されたエリアにおいてゲート材料層から材料を取り除く反応性イオンエッチング（ＲＩＥ）プロセスによりゲートエッチングプロセスを実行する工程、及びゲートエッチマスクを取り除く工程を含むプロセスにより、形成され得る。
フィールドプレート１２０の下のドリフト領域１１０のエリアは、フィールドギャップドリフト領域である。本実施例の１つのバージョンにおいて、近接するフィールドプレート１２０間の各能動ギャップ領域１１８の能動ギャップ幅１２２は２ミクロン未満である。更なるバージョンにおいて、各能動ギャップ領域１１８の能動ギャップ幅１２２は１ミクロン未満である。ゲート側壁スペーサが、ゲート１１６の横方向表面上に形成され得る。
ドレインコンタクト拡散された領域１２４が、能動ギャップ領域１１８及びフィールド酸化物要素１１２に接して、拡張されたドレイン１０６内に形成される。拡張されたドレインＭＯＳトランジスタ１０２のソース１２６が、チャネル領域１０８に接して且つ拡張されたドレイン１０６の反対側に、基板１０４内に形成される。ドレインコンタクト拡散された領域１２４及びソース１２６は、例えば、ドレインコンタクト拡散された領域１２４のためのエリア及びソース１２６のためのエリアを露出させるようにフォトリソグラフィプロセスにより、集積回路１００の既存の上面の上にフォトレジストのイオン注入マスクを形成する工程、イオン注入マスクにより露出されたエリアにおいて基板１０４にドーパントをイオン注入する工程、注入されたドーパントを活性化するようにイオン注入マスクを取り除き、基板１０４をアニールする工程、を含むプロセスにより、同時に形成され得る。
バックゲートコンタクト拡散された領域１２８が、チャネル領域１０８との電気的接続をするように基板１０４内に形成され得る。バックゲートコンタクト拡散された領域１２８は、形成される場合、図１Ｂに示したように分布され得るか、又は局地化されてもよい。バックゲートコンタクト拡散された領域１２８は、例えば、バックゲートコンタクト拡散された領域１２８のためのエリアを露出させるようにフォトリソグラフィプロセスにより、集積回路１００の既存の上面の上にフォトレジストのイオン注入マスクを形成する工程、イオン注入マスクにより露出されたエリアにおいてドーパントを基板１０４にイオン注入する工程、注入されたドーパントを活性化するようにイオン注入マスクを取り除き、基板１０４をアニールする工程、を含むプロセスにより形成され得る。
ソースコンタクト１３０が、ソース１２６上、及び任意選択で存在する場合はバックゲートコンタクト拡散された領域１２８上に、形成される。ドレインコンタクト１３２が、ドレインコンタクト拡散された領域１２４上に形成される。本実施例の１つのバージョンにおいて、ドレインコンタクト１３２が、各能動ギャップ領域１１８に近接して及びフィールド酸化物要素１１２に重なる各フィールドプレート１２０の反対側で各フィールド酸化物要素１１２に近接して、形成される。コンタクト１３０及び１３２は、例えば、フォトリソグラフィプロセスによって形成されたコンタクトフォトレジストパターンを備えた基板１０４の上のプレメタル誘電体（ＰＭＤ）層の上面上のコンタクトエリアを画定する工程、基板１０４を露出させるようにＲＩＥプロセスを用いてＰＭＤ層材料を取り除くことによりコンタクトエリア内のコンタクトホールをエッチングする工程、及びチタンなどのコンタクトライナー金属及び典型的にタングステンであるコンタクト充填金属で、コンタクトホールを充填し、その後、エッチング及び／又はＣＭＰ方法を用いたＰＭＤ層の上面からのコンタクト充填金属の除去が続く工程、を含むプロセスにより、形成され得る。
拡張されたドレインＭＯＳトランジスタ１０２のオペレーションの間、能動ギャップ領域１１８は、ドリフト領域１１０を介して所望のインピーダンスを提供し得、一方、フィールドプレート１２０は、所望の高降伏電圧と所望のレベルのホットキャリア信頼性を提供するように能動ギャップ領域１１８における電界を低減し得る。
本実施例の１つのバージョンにおいて、拡張されたドレインＭＯＳトランジスタ１０２は図１Ａ及び図１Ｂに示すようにｎチャネルであり得る。別のバージョンにおいて、拡張されたドレインＭＯＳトランジスタ１０２はｐチャネルであってもよい。
図２は、別の実施例に従って形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタ２０２を含む集積回路２００を図示する。拡張されたドレインＭＯＳトランジスタ２０２のゲート２０６が、先細のフィールドプレート２０８を有するようにゲート誘電体層２０４上に形成される。フィールド酸化物要素２１２の上の各先細のフィールドプレート２０８のドレイン端部幅２１０が、先細のフィールドプレート２０８の、対応するフィールド酸化物要素２１２とは反対側の各先細のフィールドプレート２０８のソース端部幅２１４より少なくとも１００ナノメートル短い。本実施例の１つのバージョンにおいて、各能動ギャップ領域２１８のソース端部能動ギャップ幅２１６は２ミクロン未満である。更なるバージョンにおいて、各能動ギャップ領域２１８のソース端部能動ギャップ幅２１６は１ミクロン未満である。各先細のフィールドプレート２０８のドレイン端部幅２１０及びソース端部幅２１４は、能動ギャップ領域の上面の各点が、フィールドギャップドリフト領域における近接するフィールドプレートから１ミクロン内にあるようにする。先細のフィールドプレート２０８及び能動ギャップ領域２１８の寸法は、降伏電圧、オン状態電流、及びホットキャリア信頼性の所望の値を提供するように調節され得る。
本実施例の１つのバージョンにおいて、図２に示すように、拡張されたドレインＭＯＳトランジスタ２０２はｎチャネルであり得る。別のバージョンにおいて、拡張されたドレインＭＯＳトランジスタ２０２はｐチャネルであってよい。
図３は、更なる実施例に従って形成されたハイブリッド能動フィールドギャップ拡張されたドレインＭＯＳトランジスタ３０２を含む集積回路３００の斜視図である。拡張されたドレインＭＯＳトランジスタ３０２のゲート３０６が、逆向き（retrograde）先細のフィールドプレート３０８を有するように、ゲート誘電体層３０４の上に形成される。フィールド酸化物要素３１２の上の各逆向き先細のフィールドプレート３０８のドレイン端部幅３１０が、逆向き先細のフィールドプレート３０８の、対応するフィールド酸化物要素３１２とは反対側の各逆向き先細のフィールドプレート３０８のソース端部幅３１４より少なくとも１００ナノメートル大きい。本実施例の１つのバージョンにおいて、各能動ギャップ領域３１８のソース端部能動ギャップ幅３１６は、２ミクロン未満である。更なるバージョンにおいて、各能動ギャップ領域３１８のソース端部能動ギャップ幅３１６は、１ミクロン未満である。逆向き先細のフィールドプレート３０８及び能動ギャップ領域３１８の寸法は、降伏電圧、オン状態電流、及びホットキャリア信頼性の所望の値を提供するように調節され得る。
本実施例の１つのバージョンにおいて、図３に示すように、拡張されたドレインＭＯＳトランジスタ３０２はｎチャネルであり得る。別のバージョンにおいて、拡張されたドレインＭＯＳトランジスタ３０２はｐチャネルであってもよい。
図４Ａ及び図４Ｂは、一実施例に従って対称ネステッド構成に形成されたハイブリッド能動フィールドギャップ拡張ドレインＭＯＳトランジスタ４０２を含む集積回路４００を図示する。図４Ａを参照すると、拡張されたドレインＭＯＳトランジスタ４０２は、第１の部分４０４及び第２の部分４０６を含む。フィールド酸化物要素４０８が、図４Ａに示すような交互の線形構成で、第１の部分４０４及び第２の部分４０６内の拡張されたドレインＭＯＳトランジスタ４０２の拡張されたドレイン内に形成される。拡張されたドレインは、フィールド酸化物要素４０８下に及びフィールド酸化物要素４０８を横方向に過ぎて延び、第１の部分４０４内の第１のドリフト領域と第２の部分４０６内の第２のドリフト領域とを含む。拡張されたドレインＭＯＳトランジスタ４０２は、第１のドリフト領域に接する第１の部分４０４内の第１のチャネル領域を含み、更に、第２のドリフト領域に接する第２の部分４０６内の第２のチャネル領域を含み、第２のチャネル領域が、拡張されたドレインの第１のチャネル領域とは逆側に位置するようになっている。第１のゲート部４１０及び第２のゲート部４１２が、それぞれ、第１のドリフト領域及び第１のチャネル領域の上の、及び第２のドリフト領域及び第２のチャネル領域の上の、ゲート誘電体層上に形成される。第１のゲート部４１０及び第２のゲート部４１２は、任意選択で、拡張されたドレインＭＯＳトランジスタ４０２の一端又は両端上において接合され得る。第１のゲート部４１０は、フィールド酸化物要素４０８上に延びる第１のフィールドプレート４１４を含む。第１のフィールドプレート４１４は、第１の部分４０４において、第１の能動ギャップ領域４１６と交互に、第１のフィールドギャップドリフト領域を覆う。第２のゲート部４１２は、フィールド酸化物要素４０８上に延びる第２のフィールドプレート４１８を含む。第２のフィールドプレート４１８は、第２の部分４０６において、第２の能動ギャップ領域４２０と交互に、第２のフィールドギャップドリフト領域を覆う。第１のフィールドプレート４１４は第２の能動ギャップ領域４２０と整合され、第２のフィールドプレート４１８は第１の能動ギャップ領域４１６と整合される。本実施例の１つのバージョンにおいて、近接する第１のフィールドプレート４１４間の各第１の能動ギャップ領域４１６の、及び近接する第２のフィールドプレート４１８間の各第２の能動ギャップ領域４２０の、能動ギャップ幅は、２ミクロン未満である。更なるバージョンにおいて、各第１の能動ギャップ領域４１６及び各第２の能動ギャップ領域４２０の能動ギャップ幅は、１ミクロン未満である。
第１のソース４２２が、第１のチャネル領域に接し且つ第１のゲート部４１０に近接して、第１の部分４０４内に形成される。第１のバックゲートコンタクト拡散された領域４２４が、第１のチャネル領域との電気的接続をするように第１のソース４２２に近接して形成され得る。第２のソース４２６が、第２のチャネル領域に接し且つ第２のゲート部４１２に近接して第２の部分４０６内に形成される。第２のバックゲートコンタクト拡散された領域４２８が、第２のチャネル領域との電気的接続をするように第２のソース４２６に近接して形成され得る。ドレインコンタクト拡散された領域４３０が、第１の能動ギャップ領域４１６及び第２の能動ギャップ領域４２０に接し且つフィールド酸化物要素４０８に接して、拡張されたドレイン内に形成される。
ドレインコンタクト４３２が、第１の能動ギャップ領域４１６及び第２の能動ギャップ領域４２０に近接するドレインコンタクト拡散された領域４３０上に形成されて、各ドレインコンタクト４３２が、対応する近接する能動ギャップ領域４１６又は４２０、及び能動ギャップ領域の反対側の対応するフィールドギャップドリフト領域に、ドレイン電流を提供するようにする。本実施例の１つのバージョンにおいて、ドレインコンタクト４３２が、各第１の能動ギャップ領域４１６及び各第２の能動ギャップ領域４２０に近接して形成される。第１のソースコンタクト４３４が、第１のソース４２２上に、及び任意選択で存在する場合第１のバックゲートコンタクト拡散された領域４２４上に、形成される。第２のソースコンタクト４３６が、第２のソース４２６上に、及び任意選択で存在する場合第２のバックゲートコンタクト拡散された領域４２８上に、形成される。フィールド酸化物要素４０８、第１の能動ギャップ領域４１６及び第２の能動ギャップ領域４２０、第１のフィールドギャップドリフト領域及び第２のフィールドギャップドリフト領域、及びドレインコンタクト拡散された領域４３０の寸法及び位置は、拡張されたドレインＭＯＳトランジスタ４０２の全体的エリアを低減するように調節され得る一方、所望のオン状態電流、所望の降伏電圧及び所望のホットキャリア信頼性を提供する。
図４Ｂを参照すると、拡張されたドレイン４３８は、基板４４０内に形成され、第１の部分４０４内の第１のドリフト領域４４２と、第２の部分４０６内の第２のドリフト領域４４４とを含む。第１のゲート部４１０は第１のゲート誘電体層４４６上に形成され、第２のゲート部４１２は第２のゲート誘電体層４４８上に形成される。
本実施例の１つのバージョンにおいて、拡張されたドレインＭＯＳトランジスタ４０２は、図４Ｂに示すようにｎチャネルであり得る。別のバージョンにおいて、拡張されたドレインＭＯＳトランジスタ４０２はｐチャネルであってもよい。
本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims (23)

  1. 基板と、
    拡張ドレイン金属酸化物半導体（ＭＯＳ）トランジスタと、
    を含む、集積回路であって、
    前記拡張ドレインＭＯＳトランジスタが、
    前記基板内の拡張ドレインであって、前記拡張ドレインがドリフト領域を含み、前記ドリフト領域が、交互のフィールドギャップドリフト領域と能動ギャップ領域とを含む、前記拡張ドレインと、
    前記基板内のチャネル領域であって、前記ドリフト領域に接する前記チャネル領域と、
    前記フィールドギャップドリフト領域の近傍であり且つ前記チャネル領域と反対側に位置する、前記拡張ドレイン内のフィールド酸化物要素であって、前記拡張ドレインが前記フィールド酸化物要素下に延びる、前記フィールド酸化物要素と、
    前記チャネル領域と前記ドリフト領域との上で前記基板上のゲート誘電体層と、
    前記チャネル領域の上の前記ゲート誘電体層上のゲートであって、前記ゲートが前記フィールドギャップドリフト領域の上のフィールドプレートを含み、前記フィールドプレートが前記フィールド酸化物要素上に延びる、前記ゲートと、
    前記能動ギャップ領域と前記フィールド酸化物要素とに接する、前記拡張ドレイン内のドレインコンタクト拡散領域と、
    前記ドレイコンタクト拡散領域上のドレインコンタクトであって、各前記能動ギャップ領域に近接する少なくとも１つの前記ドレインコンタクトと、前記フィールド酸化物要素に重なる前記フィールドプレートと反対側の前記フィールド酸化物要素に近接する少なくとも１つの前記ドレインコンタクトとがある、前記ドレインコンタクトと、
    前記チャネル領域に接し且つ前記ゲートに近接する、前記基板内のソースと、
    を含む、集積回路。
  2. 請求項１に記載の集積回路であって、
    前記フィールド酸化物要素の上の各前記フィールドプレートのドレイン端部幅が、前記フィールドプレートの前記フィールド酸化物要素と反対側の各前記フィールドプレートのソース端部幅より少なくとも１００ナノメートル小さくなるように、前記フィールドプレートが先細の形状を有する、集積回路。
  3. 請求項１に記載の集積回路であって、
    前記フィールド酸化物要素の上の各前記フィールドプレートのドレイン端部幅が、前記フィールドプレートの前記フィールド酸化物要素と反対側の各前記フィールドプレートのソース端部幅より少なくとも１００ナノメートル大きくなるように、前記フィールドプレートが、逆向き（ｒｅｔｏｒｏｇｒａｄｅ）先細の形状を有する、集積回路。
  4. 請求項１に記載の集積回路であって、
    前記拡張ドレインＭＯＳトランジスタがｎチャネルである、集積回路。
  5. 請求項１に記載の集積回路であって、
    前記拡張ドレインＭＯＳトランジスタがｐチャネルである、集積回路。
  6. 請求項１に記載の集積回路であって、
    前記フィールド酸化物要素がシャロートレンチアイソレーション（ＳＴＩ）構造を含む、集積回路。
  7. 請求項１に記載の集積回路であって、
    前記フィールド酸化物要素がシリコンの局所酸化（ＬＯＣＯＳ）構造を含む、集積回路。
  8. 請求項１に記載の集積回路であって、
    近接する前記フィールドプレートの間の各前記能動ギャップ領域の能動ギャップ幅が２ミクロンより小さい、集積回路。
  9. 請求項１に記載の集積回路であって、
    近接する前記フィールドプレートの間の各前記能動ギャップ領域の能動ギャップ幅が１ミクロンより小さい、集積回路。
  10. 基板と、
    対称ネステッド（ｎｅｓｔｅｄ）構成の拡張ドレインＭＯＳトランジスタと、
    を含む、集積回路であって、
    前記拡張ドレインＭＯＳトランジスタが、
    前記基板内の拡張ドレインであって、前記拡張ドレインが、前記拡張ドレインＭＯＳトランジスタの第１の部分内の第１のドリフト領域と、前記拡張ドレインＭＯＳトランジスタの第２の部分内の第２のドリフト領域とを含み、前記第１のドリフト領域が、交互の第１のフィールドギャップドリフト領域と第１の能動ギャップ領域とを含み、前記第２のドリフト領域が、交互の第２のフィールドギャップドリフト領域と第２の能動ギャップ領域とを含み、前記第１のフィールドギャップドリフト領域が前記第２の能動ギャップ領域に整列され、前記第２のフィールドギャップドリフト領域が前記第１の能動ギャップ領域に整列される、前記拡張ドレインと、
    前記第１の部分内の前記基板内の第１のチャネル領域であって、前記第１のドリフト領域に接する、前記第１のチャネル領域と、
    前記第２の部分内の前記基板内の第２のチャネル領域であって、前記第２のチャネル領域が前記第２のドリフト領域に接し、前記第２のチャネル領域が前記拡張ドレインの前記第１のチャネル領域と反対側に位置する、前記第２のチャネル領域と、
    前記拡張ドレインにおいて交互の線形構成に配置されるフィールド酸化物要素であって、前記拡張ドレインが前記フィールド酸化物要素下に延びるように、且つ、前記フィールド酸化物要素が、前記第１のチャネル領域と反対側の前記第１のフィールドギャップドリフト領域に近接して且つ前記第２のチャネル領域と反対側の前記第２のフィールドギャップドリフト領域に近接して位置する、前記フィールド酸化物要素と、
    前記第１のチャネル領域と前記第１のドリフト領域との上であり、且つ、前記第２のチャネル領域と前記第２のドリフト領域との上の、前記基板上のゲート誘電体層と、
    前記第１のチャネル領域の上の前記ゲート誘電体層上の第１のゲート部であって、前記第１のゲート部が前記第１のフィールドギャップドリフト領域の上の第１のフィールドプレートを含み、前記第１のフィールドプレートが前記フィールド酸化物要素上に延びる、前記第１のゲート部と、
    前記第２のチャネル領域の上の前記ゲート誘電体層上の第２のゲート部であって、前記第２のゲート部が前記第２のフィールドギャップドリフト領域の上の第２のフィールドプレートを含み、前記第２のフィールドプレートが前記フィールド酸化物要素上に延びる、前記第２のゲート部と、
    前記第１のチャネル領域に接し且つ前記第１のゲート部に近接する、前記基板内の第１のソースと、
    前記第２のチャネル領域に接し且つ前記第２のゲート部に近接する、前記基板内の第２のソースと、
    前記第１の能動ギャップ領域と前記第２の能動フィールド領域と前記フィールド酸化物要素とに接する、前記拡張ドレイン内のドレインコンタクト拡散領域と、
    前記第１の能動ギャップ領域と前記第２の能動ギャップ領域とに近接する、前記ドレインコンタクト拡散領域上のドレインコンタクトと、
    前記第１のソース上の第１のソースコンタクトと、
    前記第２のソース上の第２のソースコンタクトと、
    を含む、集積回路。
  11. 請求項１０に記載の集積回路であって、
    近接する、前記第１のフィールドプレートと第２のフィールドプレートの間の前記第１の能動ギャップ領域と前記第２の能動ギャップ領域の各々の能動ギャップ幅が２ミクロンより小さい、集積回路。
  12. 請求項１０に記載の集積回路であって、
    近接する前記第１のフィールドプレートの間の前記第１の能動ギャップ領域と前記第２の能動ギャップ領域の各々の能動ギャップ幅が１ミクロンより小さい、集積回路。
  13. 基板を提供することと、
    拡張ドレインＭＯＳトランジスタを形成することと、
    を含む、集積回路を形成するプロセスであって、
    前記拡張ドレインＭＯＳトランジスタを形成することが、
    前記基板内に拡張ドレインを形成する工程であって、前記拡張ドレインが、交互のフィールドギャップドリフト領域と能動ギャップ領域とを備えたドリフト領域を含み、且つ、前記拡張ドレインＭＯＳトランジスタのチャネル領域に接するように、前記拡張ドレインを形成する工程と、
    チャネル領域が前記ドリフト領域に接するように、前記基板内にチャネル領域を形成する工程と、
    前記フィールドギャップドリフト領域に近接し且つ前記チャネル領域と反対側の前記拡張ドレイン内にフィールド酸化物要素を形成する工程であって、前記拡張ドレインが前記フィールド酸化物要素下に延びるように、前記フィールド酸化物要素を形成する工程と、
    前記チャネル領域と前記ドリフト領域との上の前記基板上にゲート誘電体層を形成する工程と、
    前記チャネル領域の上の前記ゲート誘電体層上にゲートを形成する工程であって、前記ゲートが、前記フィールド酸化物要素上に延びる前記フィールドギャップドリフト領域の上のフィールドプレートを含むように、前記ゲートを形成する工程と、
    前記基板内に前記チャネル領域に接し且つ前記ゲートに近接するソースを形成する工程と、
    を含むプロセスによる、プロセス。
  14. 請求項１３に記載のプロセスであって、
    各前記能動ギャップ領域に近接する少なくとも１つの前記ドレインコンタクトと、前記フィールド酸化物要素に重なる前記フィールドプレートと反対側の各前記フィールド酸化物要素に近接する少なくとも１つの前記ドレインコンタクトとがある、プロセス。
  15. 請求項１３に記載のプロセスであって、
    近接する前記フィールドプレートの間の各前記能動ギャップ領域の能動ギャップ幅が２ミクロンより小さい、プロセス。
  16. 請求項１３に記載のプロセスであって、
    近接する前記フィールドプレートの間の各前記能動ギャップ領域の能動ギャップ幅が１ミクロンより小さい、プロセス。
  17. 請求項１３に記載のプロセスであって、
    前記フィールド酸化物要素の上の各前記フィールドプレートのドレイン端部幅が、前記フィールドプレートの前記フィールド酸化物要素とは反対側の各前記フィールドプレートソース端部幅より少なくとも１００ナノメートル小さくなるように、前記フィールドプレートが先細の形状を有する、プロセス。
  18. 請求項１３に記載のプロセスであって、
    前記フィールド酸化物要素の上の各前記フィールドプレートのドレイン端部幅が、前記フィールドプレートの前記フィールド酸化物要素とは反対側の各前記フィールドプレートのソース端部幅より少なくとも１００ナノメートル大きくなるように、前記フィールドプレートが逆向き先細の形状を有する、プロセス。
  19. 請求項１３に記載のプロセスであって、
    前記拡張ドレインＭＯＳトランジスタがｎチャネルである、プロセス。
  20. 請求項１３に記載のプロセスであって、
    前記拡張ドレインＭＯＳトランジスタがｐチャネルである、プロセス。
  21. 請求項１３に記載のプロセスであって、
    前記フィールド酸化物要素を形成することがＳＴＩプロセスを用いて行われる、プロセス。
  22. 請求項１３に記載のプロセスであって、
    前記フィールド酸化物要素を形成することがＬＯＣＯＳプロセスを用いて行われる、プロセス。
  23. 請求項１３に記載のプロセスであって、
    前記拡張ドレインＭＯＳトランジスタを形成することが、
    前記能動ギャップ領域と前記フィールド酸化物要素とに接する前記拡張ドレイン内にドレインコンタクト拡散領域を形成する工程と、
    前記ドレインコンタクト拡散領域上にドレインコンタクトを形成する工程と、
    前記ソース上にソースコンタクトを形成する工程と、
    を更に含む、プロセス。
JP2013536774A 2010-10-26 2011-10-26 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ Active JP5936616B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US40664010P 2010-10-26 2010-10-26
US61/406,640 2010-10-26
US13/281,260 2011-10-25
US13/281,260 US8754469B2 (en) 2010-10-26 2011-10-25 Hybrid active-field gap extended drain MOS transistor
PCT/US2011/057843 WO2012058281A2 (en) 2010-10-26 2011-10-26 Hybrid active-field gap extended drain mos transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016095753A Division JP6106310B2 (ja) 2010-10-26 2016-05-12 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ

Publications (3)

Publication Number Publication Date
JP2013545304A JP2013545304A (ja) 2013-12-19
JP2013545304A5 JP2013545304A5 (ja) 2014-12-11
JP5936616B2 true JP5936616B2 (ja) 2016-06-22

Family

ID=45972272

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013536774A Active JP5936616B2 (ja) 2010-10-26 2011-10-26 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ
JP2016095753A Active JP6106310B2 (ja) 2010-10-26 2016-05-12 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016095753A Active JP6106310B2 (ja) 2010-10-26 2016-05-12 ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ

Country Status (4)

Country Link
US (4) US8754469B2 (ja)
JP (2) JP5936616B2 (ja)
CN (2) CN106057797B (ja)
WO (1) WO2012058281A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
JP5973824B2 (ja) * 2012-07-25 2016-08-23 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置
JP2014154595A (ja) * 2013-02-05 2014-08-25 Seiko Instruments Inc 半導体装置
US9224861B2 (en) * 2013-05-09 2015-12-29 Freescale Semiconductor, Inc. Semiconductor device with notched gate
US9306059B2 (en) * 2014-03-20 2016-04-05 Kinetic Technologies Power semiconductor transistor with improved gate charge
JP6284421B2 (ja) * 2014-05-09 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
WO2015195116A1 (en) * 2014-06-18 2015-12-23 Intel Corporation Extended-drain structures for high voltage field effect transistors
US10217821B2 (en) * 2014-09-01 2019-02-26 Sk Hynix System Ic Inc. Power integrated devices, electronic devices and electronic systems including the same
KR102228655B1 (ko) * 2014-11-07 2021-03-18 에스케이하이닉스 주식회사 고전압 집적소자 및 그 제조방법
KR102122365B1 (ko) * 2014-12-12 2020-06-12 삼성전자주식회사 반도체 소자
JP6345126B2 (ja) * 2015-01-21 2018-06-20 三菱電機株式会社 ショットキーバリアダイオード
TWI557919B (zh) * 2015-03-09 2016-11-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US9818861B2 (en) 2015-04-24 2017-11-14 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
CN105742365A (zh) * 2016-04-14 2016-07-06 东莞电子科技大学电子信息工程研究院 射频ldmos晶体管及其制作方法
EP3428971B1 (en) * 2017-07-12 2020-09-09 Nxp B.V. A semiconductor switch device and method
CN107845675B (zh) * 2017-10-30 2020-02-18 济南大学 一种横向双扩散金属氧化物半导体场效应管
US11145743B2 (en) 2019-04-29 2021-10-12 International Business Machines Corporation Transistor device having a comb-shaped channel region to increase the effective gate width
CN113707715A (zh) * 2020-05-21 2021-11-26 无锡华润上华科技有限公司 半导体器件
US11581215B2 (en) * 2020-07-14 2023-02-14 Newport Fab, Llc Body-source-tied semiconductor-on-insulator (SOI) transistor
US10978559B1 (en) * 2020-08-03 2021-04-13 Texas Instruments Incorporated MOS transistor with folded channel and folded drift region
US11658214B2 (en) 2021-01-12 2023-05-23 Semiconductor Components Industries, Llc MOSFET device with undulating channel
US11610978B2 (en) * 2021-03-11 2023-03-21 Nxp B.V. LDMOS with an improved breakdown performance
US11791392B2 (en) * 2021-06-08 2023-10-17 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a notched gate electrode
US20230268436A1 (en) * 2022-02-24 2023-08-24 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a gap between the drain and body wells
WO2024203661A1 (ja) * 2023-03-30 2024-10-03 ローム株式会社 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69225552T2 (de) * 1991-10-15 1999-01-07 Texas Instruments Inc., Dallas, Tex. Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
US5512495A (en) * 1994-04-08 1996-04-30 Texas Instruments Incorporated Method of manufacturing extended drain resurf lateral DMOS devices
DE69415987T2 (de) * 1994-11-08 1999-06-24 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
US6160290A (en) 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
US6211552B1 (en) * 1999-05-27 2001-04-03 Texas Instruments Incorporated Resurf LDMOS device with deep drain region
DE10131706B4 (de) * 2001-06-29 2005-10-06 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
US6960807B2 (en) * 2003-11-25 2005-11-01 Texas Instruments Incorporated Drain extend MOS transistor with improved breakdown robustness
JP5133510B2 (ja) * 2005-08-24 2013-01-30 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
KR100887030B1 (ko) * 2007-05-29 2009-03-04 주식회사 동부하이텍 반도체 소자의 고전압 드리프트 형성 방법
KR100898225B1 (ko) * 2007-09-07 2009-05-18 주식회사 동부하이텍 반도체 소자 및 이의 제조방법
CN100592533C (zh) 2007-10-15 2010-02-24 天钰科技股份有限公司 横向扩散金属氧化物晶体管
US7838940B2 (en) * 2007-12-04 2010-11-23 Infineon Technologies Ag Drain-extended field effect transistor
US7847351B2 (en) * 2008-04-11 2010-12-07 Texas Instruments Incorporated Lateral metal oxide semiconductor drain extension design
US7888732B2 (en) * 2008-04-11 2011-02-15 Texas Instruments Incorporated Lateral drain-extended MOSFET having channel along sidewall of drain extension dielectric
JP2010045130A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 半導体装置および半導体装置の製造方法
EP2338177B1 (en) * 2008-10-20 2014-06-04 Nxp B.V. Insulated gate semiconductor device and method of manufacturing the same
JP4602465B2 (ja) * 2008-12-04 2010-12-22 株式会社東芝 半導体装置
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions

Also Published As

Publication number Publication date
US10205001B2 (en) 2019-02-12
US9608088B2 (en) 2017-03-28
CN106057797B (zh) 2019-09-27
JP6106310B2 (ja) 2017-03-29
US8754469B2 (en) 2014-06-17
US20190172930A1 (en) 2019-06-06
CN103189987A (zh) 2013-07-03
WO2012058281A2 (en) 2012-05-03
WO2012058281A3 (en) 2012-07-12
JP2016178323A (ja) 2016-10-06
US20160343852A1 (en) 2016-11-24
US20140256108A1 (en) 2014-09-11
US20120098062A1 (en) 2012-04-26
US11482613B2 (en) 2022-10-25
CN103189987B (zh) 2016-07-06
CN106057797A (zh) 2016-10-26
JP2013545304A (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
JP6106310B2 (ja) ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ
JP7279277B2 (ja) 複数遮蔽トレンチゲートｆｅｔ
KR101883010B1 (ko) 반도체 소자 및 그 소자의 제조 방법
US7345341B2 (en) High voltage semiconductor devices and methods for fabricating the same
US8643099B2 (en) Integrated lateral high voltage MOSFET
US7399679B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US7508032B2 (en) High voltage device with low on-resistance
TWI484567B (zh) 半導體結構與其製造方法
US20110163375A1 (en) High-Voltage MOS Devices Having Gates Extending into Recesses of Substrates
JP2006525683A (ja) 非対称導電スペーサを設ける半導体形成プロセス
US20070187766A1 (en) High Voltage Semiconductor Device Utilizing A Deep Trench Structure
KR20100058055A (ko) 반도체 소자 및 그의 제조방법
US7374999B2 (en) Semiconductor device
JP6225027B2 (ja) ゲートチャージが低減された横方向に拡散されたｍｏｓトランジスタ
KR100809601B1 (ko) 반도체 소자의 제조 방법
US10290712B1 (en) LDMOS finFET structures with shallow trench isolation inside the fin
JP2021153163A (ja) 半導体装置の製造方法、および半導体装置
CN116525450A (zh) 一种ldmos器件及其制造方法
US9653365B1 (en) Methods for fabricating integrated circuits with low, medium, and/or high voltage transistors on an extremely thin silicon-on-insulator substrate
KR20100108222A (ko) 반도체 디바이스 및 반도체 디바이스를 제조하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R150 Certificate of patent or registration of utility model

Ref document number: 5936616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250