JP3132439B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3132439B2
JP3132439B2 JP09263423A JP26342397A JP3132439B2 JP 3132439 B2 JP3132439 B2 JP 3132439B2 JP 09263423 A JP09263423 A JP 09263423A JP 26342397 A JP26342397 A JP 26342397A JP 3132439 B2 JP3132439 B2 JP 3132439B2
Authority
JP
Japan
Prior art keywords
trench
silicon
semiconductor substrate
film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09263423A
Other languages
English (en)
Other versions
JPH11102961A (ja
Inventor
友久 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09263423A priority Critical patent/JP3132439B2/ja
Publication of JPH11102961A publication Critical patent/JPH11102961A/ja
Application granted granted Critical
Publication of JP3132439B2 publication Critical patent/JP3132439B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にトレンチ素子分離、トレンチキャパシ
タ用のトレンチ(溝)の形成方法に関する。
【0002】
【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では0.15μm程度の寸法で形成された
半導体素子が用いられ、この寸法を設計基準にしたメモ
リデバイスあるいはロジックデバイス等の半導体装置が
開発されてきている。
【0003】このように微細化は、半導体装置の高集積
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。一方、このような微細化に伴
い、半導体基板の表面にトレンチが形成され、トレンチ
素子分離あるいはトレンチキャパシタに使用されるよう
になってきている。
【0004】このようなトレンチ構造の問題点の1つと
して、トレンチ上部のコーナー部が角張り、このコーナ
ー部で電界集中の生じてしまうことがある。このコーナ
ー部で電界集中が生じると、このようなトレンチ素子分
離を有するMOSトランジスタのサブスレッショールド
でのバンプ発生、ゲート酸化膜の信頼性の低下あるいは
トレンチキャパシタの容量絶縁膜の絶縁性劣化等が頻出
するようになる。
【0005】上記のような問題点を回避するためには、
上記のトレンチの角張ったコーナー部に丸みを付けるこ
と(以下、丸み付け処理という)が有効になる。よく知
られた従来の丸み付け処理として、トレンチ側壁部の熱
酸化の方法がある。この方法は、1100℃以上の高温
で熱酸化が施され、熱酸化膜の粘性流動によって上記コ
ーナー部が丸み付けされるのを利用するものである。
【0006】また、他の従来の技術として、特開平6−
21214号公報に示されているように、アモルファス
シリコンあるいはエピタキシャル法によるシリコンが上
記のトレンチの側壁部に成膜され、このアモルファスシ
リコンあるいはシリコンが熱酸化される方法がある。以
下、特開平6−21214号公報に記載されている技術
について図3に基づいて説明する。
【0007】図3(a)に示すように、シリコン基板2
1上にフォトリソグラフィ技術でレジストマスク22が
形成される。そして、このレジストマスク22をエッチ
ングマスクにして、シリコン基板21表面が反応性イオ
ンエッチング(RIE)で異方性エッチングされる。こ
のようにして、図3(b)に示すように、トレンチ23
が形成される。
【0008】次に、化学気相成長(CVD)法でアモル
ファスシリコン膜24が形成される。このアモルファス
シリコン膜24の成膜でコーナー部の角は擬似的に丸め
られるようになる。そして、熱酸化でこのアモルファス
シリコン膜24が全て熱酸化される。ここで、熱酸化の
酸化温度は1000℃以上である。この熱酸化後にトレ
ンチの内壁に形成されたシリコン酸化膜が除去される。
【0009】このようにして、図3(d)に示すよう
に、シリコン基板21表面に形成されたトレンチ23の
上部のコーナー部に丸み25が形成されるようになる。
【0010】
【発明が解決しようとする課題】しかし、このような従
来の技術では、熱酸化の温度は1000℃以上である。
このような温度では、熱酸化工程でシリコン基板にスリ
ップ等の結晶欠陥が発生する。特に、シリコンウェーハ
が300mmφのような大口径になると、上記のような
結晶欠陥が多発するようになる。
【0011】また、特開平6−21214号公報に記載
されている技術では、アモルファスシリコン膜やエピタ
キシャル法でのシリコン膜が堆積される。しかし、この
ような成膜方法では、アモルファスシリコン膜またはシ
リコン膜のウェーハ面内での均一性が悪い。このため
に、トレンチのコーナー部に形成される丸み25の程度
にバラツキが生じる。また、この場合には製造コストが
上昇するようになる。
【0012】本発明の目的は、上記のコーナー部での丸
み付け処理のための熱酸化の温度が低温にできるように
し、上記の問題点が容易に解決できる半導体装置の製造
方法を提供することにある。
【0013】
【課題を解決するための手段】このために、本発明の半
導体装置の製造方法は、半導体基板の主表面から基板内
部に設けられたトレンチの上部コーナー部を予め非晶質
化する工程と、前記非晶質化後に前記半導体基板表面を
熱酸化し前記トレンチの上部コーナー部を丸め酸化する
工程とを含む。
【0014】ここで、半導体基板の主表面に所定の開口
部を有するイオン注入用のマスクが形成され、前記開口
部を通して半導体基板表面に斜めイオン注入がなされて
半導体基板表面が非晶質化される。そして、前記イオン
注入用のマスクをエッチングマスクにして前記開口部に
トレンチが形成される。
【0015】
【0016】ここで、前記マスクはシリコン酸化膜、シ
リコン窒化膜およびフォトレジスト膜がこの順に積層し
た積層膜で構成される。また、前記半導体基板はシリコ
ン基板であり、前記斜めイオン注入されるイオンにはシ
リコンあるいはゲルマニウムが使用される。
【0017】このようにして、トレンチの上部コーナー
部が非晶質化されるために、熱酸化でこの領域が増速酸
化されるようになり、上述した丸み付け処理がなされる
ようになる。
【0018】
【発明の実施の形態】次に、本発明の実施の形態を図1
および図2に基づいて説明する。図1と図2は、トレン
チ構造を半導体基板表面に形成する場合の工程順の断面
図である。
【0019】図1(a)に示すように、シリコン基板1
表面にシリコン酸化膜2が熱酸化法で形成される。ここ
で、シリコン酸化膜2の膜厚は20nm程度に設定され
る。そして、シリコン酸化膜2上にシリコン窒化膜3が
CVD法で堆積される。ここで、シリコン窒化膜3の膜
厚は150nm程度である。そして、シリコン窒化膜3
上にフォトレジスト膜4が、公知のフォトリソグラフィ
技術で形成される。
【0020】次に、トレンチの形成される領域のフォト
レジスト膜4がフォトリソグラフィ技術で開口される。
このようにして、図1(b)に示すようにレジストマス
ク4aが形成される。次に、レジストマスク4aがドラ
イエッチングのマスクにされ、シリコン窒化膜3が反応
性イオンエッチング(RIE)で選択的に除去される。
このようにして、開口部5が形成されるようになる。こ
こで、シリコン酸化膜2はエッチングされない。
【0021】図1(c)に示すように、斜め注入イオン
6が全面に回転イオン注入される。ここで、レジストマ
スク4aとシリコン窒化膜3がイオン注入のマスクに用
いられ、開口部5を通して、シリコン酸化膜2下のシリ
コン基板1表面にシリコン、ゲルマニウムあるいはリン
等の原子が導入される。このようにして、図1(c)に
示すように、シリコン基板1の表面に選択的にアモルフ
ァス層7が形成されるようになる。このアモルファス層
7はシリコンの非晶質層になっている。ここで、イオン
の注入エネルギーは40keV程度であり、そのドーズ
量は5×1014/cm2 以上になるように設定される。
このようなイオンの注入条件で、アモルファス層7の深
さは30nm程度になる。
【0022】次に、図2(a)に示すように、レジスト
マスク4aがドライエッチングのマスクにされ、シリコ
ン基板1の表面がRIEでエッチングされて、トレンチ
8が形成される。ここで、トレンチ8の深さは、その用
途たとえばトレンチ素子分離あるいはトレンチキャパシ
タによってそれぞれに設定される。このトレンチ8の形
成で、アモルファス・コーナー部9がトレンチのコーナ
ー部に形成されるようになる。
【0023】次に、レジストマスク4aが除去される。
そして、シリコン窒化膜3が熱酸化のマスクにされ、シ
リコン基板1表面が熱酸化される。この熱酸化の条件で
は、酸化温度が950℃程度であり、酸化雰囲気ガスは
酸素と窒素の混合ガスである。この熱酸化により、トレ
ンチ8の内壁およびレンチのコーナー部に膜厚20nm
程度の熱酸化膜10が形成されるようになる。この熱酸
化後、トレンチのコーナー部にはアモルファス・コーナ
ー部9が形成されているために、熱酸化が他の領域より
促進され、図2(b)に示すように、トレンチのコーナ
ー部に丸み11が形成されるようになる。
【0024】そして、シリコン窒化膜3は公知の方法で
除去される。このようにして、図2(c)に示すよう
に、トレンチ8およびシリコン基板1の表面に熱酸化膜
10が形成される。ここで、トレンチ8の上部のコーナ
ー部に丸み11が形成されている。
【0025】このように、本発明では、トレンチの上部
のコーナー部が非晶質化され、それから1000℃以下
の熱酸化が施される。このために、熱酸化膜の粘性流動
はなく、シリコン基板への結晶欠陥の発生は皆無にな
る。また、この場合の非晶質化はイオンの斜めイオン注
入で行われるため、非常に制御性が高くなり、トレンチ
のコーナー部の丸め形成が容易になる。
【0026】このようにして、トレンチ8にコーナー部
に丸み11の形成され、その後の工程で、トレンチ8に
トレンチ素子分離あるいはトレンチキャパシタが形成さ
れるようになる。
【0027】
【0028】
【発明の効果】以上に説明したように、本発明では、ト
レンチの上部のコーナー部が斜めイオン注入で非晶質化
される。そして、比較的に低温の熱酸化により、トレン
チの上部のコーナー部が丸めら、丸み付け処理がなされ
る。
【0029】このようにして、従来の技術で生じてい
た、熱酸化工程でシリコン基板にスリップ等の結晶欠陥
が発生することは皆無になる。特に、シリコンウェーハ
が300mmφのような大口径になっても、従来の技術
でのように結晶欠陥の多発することはなくなる。
【0030】また、トレンチの上部のコーナー部の非晶
質化の制御性が高く、トレンチのコーナー部に形成され
る丸みの程度のバラツキが小さくなる。そして、その製
造コストが低減する。
【0031】このようにして、高品質のトレンチ素子分
離あるいはトレンチキャパシタが半導体装置に容易に形
成できるようになる。
【図面の簡単な説明】
【図1】本発明の実施の形態を説明するための製造工程
順の断面図である。
【図2】本発明の実施の形態を説明するための工程順の
断面図である。
【図3】従来の技術を説明するための製造工程順の断面
図である。
【符号の説明】
1,21 シリコン基板 2 シリコン酸化膜 3 シリコン窒化膜 4,22 レジストマスク 5 開口部 6 斜め注入イオン 7 アモルファス層 8,23 トレンチ 9 アモルファス・コーナー部 10 熱酸化膜 11,25 丸み 24 アモルファスシリコン膜
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/108 (58)調査した分野(Int.Cl.7,DB名) H01L 21/76 H01L 21/265 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の主表面に所定の開口部を有
    するイオン注入用のマスクを形成し、前記開口部を通し
    て半導体基板表面に斜めイオン注入をし半導体基板表面
    を非晶質化した後、前記イオン注入用のマスクをエッチ
    ングマスクにして前記開口部にトレンチを形成して前記
    トレンチの上部コーナー部を予め非晶質化する工程と、
    前記非晶質化後に前記半導体基板表面を熱酸化し前記ト
    レンチの上部コーナー部を丸め酸化する工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記マスクがシリコン酸化膜、シリコン
    窒化膜およびフォトレジスト膜をこの順に積層した積層
    膜で構成されていることを特徴とする請求項記載の半
    導体装置の製造方法。
  3. 【請求項3】 前記半導体基板がシリコン基板であり、
    前記斜めイオン注入されるイオンがシリコン、ゲルマニ
    ウムであることを特徴とする請求項または請求項
    載の半導体装置の製造方法。
JP09263423A 1997-09-29 1997-09-29 半導体装置の製造方法 Expired - Fee Related JP3132439B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09263423A JP3132439B2 (ja) 1997-09-29 1997-09-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09263423A JP3132439B2 (ja) 1997-09-29 1997-09-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11102961A JPH11102961A (ja) 1999-04-13
JP3132439B2 true JP3132439B2 (ja) 2001-02-05

Family

ID=17389294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09263423A Expired - Fee Related JP3132439B2 (ja) 1997-09-29 1997-09-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3132439B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244456B2 (ja) 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
KR100345400B1 (ko) * 1999-10-08 2002-07-26 한국전자통신연구원 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
ITMI20010039A1 (it) 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
JP4200626B2 (ja) 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
KR100379525B1 (ko) * 2000-12-18 2003-04-10 주식회사 하이닉스반도체 반도체 소자 제조 방법
ATE515059T1 (de) * 2006-05-18 2011-07-15 Ipdia Verfahren zur vergrösserung des gütefaktors einer induktivität in einer halbleiteranordnung
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte

Also Published As

Publication number Publication date
JPH11102961A (ja) 1999-04-13

Similar Documents

Publication Publication Date Title
JP4605399B2 (ja) 電界効果トランジスタの形成方法
US6559017B1 (en) Method of using amorphous carbon as spacer material in a disposable spacer process
JP3529732B2 (ja) Mosfetデバイスを形成する方法
US4642878A (en) Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions
EP1164636B1 (en) Method to form self aligned, L-shaped sidewall spacers
JPS6249750B2 (ja)
JP3414590B2 (ja) 半導体装置の製造方法
JP3132439B2 (ja) 半導体装置の製造方法
JPH11145273A (ja) 半導体装置の製造方法
US5115296A (en) Preferential oxidization self-aligned contact technology
JP3039978B2 (ja) 集積misfetデバイス中に電界分離構造及びゲート構造を形成する方法
US6673715B2 (en) Methods of forming conductive contacts
US5612247A (en) Method for fabricating isolation region for a semiconductor device
JP3196830B2 (ja) 半導体装置及びその製造方法
JPH11220122A (ja) 半導体装置の製造方法
JP3125719B2 (ja) 半導体装置及びその製造方法
KR20010107707A (ko) Sti 구조를 갖는 반도체 장치를 제조하기 위한 방법
JPH1197529A (ja) 半導体装置の製造方法
JP3277434B2 (ja) トランジスタの製造方法
JP3371196B2 (ja) パターン形成方法
US6261909B1 (en) Semiconductor device having ultra shallow junctions and a reduced channel length and method for making same
JP2005093816A (ja) 半導体装置の製造方法および半導体装置
JPH04267336A (ja) 半導体装置の製造方法
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
JP2003100868A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001024

LAPS Cancellation because of no payment of annual fees