JP3132439B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3132439B2 JP3132439B2 JP09263423A JP26342397A JP3132439B2 JP 3132439 B2 JP3132439 B2 JP 3132439B2 JP 09263423 A JP09263423 A JP 09263423A JP 26342397 A JP26342397 A JP 26342397A JP 3132439 B2 JP3132439 B2 JP 3132439B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon
- semiconductor substrate
- film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005280 amorphization Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 description 20
- 238000007254 oxidation reaction Methods 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にトレンチ素子分離、トレンチキャパシ
タ用のトレンチ（溝）の形成方法に関する。
方法に関し、特にトレンチ素子分離、トレンチキャパシ
タ用のトレンチ（溝）の形成方法に関する。
【０００２】
【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では０．１５μｍ程度の寸法で形成された
半導体素子が用いられ、この寸法を設計基準にしたメモ
リデバイスあるいはロジックデバイス等の半導体装置が
開発されてきている。
は依然として精力的に推し進められている。微細化につ
いては、現在では０．１５μｍ程度の寸法で形成された
半導体素子が用いられ、この寸法を設計基準にしたメモ
リデバイスあるいはロジックデバイス等の半導体装置が
開発されてきている。
【０００３】このように微細化は、半導体装置の高集積
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。一方、このような微細化に伴
い、半導体基板の表面にトレンチが形成され、トレンチ
素子分離あるいはトレンチキャパシタに使用されるよう
になってきている。
化、高速化等による高性能化あるいは多機能化にとって
最も効果的な手法であり、今後の半導体装置の製造にと
って必須となっている。一方、このような微細化に伴
い、半導体基板の表面にトレンチが形成され、トレンチ
素子分離あるいはトレンチキャパシタに使用されるよう
になってきている。
【０００４】このようなトレンチ構造の問題点の１つと
して、トレンチ上部のコーナー部が角張り、このコーナ
ー部で電界集中の生じてしまうことがある。このコーナ
ー部で電界集中が生じると、このようなトレンチ素子分
離を有するＭＯＳトランジスタのサブスレッショールド
でのバンプ発生、ゲート酸化膜の信頼性の低下あるいは
トレンチキャパシタの容量絶縁膜の絶縁性劣化等が頻出
するようになる。
して、トレンチ上部のコーナー部が角張り、このコーナ
ー部で電界集中の生じてしまうことがある。このコーナ
ー部で電界集中が生じると、このようなトレンチ素子分
離を有するＭＯＳトランジスタのサブスレッショールド
でのバンプ発生、ゲート酸化膜の信頼性の低下あるいは
トレンチキャパシタの容量絶縁膜の絶縁性劣化等が頻出
するようになる。
【０００５】上記のような問題点を回避するためには、
上記のトレンチの角張ったコーナー部に丸みを付けるこ
と（以下、丸み付け処理という）が有効になる。よく知
られた従来の丸み付け処理として、トレンチ側壁部の熱
酸化の方法がある。この方法は、１１００℃以上の高温
で熱酸化が施され、熱酸化膜の粘性流動によって上記コ
ーナー部が丸み付けされるのを利用するものである。
上記のトレンチの角張ったコーナー部に丸みを付けるこ
と（以下、丸み付け処理という）が有効になる。よく知
られた従来の丸み付け処理として、トレンチ側壁部の熱
酸化の方法がある。この方法は、１１００℃以上の高温
で熱酸化が施され、熱酸化膜の粘性流動によって上記コ
ーナー部が丸み付けされるのを利用するものである。
【０００６】また、他の従来の技術として、特開平６−
２１２１４号公報に示されているように、アモルファス
シリコンあるいはエピタキシャル法によるシリコンが上
記のトレンチの側壁部に成膜され、このアモルファスシ
リコンあるいはシリコンが熱酸化される方法がある。以
下、特開平６−２１２１４号公報に記載されている技術
について図３に基づいて説明する。
２１２１４号公報に示されているように、アモルファス
シリコンあるいはエピタキシャル法によるシリコンが上
記のトレンチの側壁部に成膜され、このアモルファスシ
リコンあるいはシリコンが熱酸化される方法がある。以
下、特開平６−２１２１４号公報に記載されている技術
について図３に基づいて説明する。
【０００７】図３（ａ）に示すように、シリコン基板２
１上にフォトリソグラフィ技術でレジストマスク２２が
形成される。そして、このレジストマスク２２をエッチ
ングマスクにして、シリコン基板２１表面が反応性イオ
ンエッチング（ＲＩＥ）で異方性エッチングされる。こ
のようにして、図３（ｂ）に示すように、トレンチ２３
が形成される。
１上にフォトリソグラフィ技術でレジストマスク２２が
形成される。そして、このレジストマスク２２をエッチ
ングマスクにして、シリコン基板２１表面が反応性イオ
ンエッチング（ＲＩＥ）で異方性エッチングされる。こ
のようにして、図３（ｂ）に示すように、トレンチ２３
が形成される。
【０００８】次に、化学気相成長（ＣＶＤ）法でアモル
ファスシリコン膜２４が形成される。このアモルファス
シリコン膜２４の成膜でコーナー部の角は擬似的に丸め
られるようになる。そして、熱酸化でこのアモルファス
シリコン膜２４が全て熱酸化される。ここで、熱酸化の
酸化温度は１０００℃以上である。この熱酸化後にトレ
ンチの内壁に形成されたシリコン酸化膜が除去される。
ファスシリコン膜２４が形成される。このアモルファス
シリコン膜２４の成膜でコーナー部の角は擬似的に丸め
られるようになる。そして、熱酸化でこのアモルファス
シリコン膜２４が全て熱酸化される。ここで、熱酸化の
酸化温度は１０００℃以上である。この熱酸化後にトレ
ンチの内壁に形成されたシリコン酸化膜が除去される。
【０００９】このようにして、図３（ｄ）に示すよう
に、シリコン基板２１表面に形成されたトレンチ２３の
上部のコーナー部に丸み２５が形成されるようになる。
に、シリコン基板２１表面に形成されたトレンチ２３の
上部のコーナー部に丸み２５が形成されるようになる。
【００１０】
【発明が解決しようとする課題】しかし、このような従
来の技術では、熱酸化の温度は１０００℃以上である。
このような温度では、熱酸化工程でシリコン基板にスリ
ップ等の結晶欠陥が発生する。特に、シリコンウェーハ
が３００ｍｍφのような大口径になると、上記のような
結晶欠陥が多発するようになる。
来の技術では、熱酸化の温度は１０００℃以上である。
このような温度では、熱酸化工程でシリコン基板にスリ
ップ等の結晶欠陥が発生する。特に、シリコンウェーハ
が３００ｍｍφのような大口径になると、上記のような
結晶欠陥が多発するようになる。
【００１１】また、特開平６−２１２１４号公報に記載
されている技術では、アモルファスシリコン膜やエピタ
キシャル法でのシリコン膜が堆積される。しかし、この
ような成膜方法では、アモルファスシリコン膜またはシ
リコン膜のウェーハ面内での均一性が悪い。このため
に、トレンチのコーナー部に形成される丸み２５の程度
にバラツキが生じる。また、この場合には製造コストが
上昇するようになる。
されている技術では、アモルファスシリコン膜やエピタ
キシャル法でのシリコン膜が堆積される。しかし、この
ような成膜方法では、アモルファスシリコン膜またはシ
リコン膜のウェーハ面内での均一性が悪い。このため
に、トレンチのコーナー部に形成される丸み２５の程度
にバラツキが生じる。また、この場合には製造コストが
上昇するようになる。
【００１２】本発明の目的は、上記のコーナー部での丸
み付け処理のための熱酸化の温度が低温にできるように
し、上記の問題点が容易に解決できる半導体装置の製造
方法を提供することにある。
み付け処理のための熱酸化の温度が低温にできるように
し、上記の問題点が容易に解決できる半導体装置の製造
方法を提供することにある。
【００１３】
【課題を解決するための手段】このために、本発明の半
導体装置の製造方法は、半導体基板の主表面から基板内
部に設けられたトレンチの上部コーナー部を予め非晶質
化する工程と、前記非晶質化後に前記半導体基板表面を
熱酸化し前記トレンチの上部コーナー部を丸め酸化する
工程とを含む。
導体装置の製造方法は、半導体基板の主表面から基板内
部に設けられたトレンチの上部コーナー部を予め非晶質
化する工程と、前記非晶質化後に前記半導体基板表面を
熱酸化し前記トレンチの上部コーナー部を丸め酸化する
工程とを含む。
【００１４】ここで、半導体基板の主表面に所定の開口
部を有するイオン注入用のマスクが形成され、前記開口
部を通して半導体基板表面に斜めイオン注入がなされて
半導体基板表面が非晶質化される。そして、前記イオン
注入用のマスクをエッチングマスクにして前記開口部に
トレンチが形成される。
部を有するイオン注入用のマスクが形成され、前記開口
部を通して半導体基板表面に斜めイオン注入がなされて
半導体基板表面が非晶質化される。そして、前記イオン
注入用のマスクをエッチングマスクにして前記開口部に
トレンチが形成される。
【００１５】
【００１６】ここで、前記マスクはシリコン酸化膜、シ
リコン窒化膜およびフォトレジスト膜がこの順に積層し
た積層膜で構成される。また、前記半導体基板はシリコ
ン基板であり、前記斜めイオン注入されるイオンにはシ
リコンあるいはゲルマニウムが使用される。
リコン窒化膜およびフォトレジスト膜がこの順に積層し
た積層膜で構成される。また、前記半導体基板はシリコ
ン基板であり、前記斜めイオン注入されるイオンにはシ
リコンあるいはゲルマニウムが使用される。
【００１７】このようにして、トレンチの上部コーナー
部が非晶質化されるために、熱酸化でこの領域が増速酸
化されるようになり、上述した丸み付け処理がなされる
ようになる。
部が非晶質化されるために、熱酸化でこの領域が増速酸
化されるようになり、上述した丸み付け処理がなされる
ようになる。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態を図１
および図２に基づいて説明する。図１と図２は、トレン
チ構造を半導体基板表面に形成する場合の工程順の断面
図である。
および図２に基づいて説明する。図１と図２は、トレン
チ構造を半導体基板表面に形成する場合の工程順の断面
図である。
【００１９】図１（ａ）に示すように、シリコン基板１
表面にシリコン酸化膜２が熱酸化法で形成される。ここ
で、シリコン酸化膜２の膜厚は２０ｎｍ程度に設定され
る。そして、シリコン酸化膜２上にシリコン窒化膜３が
ＣＶＤ法で堆積される。ここで、シリコン窒化膜３の膜
厚は１５０ｎｍ程度である。そして、シリコン窒化膜３
上にフォトレジスト膜４が、公知のフォトリソグラフィ
技術で形成される。
表面にシリコン酸化膜２が熱酸化法で形成される。ここ
で、シリコン酸化膜２の膜厚は２０ｎｍ程度に設定され
る。そして、シリコン酸化膜２上にシリコン窒化膜３が
ＣＶＤ法で堆積される。ここで、シリコン窒化膜３の膜
厚は１５０ｎｍ程度である。そして、シリコン窒化膜３
上にフォトレジスト膜４が、公知のフォトリソグラフィ
技術で形成される。
【００２０】次に、トレンチの形成される領域のフォト
レジスト膜４がフォトリソグラフィ技術で開口される。
このようにして、図１（ｂ）に示すようにレジストマス
ク４ａが形成される。次に、レジストマスク４ａがドラ
イエッチングのマスクにされ、シリコン窒化膜３が反応
性イオンエッチング（ＲＩＥ）で選択的に除去される。
このようにして、開口部５が形成されるようになる。こ
こで、シリコン酸化膜２はエッチングされない。
レジスト膜４がフォトリソグラフィ技術で開口される。
このようにして、図１（ｂ）に示すようにレジストマス
ク４ａが形成される。次に、レジストマスク４ａがドラ
イエッチングのマスクにされ、シリコン窒化膜３が反応
性イオンエッチング（ＲＩＥ）で選択的に除去される。
このようにして、開口部５が形成されるようになる。こ
こで、シリコン酸化膜２はエッチングされない。
【００２１】図１（ｃ）に示すように、斜め注入イオン
６が全面に回転イオン注入される。ここで、レジストマ
スク４ａとシリコン窒化膜３がイオン注入のマスクに用
いられ、開口部５を通して、シリコン酸化膜２下のシリ
コン基板１表面にシリコン、ゲルマニウムあるいはリン
等の原子が導入される。このようにして、図１（ｃ）に
示すように、シリコン基板１の表面に選択的にアモルフ
ァス層７が形成されるようになる。このアモルファス層
７はシリコンの非晶質層になっている。ここで、イオン
の注入エネルギーは４０ｋｅＶ程度であり、そのドーズ
量は５×１０14／ｃｍ2 以上になるように設定される。
このようなイオンの注入条件で、アモルファス層７の深
さは３０ｎｍ程度になる。
６が全面に回転イオン注入される。ここで、レジストマ
スク４ａとシリコン窒化膜３がイオン注入のマスクに用
いられ、開口部５を通して、シリコン酸化膜２下のシリ
コン基板１表面にシリコン、ゲルマニウムあるいはリン
等の原子が導入される。このようにして、図１（ｃ）に
示すように、シリコン基板１の表面に選択的にアモルフ
ァス層７が形成されるようになる。このアモルファス層
７はシリコンの非晶質層になっている。ここで、イオン
の注入エネルギーは４０ｋｅＶ程度であり、そのドーズ
量は５×１０14／ｃｍ2 以上になるように設定される。
このようなイオンの注入条件で、アモルファス層７の深
さは３０ｎｍ程度になる。
【００２２】次に、図２（ａ）に示すように、レジスト
マスク４ａがドライエッチングのマスクにされ、シリコ
ン基板１の表面がＲＩＥでエッチングされて、トレンチ
８が形成される。ここで、トレンチ８の深さは、その用
途たとえばトレンチ素子分離あるいはトレンチキャパシ
タによってそれぞれに設定される。このトレンチ８の形
成で、アモルファス・コーナー部９がトレンチのコーナ
ー部に形成されるようになる。
マスク４ａがドライエッチングのマスクにされ、シリコ
ン基板１の表面がＲＩＥでエッチングされて、トレンチ
８が形成される。ここで、トレンチ８の深さは、その用
途たとえばトレンチ素子分離あるいはトレンチキャパシ
タによってそれぞれに設定される。このトレンチ８の形
成で、アモルファス・コーナー部９がトレンチのコーナ
ー部に形成されるようになる。
【００２３】次に、レジストマスク４ａが除去される。
そして、シリコン窒化膜３が熱酸化のマスクにされ、シ
リコン基板１表面が熱酸化される。この熱酸化の条件で
は、酸化温度が９５０℃程度であり、酸化雰囲気ガスは
酸素と窒素の混合ガスである。この熱酸化により、トレ
ンチ８の内壁およびレンチのコーナー部に膜厚２０ｎｍ
程度の熱酸化膜１０が形成されるようになる。この熱酸
化後、トレンチのコーナー部にはアモルファス・コーナ
ー部９が形成されているために、熱酸化が他の領域より
促進され、図２（ｂ）に示すように、トレンチのコーナ
ー部に丸み１１が形成されるようになる。
そして、シリコン窒化膜３が熱酸化のマスクにされ、シ
リコン基板１表面が熱酸化される。この熱酸化の条件で
は、酸化温度が９５０℃程度であり、酸化雰囲気ガスは
酸素と窒素の混合ガスである。この熱酸化により、トレ
ンチ８の内壁およびレンチのコーナー部に膜厚２０ｎｍ
程度の熱酸化膜１０が形成されるようになる。この熱酸
化後、トレンチのコーナー部にはアモルファス・コーナ
ー部９が形成されているために、熱酸化が他の領域より
促進され、図２（ｂ）に示すように、トレンチのコーナ
ー部に丸み１１が形成されるようになる。
【００２４】そして、シリコン窒化膜３は公知の方法で
除去される。このようにして、図２（ｃ）に示すよう
に、トレンチ８およびシリコン基板１の表面に熱酸化膜
１０が形成される。ここで、トレンチ８の上部のコーナ
ー部に丸み１１が形成されている。
除去される。このようにして、図２（ｃ）に示すよう
に、トレンチ８およびシリコン基板１の表面に熱酸化膜
１０が形成される。ここで、トレンチ８の上部のコーナ
ー部に丸み１１が形成されている。
【００２５】このように、本発明では、トレンチの上部
のコーナー部が非晶質化され、それから１０００℃以下
の熱酸化が施される。このために、熱酸化膜の粘性流動
はなく、シリコン基板への結晶欠陥の発生は皆無にな
る。また、この場合の非晶質化はイオンの斜めイオン注
入で行われるため、非常に制御性が高くなり、トレンチ
のコーナー部の丸め形成が容易になる。
のコーナー部が非晶質化され、それから１０００℃以下
の熱酸化が施される。このために、熱酸化膜の粘性流動
はなく、シリコン基板への結晶欠陥の発生は皆無にな
る。また、この場合の非晶質化はイオンの斜めイオン注
入で行われるため、非常に制御性が高くなり、トレンチ
のコーナー部の丸め形成が容易になる。
【００２６】このようにして、トレンチ８にコーナー部
に丸み１１の形成され、その後の工程で、トレンチ８に
トレンチ素子分離あるいはトレンチキャパシタが形成さ
れるようになる。
に丸み１１の形成され、その後の工程で、トレンチ８に
トレンチ素子分離あるいはトレンチキャパシタが形成さ
れるようになる。
【００２７】
【００２８】
【発明の効果】以上に説明したように、本発明では、ト
レンチの上部のコーナー部が斜めイオン注入で非晶質化
される。そして、比較的に低温の熱酸化により、トレン
チの上部のコーナー部が丸めら、丸み付け処理がなされ
る。
レンチの上部のコーナー部が斜めイオン注入で非晶質化
される。そして、比較的に低温の熱酸化により、トレン
チの上部のコーナー部が丸めら、丸み付け処理がなされ
る。
【００２９】このようにして、従来の技術で生じてい
た、熱酸化工程でシリコン基板にスリップ等の結晶欠陥
が発生することは皆無になる。特に、シリコンウェーハ
が３００ｍｍφのような大口径になっても、従来の技術
でのように結晶欠陥の多発することはなくなる。
た、熱酸化工程でシリコン基板にスリップ等の結晶欠陥
が発生することは皆無になる。特に、シリコンウェーハ
が３００ｍｍφのような大口径になっても、従来の技術
でのように結晶欠陥の多発することはなくなる。
【００３０】また、トレンチの上部のコーナー部の非晶
質化の制御性が高く、トレンチのコーナー部に形成され
る丸みの程度のバラツキが小さくなる。そして、その製
造コストが低減する。
質化の制御性が高く、トレンチのコーナー部に形成され
る丸みの程度のバラツキが小さくなる。そして、その製
造コストが低減する。
【００３１】このようにして、高品質のトレンチ素子分
離あるいはトレンチキャパシタが半導体装置に容易に形
成できるようになる。
離あるいはトレンチキャパシタが半導体装置に容易に形
成できるようになる。
【図１】本発明の実施の形態を説明するための製造工程
順の断面図である。
順の断面図である。
【図２】本発明の実施の形態を説明するための工程順の
断面図である。
断面図である。
【図３】従来の技術を説明するための製造工程順の断面
図である。
図である。
１，２１ シリコン基板 ２ シリコン酸化膜 ３ シリコン窒化膜 ４，２２ レジストマスク ５ 開口部 ６ 斜め注入イオン ７ アモルファス層 ８，２３ トレンチ ９ アモルファス・コーナー部 １０ 熱酸化膜 １１，２５ 丸み ２４ アモルファスシリコン膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 21/265 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108
Claims (3)
- 【請求項１】 半導体基板の主表面に所定の開口部を有
するイオン注入用のマスクを形成し、前記開口部を通し
て半導体基板表面に斜めイオン注入をし半導体基板表面
を非晶質化した後、前記イオン注入用のマスクをエッチ
ングマスクにして前記開口部にトレンチを形成して前記
トレンチの上部コーナー部を予め非晶質化する工程と、
前記非晶質化後に前記半導体基板表面を熱酸化し前記ト
レンチの上部コーナー部を丸め酸化する工程とを含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記マスクがシリコン酸化膜、シリコン
窒化膜およびフォトレジスト膜をこの順に積層した積層
膜で構成されていることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記半導体基板がシリコン基板であり、
前記斜めイオン注入されるイオンがシリコン、ゲルマニ
ウムであることを特徴とする請求項１または請求項２記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09263423A JP3132439B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09263423A JP3132439B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102961A JPH11102961A (ja) | 1999-04-13 |
| JP3132439B2 true JP3132439B2 (ja) | 2001-02-05 |
Family
ID=17389294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09263423A Expired - Fee Related JP3132439B2 (ja) | 1997-09-29 | 1997-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132439B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4244456B2 (ja) | 1999-08-04 | 2009-03-25 | 株式会社デンソー | 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ |
| KR100345400B1 (ko) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 |
| ITMI20010039A1 (it) | 2000-01-14 | 2002-07-11 | Denso Corp | Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso |
| US6864532B2 (en) | 2000-01-14 | 2005-03-08 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| JP4200626B2 (ja) | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| KR100379525B1 (ko) * | 2000-12-18 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| WO2007135620A1 (en) * | 2006-05-18 | 2007-11-29 | Nxp B.V. | Method of increasing the quality factor of an inductor in a semiconductor device |
| DE102015117286B4 (de) * | 2015-10-09 | 2018-04-05 | Infineon Technologies Ag | Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte |
-
1997
- 1997-09-29 JP JP09263423A patent/JP3132439B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11102961A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4605399B2 (ja) | 電界効果トランジスタの形成方法 | |
| US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
| JP3529732B2 (ja) | Ｍｏｓｆｅｔデバイスを形成する方法 | |
| US4642878A (en) | Method of making MOS device by sequentially depositing an oxidizable layer and a masking second layer over gated device regions | |
| EP1164636B1 (en) | Method to form self aligned, L-shaped sidewall spacers | |
| JPS6249750B2 (ja) | ||
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| JP3132439B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| US6673715B2 (en) | Methods of forming conductive contacts | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| JP3196830B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11220122A (ja) | 半導体装置の製造方法 | |
| JP3125719B2 (ja) | 半導体装置及びその製造方法 | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3277434B2 (ja) | トランジスタの製造方法 | |
| JP3371196B2 (ja) | パターン形成方法 | |
| US6261909B1 (en) | Semiconductor device having ultra shallow junctions and a reduced channel length and method for making same | |
| JP2005093816A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP2000200830A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| JP2003100868A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| LAPS | Cancellation because of no payment of annual fees |