JPH02260424A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH02260424A
JPH02260424A JP8032389A JP8032389A JPH02260424A JP H02260424 A JPH02260424 A JP H02260424A JP 8032389 A JP8032389 A JP 8032389A JP 8032389 A JP8032389 A JP 8032389A JP H02260424 A JPH02260424 A JP H02260424A
Authority
JP
Japan
Prior art keywords
etching
protective film
etched
trench
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8032389A
Other languages
English (en)
Inventor
Hisashi Ogawa
久 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8032389A priority Critical patent/JPH02260424A/ja
Publication of JPH02260424A publication Critical patent/JPH02260424A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波電力を用いたドライエツチング方法に関
し 特に被エツチング材に溝あるいは穴を形成する際の
形状制御に関するものである。
従来の技術 従来のドライエツチングにて半導体基板等へ溝を形成す
るに際し この溝の形状制御は 反応ガスと側壁保護膜
形成ガスの流量比を変えて行っていも すなわち側壁保
護膜形成ガスの流量比が少いと形状は逆テーバとなり、
上記ガスが多いと形状は順テーパとなa 従って、深い
溝の底部の形状を独立に制御するためには放電を一時停
止して、上記2種類のガス流量比を変えてエツチングす
る必要があった 発明が解決しようとする課題 上記のように従来の技術はガス流量調整のため一度放電
を止めなければならないたべ 多段階になるほどスルー
プットが低下してしまうという問題があっ九 本発明は
上述の課題に鑑みて試されたもので、スルーブツトを落
すことなくエツチング形状の制御ができるドライエツチ
ング方法を提供することを目的とすa 課題を解決するための手段 本発明ζよ かかる点に鑑み高周波電力を使用するドラ
イエツチングによって被エツチング材に溝を形成する販
 被エツチング材をエツチングする反応ガスと異方性を
出すための側壁保護膜形成ガスの少くとも2種類のガス
を用いて、高周波電力の異なる少くとも2段階以上の多
段階エツチングを行うドライエツチング方法であも 作用 側壁保護膜形成ガスを用いて形状を制御するエツチング
(主 保護膜形成反応とエツチング反応の競合反応であ
り、高周波出力が高いほどエツチング反応が優勢となり
サイドエツチングが入りゃすくなム 逆に高周波電力が
低いと、保護膜形成反応が優勢となり、エツチングレー
トが低下すると共にテーバのついたエツチング形状とな
ム 従って、垂直形状が得られる異方性エツチングを行
うために(戴 保護膜形成反応とエツチング反応のバラ
ンスのとれた高周波出力を選び、高周波出力のみを変え
ることによってそのバランスを失わせることが可能であ
り、エツチング形状の制御が可能となム 高周波出力は
放電を続けたままで変化させることは容易弘 設定値に
安定するまでに必要な時間も短く、この間のエツチング
が全体のエツチング形状に与える影響も無視できa 以
上より、スルーブツトを落すことなく多段階エツチング
によりエツチング形状の制御が可能となa実施例 本発明の実施例におけるドライエツチング方法について
以下、詳細に説明すも 第3図はエツチングに使用する
マイクロ波プラズマエツチング装置の構成図であも 処
理室は石英ベルジャ16よりなり、石英ベルジャ16内
にウェハ17が載置される電極18が配置されていも 
石英ベルジャ16の周囲のソレノイドコイル11から発
生された磁場とマグネトロン12より発振されたマイク
ロ波13とがECR条件を満たすことにより放電を開始
し 高密度なプラズマが得られも 一方つエバ17が載
置された電極18には高周波電源15より高周波電力が
投入され ウェハ17に入射するイオンエネルギーを制
御す翫 第1図は本発明の実施例におけるドライエツチ
ング方法を示す工程断面図であも 以下、第1図及び第
3図を用いてシリコン基板にトレンチを形成する場合に
ついて説明すも 第1図(a)に示す如くシリコン基板
1上に5in2膜2が形成されたシリコンウェハ17を
電極18上に設置し エツチング反応ガスとしてSFe
、5iC1s、側壁保護膜形成ガスとしてCH2F2を
それぞれ18sccN、  12mccg、  4hc
cH1さらGQ  側壁保護膜形成反応を制御するため
にOtを1105cCガス導入口14より処理室内に導
入しガス圧力を1.0Paに制御した後、ソレノイドコ
イル11に直流電流を流し磁場を発生させ、さらにマグ
ネトロン12よりマイクロ波13を処理室内に導入しE
CR条件により放電を開始すム さらに高周波電源15
より80Wの高周波電力を電極に投入してシリコンエツ
チングを行うと、第1図(b)に示す如く高いエネルギ
ーを持つ陽イオン4がシリコン基板lに対して垂直に入
射L  Sing膜2で覆われていないシリコン基板l
はエツチングされも このとき、5ide膜2側壁及び
エツチングされたシリコン基板lの側壁には保護膜3が
形成され横方向のエツチングを防ぎ、垂直なトレンチ5
が形成されも 続いて放電を維持したまま高周波電力を
80Wから40Wまで低下させてさらにエツチングを進
めると、入射する低いエネルギーを持つ陽イオン6では
トレンチ底部のコーナ一部の保護膜を充分にエツチング
することができなl、%  一方底部は保護膜は完全に
エツチングされるためトレンチ底部のコーナー部がトレ
ンチ底部よりもシリコンのエツチングレートが遅くなり
テーバをもつトレンチ7が形成されも 第2図&ミ 上
記エツチング条件でエツチングを実際に行った場合のト
レンチの断面SEM写真を示す。第2図(a)は高周波
電力80Wで200秒シリコン基板lOを5iOa膜8
及び5iOaサイドウオール9をマスクとして異方性エ
ツチングを行った断面で、第2図(b)は同様な試料を
高周波電力80Wで200秒異方性エツチングを行((
続いて放電を維持したまま高周波電力を40Wに落して
60秒エツチングした時の断面SEM写真であム この
時、 1度放電を止めて2段階のエツチングを行った場
合に比べて約10秒時間を短縮できも また 上記テー
バの角度については高周波電力と多段階の数を選択する
ことにより自在に制御可能であり、所望のトレンチ底部
形状がスルーブツトを落すことなく容易に得ることが可
能であム な抵 本実施例(よ 2段階エツチングでト
レンチ底部のテーバ制御を行ったものである力交 さら
に多段階にすることによりさらに細かな制御が可能であ
ム また 高周波電力の大小の順序を変えることにより
、 トレンチ上部にテーバをもったトレンチの形成も可
能となも発明の効果 以上の説明から明らかなよう艮 本発明によると、エツ
チング反応ガスと側壁保護膜形成ガスとの流量比を変え
ず、しかも放電を維持したまま高周波電力を変えるだけ
でスルーブツトを落さずく溝側壁は垂直で溝底部は所望
・のテーバ角を持った溝を形成することが可能であム 
・ざらへ 通常溝底部はエツチングによるダメージが最
も大きな箇所である力t 本発明によれば高周波電力を
低下させて溝底部をエツチングするため従来法に比べて
溝底部のエツチングダメージが軽減され 後に形成され
る素子特性に対する悪影響を減少させることが可能とな
り、工業的価値は極めて高LTo4、
【図面の簡単な説明】
第1図は本発明の実施例におけるドライエツチング方法
を示す工程断面医 第2図は本発明の実施例におけるド
ライエツチング方法を用いて形成したシリコン基板の溝
断面の電子顕微鏡写真を示す医 第3図はマイクロ波プ
ラズマエツチング装置の構成図であa 1.10・・・・シリコン基Wt、  2 、8 ”5
i0211!K。 3・・・・保護111L4・・・・高いエネルギーを持
つ陽イオン、 5・・・・垂直なトレンチ、 6・・・
・低いエネルギーを持つ陽イオン、 7・・・・テーバ
をもつトレンチ。 代理人の氏名 弁理士 粟野重孝 はか1名第1図 /−゛−シ1.フゴン基板 2−・−3iθ2膜 /−゛−シリコン基板 2・−8it)?侠 第1図 高M深電り 80v/ 高間濠wl六 5OW−ジW k帆 f)LfPL 11− ソレノイドコインレ 12−・−マグネトロン !3−  マイグロ液 14・−丈゛ス導入口 I5−  高7!I液電濃、 /6−−石英ベルシイ /7・−クエへ /8−を境

Claims (3)

    【特許請求の範囲】
  1. (1)高周波電力を使用するドライエッチングにおいて
    、被エッチング材をエッチングする反応ガスと異方性を
    出すための側壁保護膜形成ガスの少くとも2種類のガス
    を用いて、高周波出力の異なる少くとも2段階以上の多
    段階エッチングを行うことを特徴とするドライエッチン
    グ方法。
  2. (2)多段階エッチングは異方性エッチングの達成でき
    る高周波出力で行う第1のエッチングと、続いて所望の
    テーパ角をもつエッチング形状が得られる高周波出力で
    行う第2のエッチングからなることを特徴とする特許請
    求の範囲第1項記載のドライエッチング方法。
  3. (3)多段階エッチングは放電を止めることなく高周波
    電力のみを変えて行うことを特徴とする特許請求の範囲
    第1項記載のドライエッチング方法。
JP8032389A 1989-03-30 1989-03-30 ドライエッチング方法 Pending JPH02260424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8032389A JPH02260424A (ja) 1989-03-30 1989-03-30 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8032389A JPH02260424A (ja) 1989-03-30 1989-03-30 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH02260424A true JPH02260424A (ja) 1990-10-23

Family

ID=13715051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8032389A Pending JPH02260424A (ja) 1989-03-30 1989-03-30 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH02260424A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
US6469345B2 (en) 2000-01-14 2002-10-22 Denso Corporation Semiconductor device and method for manufacturing the same
US6482701B1 (en) 1999-08-04 2002-11-19 Denso Corporation Integrated gate bipolar transistor and method of manufacturing the same
WO2003001577A1 (en) * 2001-06-22 2003-01-03 Tokyo Electron Limited Dry-etching method
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
US6521538B2 (en) 2000-02-28 2003-02-18 Denso Corporation Method of forming a trench with a rounded bottom in a semiconductor device
WO2004112119A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Precision Products Co., Ltd. シリコンエッチング方法及び装置並びにエッチングシリコン体
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム リサーチ コーポレーション プラズマエッチングのパフォーマンスを改善する方法
US7224038B2 (en) 2000-11-13 2007-05-29 Sanyo Electric Co., Ltd. Semiconductor device having element isolation trench and method of fabricating the same
JP2013138052A (ja) * 2011-12-28 2013-07-11 Hitachi High-Technologies Corp プラズマエッチング方法
JP2017112350A (ja) * 2015-11-04 2017-06-22 ラム リサーチ コーポレーションLam Research Corporation プラズマ電力レベルに応じて二様態プロセスガス組成を使用するプラズマエッチングのための方法及びシステム

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
US6482701B1 (en) 1999-08-04 2002-11-19 Denso Corporation Integrated gate bipolar transistor and method of manufacturing the same
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US6469345B2 (en) 2000-01-14 2002-10-22 Denso Corporation Semiconductor device and method for manufacturing the same
US7354829B2 (en) 2000-01-14 2008-04-08 Denso Corporation Trench-gate transistor with ono gate dielectric and fabrication process therefor
US6521538B2 (en) 2000-02-28 2003-02-18 Denso Corporation Method of forming a trench with a rounded bottom in a semiconductor device
US7224038B2 (en) 2000-11-13 2007-05-29 Sanyo Electric Co., Ltd. Semiconductor device having element isolation trench and method of fabricating the same
US7531460B2 (en) 2001-06-22 2009-05-12 Tokyo Electron Limited Dry-etching method
US7183217B2 (en) 2001-06-22 2007-02-27 Tokyo Electron Limited Dry-etching method
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
WO2003001577A1 (en) * 2001-06-22 2003-01-03 Tokyo Electron Limited Dry-etching method
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム リサーチ コーポレーション プラズマエッチングのパフォーマンスを改善する方法
WO2004112119A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Precision Products Co., Ltd. シリコンエッチング方法及び装置並びにエッチングシリコン体
JP2011187988A (ja) * 2003-06-13 2011-09-22 Sumitomo Precision Prod Co Ltd シリコンエッチング方法及び装置並びにエッチングシリコン体
JP4781106B2 (ja) * 2003-06-13 2011-09-28 住友精密工業株式会社 シリコンエッチング方法及び装置並びにエッチングシリコン体
JP2013138052A (ja) * 2011-12-28 2013-07-11 Hitachi High-Technologies Corp プラズマエッチング方法
JP2017112350A (ja) * 2015-11-04 2017-06-22 ラム リサーチ コーポレーションLam Research Corporation プラズマ電力レベルに応じて二様態プロセスガス組成を使用するプラズマエッチングのための方法及びシステム
JP2021093548A (ja) * 2015-11-04 2021-06-17 ラム リサーチ コーポレーションLam Research Corporation プラズマ処理システム

Similar Documents

Publication Publication Date Title
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
JPH03218627A (ja) プラズマエッチング方法及び装置
JPH05259119A (ja) プラズマ処理装置およびプラズマ処理方法
US20220051904A1 (en) Etching method
JPH02260424A (ja) ドライエッチング方法
US20220181162A1 (en) Etching apparatus
JP2018200925A (ja) エッチング方法およびエッチング装置
US6194680B1 (en) Microwave plasma processing method
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP2889100B2 (ja) プラズマの生成方法
TW201826384A (zh) 半導體裝置的製造方法
WO2020008703A1 (ja) プラズマ処理方法
JPS63141316A (ja) 表面処理方法
JPH02156529A (ja) 半導体ウェーハの酸化物層傾斜エッチング方法
JPH0393224A (ja) ドライエッチング方法
JP2002184762A (ja) プラズマプロセス方法
JP2007134660A (ja) ドライエッチング方法
JP4473051B2 (ja) エッチング装置及びエッチング方法
JP4436463B2 (ja) 3つの独立制御電極を具備したエッチングチャンバ装置
JP2010080575A (ja) ドライエッチング方法及びドライエッチング装置
JPH0817169B2 (ja) プラズマエッチング方法
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JPS6393114A (ja) ドライエツチング装置
JPH02275626A (ja) ドライエッチング方法
JP2002329708A (ja) 半導体装置の製造方法