JP2004095888A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004095888A JP2004095888A JP2002255473A JP2002255473A JP2004095888A JP 2004095888 A JP2004095888 A JP 2004095888A JP 2002255473 A JP2002255473 A JP 2002255473A JP 2002255473 A JP2002255473 A JP 2002255473A JP 2004095888 A JP2004095888 A JP 2004095888A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- low dielectric
- dielectric constant
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000463 material Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 abstract description 14
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- -1 for example Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 150000008378 aryl ethers Chemical class 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910020177 SiOF Inorganic materials 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
- H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体基板1上にゲート絶縁膜2を介してゲート電極3が形成され、ゲート電極3の両側にソース/ドレイン4が形成されてなるMOSトランジスタにおいて、サイドウォール膜5を2層(薄い第1の膜5a及びこれを覆う第2の膜5b)とし、第1の膜5aの下方、即ちゲート電極3の側面下部のみを局所的な低誘電率領域として低誘電率材料6で埋め込み、これを覆うように第2の膜5bを形成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、ゲート及びソース/ドレインを有してなる、MOSトランジスタ等の半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置の高集積化及び高性能化が進むにつれて、半導体装置に対する各種の要求が益々高まりつつある。そのなかでも、ゲート絶縁膜の薄膜化及びサイドウォール絶縁膜の薄膜化の要求が強く、これに起因して主にゲート電極と半導体基板との間で生じる寄生容量であるフリンジ容量の増加が問題視されている。このフリンジ容量の低減化を図る従来技術として、例えば特開平9−246544号公報に、ゲート電極及びゲート絶縁膜とサイドウォール絶縁膜との間における側面全面に空洞を設ける技術が開示されている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記した従来技術では、フリンジ容量の低減化には効果が大きい反面、そもそも空洞を形成することが容易ではなく、しかも閾値電圧制御の容易化のためにゲート電極に導入した不純物がその後の熱処理工程で前記空洞から抜け易いという問題がある。
【0004】
本発明は、フリンジ容量の低減化を最も効率良く実現するとともに、上記した不純物の抜け等の問題を可及的に抑止し、作製も比較的容易な半導体装置及びその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【0006】
本発明は、ゲート及びソース/ドレインを含む半導体装置及びその製造方法を対象とする。
【0007】
本発明の半導体装置は、前記ゲートの側面を覆うサイドウォール膜を備え、前記ゲートの前記側面の下部のみに、前記サイドウォール膜で覆われた局所的な低誘電率領域を有する。この低誘電率領域は、所定の低誘電率材料で充填されるか、又は空洞とすることが好適である。
【0008】
本発明の半導体装置の製造方法は、前記ゲートの側面を覆う薄い第1の膜を形成する工程と、前記第1の膜の下部のみを除去する工程と、前記第1の膜の除去された前記ゲートの前記側面の下部のみに局所的に低誘電率の材料を埋め込む工程と、前記低誘電率の材料を覆うように前記第1の膜に第2の膜を形成する工程とを含む。
【0009】
本発明の半導体装置の製造方法は、前記ゲートの側面を覆う薄い第1の膜を形成する工程と、前記第1の膜の下部のみを除去する工程と、前記第1の膜に比して低被覆段差性となる条件で第2の膜を前記第1の膜に形成し、前記ゲートの前記側面の下部に空洞を形成する工程とを含む。
【0010】
本発明の半導体装置の製造方法は、前記ゲートの下部の一部位を除去してノッチ形状に加工する工程と、前記一部位のみに局所的に低誘電率の材料を埋め込む工程と、前記低誘電率の材料を覆うように前記ゲートの側面にサイドウォール膜を形成する工程とを含む。
【0011】
本発明の半導体装置の製造方法は、前記ゲートの下部の一部位を除去してノッチ形状に加工する工程と、前記一部位を埋め込まない程度に低被覆段差性となる条件でサイドウォール膜を前記ゲートの側面に形成し、前記ゲートの前記側面の下部に空洞を形成する工程とを含む。
【0012】
【発明の実施の形態】
−本発明の基本骨子−
本発明者は、フリンジ容量の低減化を図るに際して、上記した不純物の抜け等を抑止する観点を付加し考察した結果、フリンジ容量の低減化に最も効果的な部位のみに必要最小限の局所的な低誘電率領域を形成することに想到した。フリンジ容量は主にゲート電極端と半導体基板との間における寄生容量であることから、この寄生容量発生に最も寄与する部位であるゲート電極の側面下部に低誘電率領域を形成すれば良い。
【0013】
(第1の態様)
ここでは、図1に示すように、半導体基板1上にゲート絶縁膜2を介してゲート電極3が形成され、ゲート電極3の両側にソース/ドレイン4が形成されてなるMOSトランジスタにおいて、サイドウォール膜5を2層(薄い第1の膜5a及びこれを覆う第2の膜5b)とし、第1の膜5aの下方、即ちゲート電極3の側面下部のみを局所的な低誘電率領域として低誘電率材料6で埋め込み、これを覆うように第2の膜5bを形成する。
【0014】
(第2の態様)
ここでは、図2に示すように、図1と同様のMOSトランジスタにおいて、サイドウォール膜5を2層(薄い第1の膜5a及びこれを覆う第2の膜5b)として、第1の膜5aをゲート電極3の側面上部のみに形成し、ゲート電極3の側面下部のみを低誘電率領域として、これを埋め込まない低被覆段差性となる条件で第2の膜5bを形成し、サイドウォール膜5で囲まれた局所的な空洞7を形成する。
【0015】
(第3の態様)
ここでは、図3に示すように、図1と同様のMOSトランジスタにおいて、ゲート電極3の側壁下部(及びゲート絶縁膜2)の一部をエッチングにより除去してノッチ形状とし、この部位を局所的な低誘電率領域として低誘電率材料6を埋め込み、これを覆うようにサイドウォール膜8を形成する。
【0016】
(第4の態様)
ここでは、図4に示すように、図1と同様のMOSトランジスタにおいて、ゲート電極3の側壁下部(及びゲート絶縁膜2)の一部をエッチングにより除去してノッチ形状とし、この部位を局所的な低誘電率領域として、これを埋め込まない低被覆段差性となる条件でサイドウォール膜8を形成し、このサイドウォール膜8で囲まれた局所的な空洞7を形成する。
【0017】
なお、特開平4−152535公報には、サイドウォール膜の下部を高誘電体膜、上部を低誘電体膜で形成してなる半導体装置が開示されているが、これはLDD部分の低電界化及びゲート−配線間の寄生容量の低減化を図ることを目的としており、本発明とは構成もさることながら、目的及び効果も全く異なる別発明である。
【0018】
−具体的な諸実施形態−
上述した本発明の基本骨子の内容を踏まえ、本発明を適用した好適な諸実施形態について図面を参照しながら詳細に説明する。
【0019】
(第1の実施形態)
本実施形態では、ゲート電極及びソース/ドレインを有するMOSトランジスタ構造の半導体装置の構成及びその製造方法を開示する。ここでは便宜上、MOSトランジスタの構成をその製造工程と共に説明する。
【0020】
図5は、本実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図5(a)に示すように、例えばp型のシリコン半導体基板11上にゲート絶縁膜12を介してCVD法等により多結晶シリコン膜(不図示)を堆積し、これら多結晶シリコン膜及びゲート絶縁膜12を電極形状にパターニングすることにより、ゲート電極13を形成する。
【0021】
続いて、図5(b)に示すように、ゲート電極13を覆うように半導体装置11上に例えばシリコン酸化膜(不図示)をCVD法等により堆積し、このシリコン酸化膜の全面を異方性エッチング(エッチバック)することにより、ゲート電極13及びゲート絶縁膜12の側面のみに薄い第1の膜14aを形成する。
【0022】
続いて、図5(c)に示すように、例えばウェットエッチングにより、第1の膜14aの下部のみを選択的に除去し、ゲート電極13の側面下部の表面を露出させる。このとき、ゲート電極13の露出した側面下部が低誘電率領域15となる。
【0023】
続いて、図5(d)に示すように、ゲート電極13及び第1の膜14aをマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層に一対のエクステンション領域16を形成する。
【0024】
続いて、図5(e)に示すように、低誘電率領域15を埋め込むようにゲート電極13上に低誘電率材料21を形成し、これをエッチング(例えばエッチバック)して低誘電率領域15のみに残す。ここで、低誘電率材料21としては、例えばSiOF、アリールエーテル系有機低誘電率材料、フルオロカーボン系低誘電率材料、ハイドロジェンシロセスキオキサン系低誘電率材料、ハイドロメチルシロセスキオキサン系低誘電率材料、ポーラスキオキサン系低誘電率材料、及びポーラスアリールエーテル系低誘電率材料等が用いられる。
【0025】
続いて、図5(f)に示すように、ゲート電極13を覆うようにCVD法等により例えばシリコン窒化膜(不図示)を堆積した後、このシリコン窒化膜の全面を異方性エッチング(エッチバック)し、第1の膜14aの側面及び低誘電率材料21により充填された低誘電率領域15を覆う第2の膜14bを形成する。このとき、第1,第2の膜14a,14bで低誘電率領域15を囲むサイドウォール膜14が形成される。
【0026】
続いて、図5(g)に示すように、ゲート電極13及びサイドウォール膜14をマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層にエクステンション領域16と一部重畳するようにソース/ドレイン17を形成する。
【0027】
しかる後、層間絶縁膜やコンタクトホール、各種配線層等を形成し、MOSトランジスタを完成させる。
【0028】
(第2の実施形態)
図6は、本実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図6(a)に示すように、例えばp型のシリコン半導体基板11上にゲート絶縁膜12を介してCVD法等により多結晶シリコン膜(不図示)を堆積し、これら多結晶シリコン膜及びゲート絶縁膜12を電極形状にパターニングすることにより、ゲート電極13を形成する。
【0029】
続いて、図6(b)に示すように、ゲート電極13を覆うように半導体装置11上に例えばシリコン酸化膜(不図示)をCVD法等により堆積し、このシリコン酸化膜の全面を異方性エッチング(エッチバック)することにより、ゲート電極13及びゲート絶縁膜12の側面のみに薄い第1の膜14aを形成する。
【0030】
続いて、図6(c)に示すように、例えばウェットエッチングにより、第1の膜14aの下部のみを選択的に除去し、ゲート電極13の側面下部の表面を露出させる。このとき、ゲート電極13の露出した側面下部が低誘電率領域15となる。
【0031】
続いて、図6(d)に示すように、ゲート電極13及び第1の膜14aをマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層に一対のエクステンション領域16を形成する。
【0032】
続いて、低誘電率領域15を埋め込まない程度に低被覆段差性(ステップカバレッジの低い)となる条件でゲート電極13及び第1の膜14aを覆うシリコン酸化膜(不図示)を形成する。このシリコン酸化膜は低温酸化(LTO)法やスパッタ法により形成すれば良く、例えば平行平板プラズマCVD装置を用いて400Wの高周波(RF)電力を投入して400℃の低温条件で形成する。そして、図6(e)に示すように、このシリコン酸化膜の全面を異方性エッチング(エッチバック)し、低誘電率領域15を覆う第2の膜14bを形成する。このとき、第1の膜14aの側面を覆い当該第1の膜14aと共に空洞22とされた低誘電率領域15を囲むサイドウォール膜14が形成される。
【0033】
続いて、図6(f)に示すように、ゲート電極13及びサイドウォール膜14をマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層にエクステンション領域16と一部重畳するようにソース/ドレイン17を形成する。
【0034】
しかる後、層間絶縁膜やコンタクトホール、各種配線層等を形成し、MOSトランジスタを完成させる。
【0035】
(第3の実施形態)
図7は、本実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図7(a)に示すように、例えばp型のシリコン半導体基板11上にゲート絶縁膜12を介してCVD法等により多結晶シリコン膜(不図示)を堆積し、これら多結晶シリコン膜及びゲート絶縁膜12を電極形状にパターニングすることにより、ゲート電極13を形成する。
【0036】
続いて、図7(b)に示すように、ゲート電極13の側壁面下部及びゲート絶縁膜12の一部をエッチングにより除去してノッチ形状とする。このノッチ部位が低誘電率領域18となる。
【0037】
続いて、図7(c)に示すように、ゲート電極13をマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層に一対のエクステンション領域16を形成する。
【0038】
続いて、図7(d)に示すように、低誘電率領域18を埋め込むようにゲート電極13上に低誘電率材料23を形成し、これをエッチング(例えばエッチバック)して低誘電率領域18のみに残す。ここで、低誘電率材料23としては、例えばSiOF、アリールエーテル系有機低誘電率材料、フルオロカーボン系低誘電率材料、ハイドロジェンシロセスキオキサン系低誘電率材料、ハイドロメチルシロセスキオキサン系低誘電率材料、ポーラスキオキサン系低誘電率材料、及びポーラスアリールエーテル系低誘電率材料等が用いられる。
【0039】
続いて、図7(e)に示すように、ゲート電極13を覆うようにCVD法等により例えばシリコン窒化膜(不図示)を堆積した後、このシリコン窒化膜の全面を異方性エッチング(エッチバック)し、ゲート電極13の側面及び低誘電率材料23により充填された低誘電率領域15を覆うサイドウォール膜19を形成する。
【0040】
続いて、図7(f)に示すように、ゲート電極13及びサイドウォール膜19をマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層にエクステンション領域16と一部重畳するようにソース/ドレイン17を形成する。
【0041】
しかる後、層間絶縁膜やコンタクトホール、各種配線層等を形成し、MOSトランジスタを完成させる。
【0042】
(第4の実施形態)
図8は、本実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
先ず、図8(a)に示すように、例えばp型のシリコン半導体基板11上にゲート絶縁膜12を介してCVD法等により多結晶シリコン膜(不図示)を堆積し、これら多結晶シリコン膜及びゲート絶縁膜12を電極形状にパターニングすることにより、ゲート電極13を形成する。
【0043】
続いて、図8(b)に示すように、ゲート電極13の側壁下部及びゲート絶縁膜12の一部をエッチングにより除去してノッチ形状とする。このノッチ部位が低誘電率領域18となる。
【0044】
続いて、図8(c)に示すように、ゲート電極13をマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層に一対のエクステンション領域16を形成する。
【0045】
続いて、図8(d)に示すように、低誘電率領域18を埋め込まない程度に低被覆段差性(ステップカバレッジの低い)となる条件でゲート電極13及び第1の膜14aを覆うシリコン酸化膜(不図示)を形成する。このシリコン酸化膜は低温酸化(LTO)法やスパッタ法により形成すれば良く、例えば平行平板プラズマCVD装置を用いて400Wの高周波(RF)電力を投入して400℃の低温条件で形成する。そして、このシリコン酸化膜の全面を異方性エッチング(エッチバック)し、空洞24とされた低誘電率領域18を囲むサイドウォール膜19を形成する。
【0046】
続いて、図8(e)に示すように、ゲート電極13及びサイドウォール膜19をマスクとしてn型不純物、例えばリン(P)等をイオン注入し、半導体基板11の表層にエクステンション領域16と一部重畳するようにソース/ドレイン17を形成する。
【0047】
しかる後、層間絶縁膜やコンタクトホール、各種配線層等を形成し、MOSトランジスタを完成させる。
【0048】
なお、第1〜第4の実施形態では、エクステンション領域を備えたLDD構造のソース/ドレインを形成する場合を例示したが、本発明は単にシングルドレイン構造のMOSトランジスタにも適用可能である。また、バルク型のMOSトランジスタに限定されず、MISトランジスタやSOI型のMOSトランジスタ、ダブルゲート型のMOSトランジスタ等にも適用可能である。また、ソース/ドレインの両側ではなく片側のみに低誘電率領域を設けるようにしても良い。
【0049】
−本実施形態のMOSトランジスタのフリンジ容量−
ここで、第2の実施形態(第2の態様)によるMOSトランジスタを例に採り、低誘電率領域(空洞)の高さ(幅を一定値(例えば10nm)で統一すれば、実質的には空洞のサイズ)とフリンジ容量との関係について調べた。図9にこのシミュレーション実験の結果を示す。
【0050】
図9において、横軸が空洞の高さ、左縦軸がフリンジ容量、右縦軸が当該空洞を持たない従来のデバイス構造の値で正規化したフリンジ容量の相対値をそれぞれ示している。図示のように、局所的に高さ15nm程度の空洞を形成するだけで、空洞を持たない従来構造に比して20%以上フリンジ容量が削減される。また、同様のシミュレーションにより、高さが僅か5nmで幅が5nmの極微小な空洞を局所的に形成するだけでも、空洞を持たない従来構造に比して10%以上フリンジ容量が削減される。この場合、空洞の高さを更に高くしても、さほどのフリンジ容量の低下は見られない。
【0051】
従って、本実施形態のように、最もフリンジ容量を低下させる効果の大きい部位(ゲート電極の側面下部)に限定して、この部位に局所的に必要最小限の空洞を形成することにより、特開平9−246544公報の発明とは異なりゲート電極に導入した不純物がその後の熱処理工程で前記空洞から抜けることなく、フリンジ容量を十分に低減化することが可能となる。なお、この効果は第2の実施形態のみならず、第1,第3,第4の実施形態でも同様である。
【0052】
以下、本発明の諸態様を付記としてまとめて記載する。
【0053】
(付記1)ゲート及びソース/ドレインを含む半導体装置であって、
前記ゲートの側面を覆うサイドウォール膜を備え、
前記ゲートの前記側面の下部のみに、前記サイドウォール膜で覆われた局所的な低誘電率領域を有することを特徴とする半導体装置。
【0054】
(付記2)前記低誘電率領域は、前記サイドウォール膜に比して低誘電率の材料からなることを特徴とする付記1に記載の半導体装置。
【0055】
(付記3)前記サイドウォール膜は、
前記ゲートの前記側面の上部のみに直接形成された第1の膜と、
前記ゲートの前記側面の下部のみに直接形成された前記低誘電率領域を覆うように前記第1膜に形成された第2の膜と
を含むことを特徴とする付記2に記載の半導体装置。
【0056】
(付記4)前記低誘電率領域は空洞であることを特徴とする付記1に記載の半導体装置。
【0057】
(付記5)前記サイドウォール膜は、
前記ゲートの前記側面の上部のみに直接形成された第1の膜と、
前記第1の膜を覆い、前記側面の下部のみに空洞を形成する第3の膜と
を含むことを特徴とする付記4に記載の半導体装置。
【0058】
(付記6)前記ゲートは、前記側壁下部の一部位が除去されてノッチ状に前記低誘電率領域が形成されていることを特徴とする付記1に記載の半導体装置。
【0059】
(付記7)前記低誘電率領域は、前記サイドウォール膜に比して低誘電率の材料からなることを特徴とする付記6に記載の半導体装置。
【0060】
(付記8)前記低誘電率領域は空洞であることを特徴とする付記6に記載の半導体装置。
【0061】
(付記9)ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側面を覆う薄い第1の膜を形成する工程と、
前記第1の膜の下部のみを除去する工程と、
前記第1の膜の除去された前記ゲートの前記側面の下部のみに局所的に低誘電率の材料を埋め込む工程と、
前記低誘電率の材料を覆うように前記第1の膜に第2の膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【0062】
(付記10)ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側面を覆う薄い第1の膜を形成する工程と、
前記第1の膜の下部のみを除去する工程と、
前記第1の膜に比して低被覆段差性となる条件で第2の膜を前記第1の膜に形成し、前記ゲートの前記側面の下部に空洞を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【0063】
(付記11)ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側壁下部の一部位を除去してノッチ形状に加工する工程と、
前記一部位のみに局所的に低誘電率の材料を埋め込む工程と、
前記低誘電率の材料を覆うように前記ゲートの側面にサイドウォール膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【0064】
(付記12)ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側壁下部の一部位を除去してノッチ形状に加工する工程と、
前記一部位を埋め込まない程度に低被覆段差性となる条件でサイドウォール膜を前記ゲートの側面に形成し、前記ゲートの前記側面の下部に空洞を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【0065】
【発明の効果】
本発明によれば、フリンジ容量の低減化を最も効率良く実現するとともに、上記した不純物の抜け等の問題を可及的に抑止し、作製も比較的容易な半導体装置が実現する。
【図面の簡単な説明】
【図1】本発明の第1の態様を説明するための概略断面図である。
【図2】本発明の第2の態様を説明するための概略断面図である。
【図3】本発明の第3の態様を説明するための概略断面図である。
【図4】本発明の第4の態様を説明するための概略断面図である。
【図5】第1の実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
【図6】第2の実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
【図7】第3の実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
【図8】第4の実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
【図9】第2の実施形態によるMOSトランジスタについて、低誘電率領域(空洞)の高さとフリンジ容量との関係を示す特性図である。
【符号の説明】
1,11 シリコン半導体基板
2,12 ゲート絶縁膜
3,13,ゲート電極
4,17 ソース/ドレイン
5,8,14,19 サイドウォール膜
5a,14a 第1の膜
5b,14b 第2の膜
6,21,23 低誘電率材料
7,22,24 空洞
15,18 低誘電率領域
16 エクステンション領域
Claims (10)
- ゲート及びソース/ドレインを含む半導体装置であって、
前記ゲートの側面を覆うサイドウォール膜を備え、
前記ゲートの前記側面の下部のみに、前記サイドウォール膜で覆われた局所的な低誘電率領域を有することを特徴とする半導体装置。 - 前記低誘電率領域は、前記サイドウォール膜に比して低誘電率の材料からなることを特徴とする請求項1に記載の半導体装置。
- 前記サイドウォール膜は、
前記ゲートの前記側面の上部のみに直接形成された第1の膜と、
前記ゲートの前記側面の下部のみに直接形成された前記低誘電率領域を覆うように前記第1膜に形成された第2の膜と
を含むことを特徴とする請求項2に記載の半導体装置。 - 前記低誘電率領域は空洞であることを特徴とする請求項1に記載の半導体装置。
- 前記サイドウォール膜は、
前記ゲートの前記側面の上部のみに直接形成された第1の膜と、
前記第1の膜を覆い、前記側面の下部のみに空洞を形成する第3の膜と
を含むことを特徴とする請求項4に記載の半導体装置。 - 前記ゲートは、側壁下部の一部位が除去されてノッチ状に前記低誘電率領域が形成されていることを特徴とする請求項1に記載の半導体装置。
- ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側面を覆う薄い第1の膜を形成する工程と、
前記第1の膜の下部のみを除去する工程と、
前記第1の膜の除去された前記ゲートの前記側面の下部のみに局所的に低誘電率の材料を埋め込む工程と、
前記低誘電率の材料を覆うように前記第1の膜に第2の膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側面を覆う薄い第1の膜を形成する工程と、
前記第1の膜の下部のみを除去する工程と、
前記第1の膜に比して低被覆段差性となる条件で第2の膜を前記第1の膜に形成し、前記ゲートの前記側面の下部に空洞を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側壁下部の一部位を除去してノッチ形状に加工する工程と、
前記一部位のみに局所的に低誘電率の材料を埋め込む工程と、
前記低誘電率の材料を覆うように前記ゲートの側面にサイドウォール膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - ゲート及びソース/ドレインを含む半導体装置の製造方法であって、
前記ゲートの側壁下部の一部位を除去してノッチ形状に加工する工程と、
前記一部位を埋め込まない程度に低被覆段差性となる条件でサイドウォール膜を前記ゲートの側面に形成し、前記ゲートの前記側面の下部に空洞を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002255473A JP2004095888A (ja) | 2002-08-30 | 2002-08-30 | 半導体装置及びその製造方法 |
US10/604,891 US20050173722A1 (en) | 2002-08-30 | 2003-08-25 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002255473A JP2004095888A (ja) | 2002-08-30 | 2002-08-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004095888A true JP2004095888A (ja) | 2004-03-25 |
JP2004095888A5 JP2004095888A5 (ja) | 2005-11-04 |
Family
ID=32060989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002255473A Pending JP2004095888A (ja) | 2002-08-30 | 2002-08-30 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20050173722A1 (ja) |
JP (1) | JP2004095888A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016058726A (ja) * | 2014-09-04 | 2016-04-21 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090212332A1 (en) * | 2008-02-21 | 2009-08-27 | International Business Machines Corporation | Field effect transistor with reduced overlap capacitance |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5221632A (en) * | 1990-10-31 | 1993-06-22 | Matsushita Electric Industrial Co., Ltd. | Method of proudcing a MIS transistor |
KR0141195B1 (ko) * | 1994-06-08 | 1998-07-15 | 김광호 | 저저항 게이트전극을 갖는 반도체소자의 제조방법 |
US5714413A (en) * | 1995-12-11 | 1998-02-03 | Intel Corporation | Method of making a transistor having a deposited dual-layer spacer structure |
JP3413823B2 (ja) * | 1996-03-07 | 2003-06-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US5789298A (en) * | 1996-11-04 | 1998-08-04 | Advanced Micro Devices, Inc. | High performance mosfet structure having asymmetrical spacer formation and method of making the same |
US5821594A (en) * | 1997-02-25 | 1998-10-13 | Nec Corporation | Semiconductor device having a self-aligned type contact hole |
JPH1117166A (ja) * | 1997-06-23 | 1999-01-22 | Nec Corp | 半導体装置の製造方法 |
TW393693B (en) * | 1997-07-26 | 2000-06-11 | United Microelectronics Corp | MOS device with air-gap spacers and its manufacturing method |
KR100239422B1 (ko) * | 1997-10-28 | 2000-01-15 | 김영환 | 반도체 소자 및 제조 방법 |
US6495900B1 (en) * | 1997-11-12 | 2002-12-17 | Micron Technology, Inc. | Insulator for electrical structure |
US6180988B1 (en) * | 1997-12-04 | 2001-01-30 | Texas Instruments-Acer Incorporated | Self-aligned silicided MOSFETS with a graded S/D junction and gate-side air-gap structure |
TW392357B (en) * | 1998-02-10 | 2000-06-01 | United Microelectronics Corp | Manufacturing method for semiconductor device and structure manufactured by the same |
US6127712A (en) * | 1998-05-22 | 2000-10-03 | Texas Instruments--Acer Incorporated | Mosfet with buried contact and air-gap gate structure |
US6143611A (en) * | 1998-07-30 | 2000-11-07 | Micron Technology, Inc. | Semiconductor processing methods, methods of forming electronic components, and transistors |
US6018179A (en) * | 1998-11-05 | 2000-01-25 | Advanced Micro Devices | Transistors having a scaled channel length and integrated spacers with enhanced silicidation properties |
US6124177A (en) * | 1999-08-13 | 2000-09-26 | Taiwan Semiconductor Manufacturing Company | Method for making deep sub-micron mosfet structures having improved electrical characteristics |
US6251737B1 (en) * | 1999-11-04 | 2001-06-26 | United Microelectronics Corp. | Method of increasing gate surface area for depositing silicide material |
US6169017B1 (en) * | 1999-11-23 | 2001-01-02 | United Silicon Incorporated | Method to increase contact area |
US6433371B1 (en) * | 2000-01-29 | 2002-08-13 | Advanced Micro Devices, Inc. | Controlled gate length and gate profile semiconductor device |
US6596598B1 (en) * | 2000-02-23 | 2003-07-22 | Advanced Micro Devices, Inc. | T-shaped gate device and method for making |
US6642592B2 (en) * | 2000-07-22 | 2003-11-04 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating same |
US6468877B1 (en) * | 2001-07-19 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method to form an air-gap under the edges of a gate electrode by using disposable spacer/liner |
US6706605B1 (en) * | 2003-03-31 | 2004-03-16 | Texas Instruments Incorporated | Transistor formed from stacked disposable sidewall spacer |
-
2002
- 2002-08-30 JP JP2002255473A patent/JP2004095888A/ja active Pending
-
2003
- 2003-08-25 US US10/604,891 patent/US20050173722A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016058726A (ja) * | 2014-09-04 | 2016-04-21 | パナソニックIpマネジメント株式会社 | 半導体装置およびその製造方法 |
US9543427B2 (en) | 2014-09-04 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
US20050173722A1 (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4644577B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US11101371B2 (en) | Structure and method for vertical tunneling field effect transistor with leveled source and drain | |
US7910440B2 (en) | Semiconductor device and method for making the same | |
JP2010010215A (ja) | 半導体装置の製造方法 | |
US20070120182A1 (en) | Transistor having recess gate structure and method for fabricating the same | |
JP2008270811A (ja) | トレンチ金属酸化物半導体 | |
WO2014024266A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
CN113658868A (zh) | 半导体元件及其制作方法 | |
KR20090072043A (ko) | 반도체 소자의 제조방법 | |
US7846844B2 (en) | Method for fabricating saddle type fin transistor | |
KR101088207B1 (ko) | 반도체 소자의 제조 방법 | |
KR20080106319A (ko) | 확장된 영역을 갖는 트렌치 분리 구조 | |
JP4791723B2 (ja) | 半導体装置及びその製造方法 | |
JP5604019B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2004172325A (ja) | 半導体装置の製造方法 | |
JP4048618B2 (ja) | 半導体装置の製造方法 | |
JP2004095888A (ja) | 半導体装置及びその製造方法 | |
US7517761B2 (en) | Method for manufacturing semiconductor device | |
TW201019400A (en) | Method for fabricating semiconductor device | |
JP4797495B2 (ja) | 半導体装置の製造方法 | |
US10796943B2 (en) | Manufacturing method of semiconductor structure | |
KR100701369B1 (ko) | 트랜지스터 및 그 제조 방법 | |
JP2009054683A (ja) | 半導体装置およびその製造方法 | |
JP6114425B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2010034140A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |