JP2004172325A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004172325A JP2004172325A JP2002335872A JP2002335872A JP2004172325A JP 2004172325 A JP2004172325 A JP 2004172325A JP 2002335872 A JP2002335872 A JP 2002335872A JP 2002335872 A JP2002335872 A JP 2002335872A JP 2004172325 A JP2004172325 A JP 2004172325A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- fluorine
- trench
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】トレンチコーナー部を電気的に丸めて電界集中を防止する。
【解決手段】基板１上にシリコン酸化膜２を形成する工程と、シリコン窒化膜３を形成する工程と、これらをパターニングしてトレンチ開口を形成する工程とを経て、当該トレンチ開口を形成した基板１上にフッ素含有酸化膜８を形成する。そして、当該フッ素含有酸化膜８から熱拡散によりフッ素を拡散させてフッ素拡散層９を形成する工程と、フッ素含有酸化膜８を除去する工程とを経て、シリコン窒化膜３とシリコン酸化膜２とをマスクとしてトレンチ４を形成する。その後、当該トレンチ４の内壁に熱酸化膜を形成する工程において、コーナー部分にフッ素原子を含有する熱酸化膜を形成し、当該トレンチ４内に酸化膜６を埋め込む工程と、シリコン窒化膜３とシリコン酸化膜２とを除去する工程とを経て半導体素子分離領域を製造する。
【選択図】 図１
【解決手段】基板１上にシリコン酸化膜２を形成する工程と、シリコン窒化膜３を形成する工程と、これらをパターニングしてトレンチ開口を形成する工程とを経て、当該トレンチ開口を形成した基板１上にフッ素含有酸化膜８を形成する。そして、当該フッ素含有酸化膜８から熱拡散によりフッ素を拡散させてフッ素拡散層９を形成する工程と、フッ素含有酸化膜８を除去する工程とを経て、シリコン窒化膜３とシリコン酸化膜２とをマスクとしてトレンチ４を形成する。その後、当該トレンチ４の内壁に熱酸化膜を形成する工程において、コーナー部分にフッ素原子を含有する熱酸化膜を形成し、当該トレンチ４内に酸化膜６を埋め込む工程と、シリコン窒化膜３とシリコン酸化膜２とを除去する工程とを経て半導体素子分離領域を製造する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成される複数の素子を絶縁分離する半導体素子分離領域を形成する半導体装置の製造方法に関し、特に、絶縁体を埋め込むトレンチのコーナーの部分を効果的に電界緩和する方法に関するものである。
【０００２】
【従来の技術】
一般に、半導体基板上に複数の素子を形成する場合には、最初にそれらの素子の間を絶縁すべく、素子分離領域を作る必要がある。このような領域は、例えば、図６に示す方法によって作られる。まず、図６（ａ）に示すように、基板１上にシリコン酸化膜２、シリコン窒化膜３を順次形成し、フォトリソグラフィ、エッチングにより、シリコン窒化膜３、シリコン酸化膜２を順次エッチングしてトレンチ形成のマスクを形成する。
【０００３】
そして、図６（ｂ）に示すように、このマスクを使って基板１をエッチングしてトレンチ４を形成する。
その後、このトレンチ４に絶縁物を埋め込むわけであるが、その前に、トレンチ４のコーナー部分Ａを丸める必要がある。その理由を以下に簡単に述べる。図３に示すように、複数の素子すなわちＭＯＳトランジスタ１０、１０のゲート１１がこのコーナー部分Ａに交差している。そして、ゲート１１に印加される電界は、ソース領域１２とドレイン領域１３との間の活性領域（図４参照）に供給される。ところが、このコーナー部分Ａに角ができているとゲート１１に印加される電界がその角に集中する。つまり、コーナー部分Ａでの電界集中により、ゲート絶縁膜の絶縁破壊が生じるおそれがある。そして、ゲート絶縁膜の薄膜化に伴い、このような電界集中を軽減する必要性がいっそう増大することとなる。また、電界集中やゲート絶縁膜の薄膜化によりゲート絶縁膜の信頼性が低下するとともに、寄生トランジスタが生じてしまうこともあった。
【０００４】
このため、図６（ｃ）に示すように、熱酸化を行って熱酸化膜５を形成することにより丸めを行っていた。その後、図６（ｄ）に示すように、シリコン酸化膜６をトレンチ４の内部に埋め込み、シリコン窒化膜３、シリコン酸化膜２を除去し、ゲート酸化膜７を形成していた。このようなトレンチコーナー部Ａを効果的に丸めるため、浅く、幅の広いトレンチを形成する方法が採られた（例えば、特許文献１参照）。
また、他の従来例として、上述したトレンチコーナー部Ａに対し、傾斜イオン注入（Ｔｉｌｔ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）を施してフッ素イオン等を注入し、トレンチコーナー部Ａ近傍のシリコン酸化膜にのみ、Ｆを含ませるものもある（例えば、特許文献２参照）。
さらに、トレンチコーナー部Ａにシリコン酸化膜を形成するとともに、トレンチ内にフッ化物であるＳｉＯＦを充填するものもある（例えば、特許文献３参照）。
【０００５】
【特許文献１】
特開２０００−３０６９９１公報
【特許文献２】
特開平１０−２７０５４６号公報 （第４頁、図１）
【特許文献３】
特開平１１−１８６３７８号公報 （第７，８頁、図１−５）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の方法には、次のような課題があった。
第１に、熱酸化膜を形成する方法では、熱酸化による高温により種々の弊害を生じた。具体的には、１０００℃〜１２００℃の高温が必要であった。そして、効果的に丸めるためには、３０ｎｍ〜６０ｎｍの膜厚が必要であり、これが形成される間、上記高温の熱処理を加え続けなければならなかった。また、高温に加えて、低酸化レートであり、ドライ酸化よりウェット酸化やラジカル酸化などの高酸化力の酸化であることが必要である。このため、処理工程中で、炉のチャンバーやチューブ、ボートからの汚染の発生、ウェハのスリップや反りの発生などが生じやすい。また、高温で酸化レートを遅くする機能が必要であり、ラジカル酸化を行う機能も必要であるため、特殊な高価な装置が必要である。従って、製品のコストの上昇が避けられなかった。
【０００７】
第２に、素子の高集積化による問題があった。つまり、コーナー部分Ａを丸めるために熱酸化膜５を用いる場合には、薄膜化に伴い、熱酸化膜５の厚さも薄くしていかなければならない。さもなければ、熱酸化によりシリコンが酸化シリコンに変換される場合の変換差が素子の大きさに対して大きくなってしまうからである。ところが、丸めるためには、上述したように、３０ｎｍ程度以上の膜厚の酸化膜が必要である。従って、丸めることが困難になってきている。
第３に、イオン注入を用いる場合には、基板の損傷や金属汚染が生じ得る。これを避けるため、イオン注入時のマスクの膜厚は十分に厚くする必要がある。具体的には、イオン注入加速度３０ｋｅＶで１８０ｎｍ以上の膜厚が必要となる。
第４に、トレンチ内部の全体にフッ化物を充填する方法では、トレンチ内部を一様に充填することは難しく、“す”が発生しやすい。また、電界が集中するトレンチコーナー部Ａの部分以外にもフッ素が多量に含まれる。このように多量なフッ素が含まれていると、ゲート酸化膜の形成などに際し、熱拡散によって活性領域にフッ素が侵入しやすくなる。これによって、素子の特性が劣化するおそれがあった。
【０００８】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
基板上にシリコン酸化膜を形成する工程と、当該シリコン酸化膜上にシリコン窒化膜を形成する工程と、当該シリコン窒化膜とシリコン酸化膜とをパターニングしてトレンチ開口を形成する工程とを経て、当該トレンチ開口を形成した基板上にフッ素含有酸化膜を形成する。
そして、当該フッ素含有酸化膜から熱拡散によりフッ素を拡散させてフッ素拡散層を形成する工程と、前記フッ素含有酸化膜を除去する工程とを経て、前記シリコン窒化膜とシリコン酸化膜とをマスクとしてトレンチを形成する。
その後、当該トレンチの内壁に熱酸化膜を形成する工程において、コーナー部分にフッ素原子を含有する熱酸化膜を形成し、当該トレンチ内に酸化膜を埋め込む工程と、前記シリコン窒化膜とシリコン酸化膜とを除去する工程とを経て半導体素子分離領域を製造する。
【０００９】
〈構成２〉
基板上にシリコン酸化膜を形成する工程と、当該シリコン酸化膜上にシリコン窒化膜を形成する工程と、当該シリコン窒化膜とシリコン酸化膜とをパターニングしてトレンチ開口を形成する工程とを経て、当該トレンチ開口を形成した基板上にフッ素含有酸化膜を形成し、当該フッ素含有酸化膜をエッチングしてサイドウォールを形成する。
そして、当該サイドウォールと前記シリコン窒化膜とシリコン酸化膜とをマスクとしてトレンチを形成する。
その後、当該トレンチの内壁に熱酸化膜を形成する工程において、コーナー部分にフッ素原子を含有する熱酸化膜を形成し、当該トレンチ内に酸化膜を埋め込む工程と、前記シリコン窒化膜とシリコン酸化膜とを除去する工程とを経て半導体素子分離領域を製造する。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈実施例１〉
図１は、本発明の半導体素子分離領域、特にトレンチ素子分離層の製造方法における主要な製造工程を示す。
図１（ａ）では、まず、基板１の上にＣＶＤ（化学気相成長）法や熱酸化法により下地層としてシリコン酸化膜２を５〜５０ｎｍ形成する。そして、その上にシリコン窒化膜３をＣＶＤ法により形成する。その後、このシリコン窒化膜３とその下のシリコン酸化膜２に対し、フォトリソグラフィとエッチングによりパターニングを行う。
【００１１】
そして、このようにパターニングされた基板１上にプラズマＣＶＤ法によりＳｉＯＦから成るフッ素含有酸化膜８を５０〜２００ｎｍ形成する。これは、例えば、高密度プラズマを用いてＳｉＨ４、ＳｉＦ４、Ｏ２、Ａｒガスを混合した雰囲気中で、出力４ｋＷ程度、圧力８００ｐａ程度で行うことができる。
続いて、温度９００〜１０００℃で、１０〜３０分アニールを行う。これにより、パターニングされたシリコン窒化膜３を拡散マスクとして素子分離領域を形成する基板１の領域へフッ素原子を熱拡散させる。その結果、フッ素拡散層９を形成する。尚、この工程の際、将来素子を形成する基板１の活性領域は、その部分を覆っているパターニングされたシリコン窒化膜３によって保護され、汚染されることがない。
【００１２】
図１（ｂ）では、まず、フッ素含有酸化膜８をフッ酸溶液で除去する。そして、シリコン酸化膜２とシリコン窒化膜３をマスクとして公知のエッチングにより基板１の素子分離領域にトレンチ４を形成する。このとき、フッ素拡散層９の大部分はエッチングによって除去されるが、パターニングされたシリコン酸化膜２の端部付近においては、フッ素含有シリコン層部９ａとして残存する。
【００１３】
図１（ｃ）では、９００〜１１００℃の温度により、熱酸化を行って膜厚５〜１５ｎｍの熱酸化膜５を形成する。これは、トレンチ４のコーナー部Ａを丸めるために行われるものである。このようにして形成された熱酸化膜５は、フッ素含有シリコン層部９ａの存在する部分では、フッ素含有熱酸化層部５ａとなる。尚、この熱酸化の際に、十分に厚く形成したシリコン窒化膜３によって基板１の活性領域は、フッ素による汚染から保護される。
【００１４】
図１（ｄ）では、酸化膜６をＣＶＤ法により形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により埋め込む。そして、シリコン窒化膜３、シリコン酸化膜２を除去する。
その後、熱酸化によりゲート酸化膜７を形成する。このようにして形成されたゲート酸化膜７は、フッ素含有シリコン層部９ａの存在する付近では、熱酸化に伴うフッ素原子の熱拡散によりフッ素含有酸化層部７ａとなる。また、ＣＶＤ法によりゲート酸化膜７を形成することもできる。このようにして形成されたゲート酸化膜７は、フッ素含有シリコン層部９ａの存在する付近では、アニール処理に伴うフッ素原子の熱拡散によりフッ素含有酸化層部７ａとなる。
以上により、トレンチコーナー部Ａ近傍にのみフッ素を含んだシリコン酸化膜が形成される。
【００１５】
図３は、図１（ｄ）の基板を上から見た図であり、図４は、図３のＢ−Ｂ線断面図である。
上述のように、素子分離領域を形成した後は、図４に示すように、ゲート酸化膜７の上にゲート電極１１を形成し、続いてゲート電極１１をマスクとして不純物を導入し、ソース領域１２とドレイン領域１３とを形成し、ＭＯＳトランジスタ１０を形成する。
【００１６】
〈実施例１の作用〉
フッ素原子のシリコンへの含有により、以下の作用がある。通常シリコン酸化膜の比誘電率は３．９程度である。ところが、例えば、フッ素原子を５ａｔｍ％含むと、比誘電率は３．７程度となり、１０ａｔｍ％含むと、比誘電率は３．５程度となる。このように、比誘電率が低下すると、その低下した部分では、電界が弱められる。よって、電界集中が避けられる。これは、いわば、フッ素原子を含有する部分では、物理的な膜厚は同じでも、電気的な膜厚が厚くなると言うことができる。すなわち、フッ素原子を５ａｔｍ％含むと、電気的な膜厚は約５％厚くなり、１０ａｔｍ％含むと、約１０％厚くなる。また、フッ素原子を導入することによる膜質の劣化はない。
【００１７】
このようにして、トレンチコーナー部Ａでの曲率の急激な増大による電界集中や薄膜化に伴う電界集中による半導体素子の特性の劣化が低減され、寄生トランジスタの発生も避けられる。
また、トレンチコーナー部Ａは、機械的応力が集中しやすく、界面準位が発生し、そこに正孔がトラップされやすい。その結果、素子の駆動力が低下するなどし、デバイス特性に悪影響を及ぼす。トレンチコーナー部Ａに含有されたフッ素原子は、このような機械的応力を抑制することも分かっている。
【００１８】
〈実施例１の効果〉
以上のように、実施例１によれば、トレンチ形成のためのマスク材をパターニングした後、ＳｉＯＦ膜を形成し、このＳｉＯＦ膜からトレンチコーナー部Ａだけにフッ素原子を拡散させ、その後の熱酸化でトレンチコーナー部Ａのみにフッ素原子を含む酸化膜を形成するようにしたので、高価な製造装置を用いなくても、トレンチコーナー部Ａの酸化膜を電気的に厚くすることができる。これによって、トレンチコーナー部Ａでの電界の集中を低減できるとともに、界面準位の発生、正孔トラップの発生を抑制できる。また、薄膜化に対応してトレンチの内側面に形成する熱酸化膜も薄くでき、熱酸化時にシリコンから酸化シリコンへの変換差が大きくなることを抑制できる。これによって、微細化された素子が形成される活性領域への酸化の進行が抑制される。この結果、高歩留まりを維持できるとともに、ゲート絶縁膜の信頼性を高めることができ、高品質のデバイスを提供することができる。
また、実施例１によれば、フッ素原子の導入に際し、イオン注入を用いなくて済むため、基板へのダメージ、及び金属汚染がない。さらに、トランジスタ形成領域にフッ素イオンが侵入してトランジスタ特性が劣化することを防止すべく、マスクの膜厚を確保する必要があるが、このマスクの膜厚は１０ｎｍ程度で十分となる。
他方、実施例１によれば、トレンチコーナー部Ａのみにフッ素原子を含ませることができるので、トレンチ内部全体に無駄にフッ素原子を含ませることが避けられる。これにより、トランジスタ形成領域へフッ素不純物が拡散するおそれがなくなる。このように、電界集中が生じる部分のみに効果的にフッ素原子を含有させることができる点が利点である。
【００１９】
〈実施例２〉
図５は、本発明の半導体素子分離領域の製造方法における主要な製造過程を示す。
図５（ａ）では、まず、基板１の上にＣＶＤ法や熱酸化により下地層としてシリコン酸化膜２を５〜５０ｎｍ形成する。そして、その上にシリコン窒化膜３をＣＶＤ法により形成する。その後、このシリコン窒化膜３とその下のシリコン酸化膜２に対し、フォトリソグラフィとエッチングによりパターニングを行う。
そして、このようにパターニングされた基板１上にプラズマＣＶＤ法によりＳｉＯＦから成るフッ素含有酸化膜８を５０〜２００ｎｍ形成する。ここまでは、実施例１と同様に行うことができる。
【００２０】
図５（ｂ）では、上記過程に続いて、公知の方法による異方性エッチングにより、フッ素含有酸化膜８を図中垂直方向についてのみ除去する。これにより、サイドウォール８ａを形成する。このサイドウォール８ａの間がトレンチ開口となる。よって、上述したエッチングの際は、トレンチ開口幅にその両脇のサイドウォール８ａの厚さを加えた部分のエッチングを行う。また、エッチング後にフッ素含有酸化膜８を形成する厚さを５０〜２００ｎｍの範囲で調整することにより、トレンチ開口幅を微調整することもできる。
図５（ｃ）では、シリコン酸化膜２とシリコン窒化膜３とサイドウォール８ａをマスクとして公知のエッチングにより基板１の素子分離領域にトレンチ４を形成する。
【００２１】
図５（ｄ）では、９００〜１１００℃の温度により、熱酸化を行って膜厚５〜１５ｎｍの熱酸化膜５を形成する。これは、トレンチ４のコーナー部Ａを丸めるために行われるものである。この熱酸化の際に、基板１のサイドウォール８ａに接する部分では、熱拡散によりサイドウォール８ａからフッ素原子が拡散し、熱酸化膜５はトレンチの上方ほどフッ素を多く含有する酸化膜となるとともに、基板１のサイドウォール８ａの付近にフッ素含有シリコン層部９ａが形成される。
【００２２】
図５（ｅ）では、酸化膜６をＣＶＤ法により形成し、ＣＭＰ法により埋め込む。そして、シリコン窒化膜３、シリコン酸化膜２を除去する。
その後、熱酸化またはＣＶＤ法によりゲート酸化膜７を形成する。このようにして形成されたゲート酸化膜７は、フッ素含有シリコン層部９ａの存在する付近では、熱酸化またはアニール処理に伴う熱拡散によりフッ素含有酸化層部７ａとなる。
以上により、トレンチコーナー部Ａ近傍にのみフッ素を含んだシリコン酸化膜が形成される。
【００２３】
これは、実施例１の製造方法で形成されたシリコン酸化膜とほぼ同様のものであり、その作用については、実施例１において説明した作用と同様である。
また、上述のように、素子分離領域を形成した後は、図４に示すように、ゲート酸化膜７の上にゲート電極１１を形成し、続いてゲート電極１１をマスクとして不純物を導入し、ソース領域１２とドレイン領域１３とを形成し、ＭＯＳトランジスタ１０を形成する。
【００２４】
〈実施例２の効果〉
以上のように、実施例２によれば、トレンチ形成のためのマスク材をパターニングした後、ＳｉＯＦ膜のサイドウォールを形成し、その後の熱酸化時にこのサイドウォールからフッ素原子を拡散させ、トレンチコーナー部Ａのみにフッ素原子を含む酸化膜を形成するようにしたので、実施例１と異なり、追加の熱処理工程を必要とせず、フッ素拡散層が容易に得られる。また、高集積化薄膜化に伴い、トレンチ開口幅が小さくなっても、容易にフッ素を拡散させることができる。この結果、高価な製造装置を用いなくても、トレンチコーナー部Ａの酸化膜を電気的に厚くすることができる。これによって、トレンチコーナー部Ａでの電界の集中を低減できるとともに、界面準位の発生、正孔トラップの発生を抑制できる。また、薄膜化に対応してトレンチの内側面に形成する熱酸化膜も薄くでき、熱酸化時にシリコンから酸化シリコンへの変換差が大きくなることを抑制できる。これによって、微細化された素子が形成される活性領域への酸化の進行が抑制される。この結果、高歩留まりを維持できるとともに、ゲート絶縁膜の信頼性を高めることができ、高品質のデバイスを提供することができる。
また、実施例１と同様に実施例２によっても、フッ素原子の導入に際し、イオン注入を用いなくて済むため、基板へのダメージ、及び金属汚染がない。そして、トランジスタ形成領域にフッ素イオンが侵入してトランジスタ特性が劣化することを防止するためのマスクの膜厚は１０ｎｍ程度で十分となる。
他方、実施例１と同様に実施例２によっても、トレンチコーナー部Ａのみにフッ素原子を含ませることができるので、トレンチ内部全体に無駄にフッ素原子を含ませることが避けられ、トランジスタ形成領域へフッ素不純物が拡散するおそれがなくなる。このように、実施例２でも、電界集中が生じる部分のみに効果的にフッ素原子を含有させることができる点が利点である。
【００２５】
〈利用形態〉
上述した各実施例では、フッ素原子を含む酸化膜をＣＶＤ法によりＳｉＯＦ膜として形成し、これをフッ素原子の拡散源としたが、本発明はこれに限らず、フッ素原子を含まないノンドープの酸化膜をＣＶＤ法により形成した後、このＣＶＤ膜にイオン注入によりフッ素原子を注入するようにしても良い。
【００２６】
【発明の効果】
以上詳細に説明したように、本発明によれば、トレンチコーナー部のみにフッ素原子を含む酸化膜を形成するようにしたので、高価な製造装置を用いなくても、トレンチコーナー部の酸化膜を電気的に厚くすることができる。これによって、トレンチコーナー部での電界の集中を低減できるとともに、界面準位の発生、正孔トラップの発生を抑制できる。また、薄膜化に対応してトレンチの内側面に形成する熱酸化膜も薄くでき、熱酸化時にシリコンから酸化シリコンへの変換差が大きくなることを抑制できる。これによって、微細化された素子が形成される活性領域への酸化の進行が抑制される。この結果、高歩留まりを維持できるとともに、ゲート絶縁膜の信頼性を高めることができ、高品質のデバイスを提供することができる。
他方、トレンチコーナー部Ａのみにフッ素原子を含ませることができるので、トレンチ内部全体に無駄にフッ素原子を含ませることが避けられる。これにより、トランジスタ形成領域へフッ素不純物が拡散するおそれがなくなり、電界集中が生じる部分のみに効果的にフッ素原子を含有させることができる。
【図面の簡単な説明】
【図１】本発明に係る製造方法の実施例１の説明図である。
【図２】本発明に係る素子分離領域の要部拡大図である。
【図３】素子と素子分離領域の上面図である。
【図４】素子の構成図である。
【図５】本発明に係る製造方法の実施例２の説明図である。
【図６】従来の製造方法の一例の説明図である。
【符号の説明】
１ 基板
２ シリコン酸化膜
３ シリコン窒化膜
４ トレンチ
５ 熱酸化膜
５ａ フッ素含有熱酸化層部
６ ＣＶＤ酸化膜
７ ゲート酸化膜
７ａ フッ素含有酸化層部
８ フッ素含有酸化膜
９ フッ素拡散層
９ａ フッ素含有シリコン層部
【発明の属する技術分野】
本発明は、半導体基板上に形成される複数の素子を絶縁分離する半導体素子分離領域を形成する半導体装置の製造方法に関し、特に、絶縁体を埋め込むトレンチのコーナーの部分を効果的に電界緩和する方法に関するものである。
【０００２】
【従来の技術】
一般に、半導体基板上に複数の素子を形成する場合には、最初にそれらの素子の間を絶縁すべく、素子分離領域を作る必要がある。このような領域は、例えば、図６に示す方法によって作られる。まず、図６（ａ）に示すように、基板１上にシリコン酸化膜２、シリコン窒化膜３を順次形成し、フォトリソグラフィ、エッチングにより、シリコン窒化膜３、シリコン酸化膜２を順次エッチングしてトレンチ形成のマスクを形成する。
【０００３】
そして、図６（ｂ）に示すように、このマスクを使って基板１をエッチングしてトレンチ４を形成する。
その後、このトレンチ４に絶縁物を埋め込むわけであるが、その前に、トレンチ４のコーナー部分Ａを丸める必要がある。その理由を以下に簡単に述べる。図３に示すように、複数の素子すなわちＭＯＳトランジスタ１０、１０のゲート１１がこのコーナー部分Ａに交差している。そして、ゲート１１に印加される電界は、ソース領域１２とドレイン領域１３との間の活性領域（図４参照）に供給される。ところが、このコーナー部分Ａに角ができているとゲート１１に印加される電界がその角に集中する。つまり、コーナー部分Ａでの電界集中により、ゲート絶縁膜の絶縁破壊が生じるおそれがある。そして、ゲート絶縁膜の薄膜化に伴い、このような電界集中を軽減する必要性がいっそう増大することとなる。また、電界集中やゲート絶縁膜の薄膜化によりゲート絶縁膜の信頼性が低下するとともに、寄生トランジスタが生じてしまうこともあった。
【０００４】
このため、図６（ｃ）に示すように、熱酸化を行って熱酸化膜５を形成することにより丸めを行っていた。その後、図６（ｄ）に示すように、シリコン酸化膜６をトレンチ４の内部に埋め込み、シリコン窒化膜３、シリコン酸化膜２を除去し、ゲート酸化膜７を形成していた。このようなトレンチコーナー部Ａを効果的に丸めるため、浅く、幅の広いトレンチを形成する方法が採られた（例えば、特許文献１参照）。
また、他の従来例として、上述したトレンチコーナー部Ａに対し、傾斜イオン注入（Ｔｉｌｔ Ｉｏｎ Ｉｍｐｌａｎｔａｔｉｏｎ）を施してフッ素イオン等を注入し、トレンチコーナー部Ａ近傍のシリコン酸化膜にのみ、Ｆを含ませるものもある（例えば、特許文献２参照）。
さらに、トレンチコーナー部Ａにシリコン酸化膜を形成するとともに、トレンチ内にフッ化物であるＳｉＯＦを充填するものもある（例えば、特許文献３参照）。
【０００５】
【特許文献１】
特開２０００−３０６９９１公報
【特許文献２】
特開平１０−２７０５４６号公報 （第４頁、図１）
【特許文献３】
特開平１１−１８６３７８号公報 （第７，８頁、図１−５）
【０００６】
【発明が解決しようとする課題】
しかしながら、上述した従来の方法には、次のような課題があった。
第１に、熱酸化膜を形成する方法では、熱酸化による高温により種々の弊害を生じた。具体的には、１０００℃〜１２００℃の高温が必要であった。そして、効果的に丸めるためには、３０ｎｍ〜６０ｎｍの膜厚が必要であり、これが形成される間、上記高温の熱処理を加え続けなければならなかった。また、高温に加えて、低酸化レートであり、ドライ酸化よりウェット酸化やラジカル酸化などの高酸化力の酸化であることが必要である。このため、処理工程中で、炉のチャンバーやチューブ、ボートからの汚染の発生、ウェハのスリップや反りの発生などが生じやすい。また、高温で酸化レートを遅くする機能が必要であり、ラジカル酸化を行う機能も必要であるため、特殊な高価な装置が必要である。従って、製品のコストの上昇が避けられなかった。
【０００７】
第２に、素子の高集積化による問題があった。つまり、コーナー部分Ａを丸めるために熱酸化膜５を用いる場合には、薄膜化に伴い、熱酸化膜５の厚さも薄くしていかなければならない。さもなければ、熱酸化によりシリコンが酸化シリコンに変換される場合の変換差が素子の大きさに対して大きくなってしまうからである。ところが、丸めるためには、上述したように、３０ｎｍ程度以上の膜厚の酸化膜が必要である。従って、丸めることが困難になってきている。
第３に、イオン注入を用いる場合には、基板の損傷や金属汚染が生じ得る。これを避けるため、イオン注入時のマスクの膜厚は十分に厚くする必要がある。具体的には、イオン注入加速度３０ｋｅＶで１８０ｎｍ以上の膜厚が必要となる。
第４に、トレンチ内部の全体にフッ化物を充填する方法では、トレンチ内部を一様に充填することは難しく、“す”が発生しやすい。また、電界が集中するトレンチコーナー部Ａの部分以外にもフッ素が多量に含まれる。このように多量なフッ素が含まれていると、ゲート酸化膜の形成などに際し、熱拡散によって活性領域にフッ素が侵入しやすくなる。これによって、素子の特性が劣化するおそれがあった。
【０００８】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
基板上にシリコン酸化膜を形成する工程と、当該シリコン酸化膜上にシリコン窒化膜を形成する工程と、当該シリコン窒化膜とシリコン酸化膜とをパターニングしてトレンチ開口を形成する工程とを経て、当該トレンチ開口を形成した基板上にフッ素含有酸化膜を形成する。
そして、当該フッ素含有酸化膜から熱拡散によりフッ素を拡散させてフッ素拡散層を形成する工程と、前記フッ素含有酸化膜を除去する工程とを経て、前記シリコン窒化膜とシリコン酸化膜とをマスクとしてトレンチを形成する。
その後、当該トレンチの内壁に熱酸化膜を形成する工程において、コーナー部分にフッ素原子を含有する熱酸化膜を形成し、当該トレンチ内に酸化膜を埋め込む工程と、前記シリコン窒化膜とシリコン酸化膜とを除去する工程とを経て半導体素子分離領域を製造する。
【０００９】
〈構成２〉
基板上にシリコン酸化膜を形成する工程と、当該シリコン酸化膜上にシリコン窒化膜を形成する工程と、当該シリコン窒化膜とシリコン酸化膜とをパターニングしてトレンチ開口を形成する工程とを経て、当該トレンチ開口を形成した基板上にフッ素含有酸化膜を形成し、当該フッ素含有酸化膜をエッチングしてサイドウォールを形成する。
そして、当該サイドウォールと前記シリコン窒化膜とシリコン酸化膜とをマスクとしてトレンチを形成する。
その後、当該トレンチの内壁に熱酸化膜を形成する工程において、コーナー部分にフッ素原子を含有する熱酸化膜を形成し、当該トレンチ内に酸化膜を埋め込む工程と、前記シリコン窒化膜とシリコン酸化膜とを除去する工程とを経て半導体素子分離領域を製造する。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈実施例１〉
図１は、本発明の半導体素子分離領域、特にトレンチ素子分離層の製造方法における主要な製造工程を示す。
図１（ａ）では、まず、基板１の上にＣＶＤ（化学気相成長）法や熱酸化法により下地層としてシリコン酸化膜２を５〜５０ｎｍ形成する。そして、その上にシリコン窒化膜３をＣＶＤ法により形成する。その後、このシリコン窒化膜３とその下のシリコン酸化膜２に対し、フォトリソグラフィとエッチングによりパターニングを行う。
【００１１】
そして、このようにパターニングされた基板１上にプラズマＣＶＤ法によりＳｉＯＦから成るフッ素含有酸化膜８を５０〜２００ｎｍ形成する。これは、例えば、高密度プラズマを用いてＳｉＨ４、ＳｉＦ４、Ｏ２、Ａｒガスを混合した雰囲気中で、出力４ｋＷ程度、圧力８００ｐａ程度で行うことができる。
続いて、温度９００〜１０００℃で、１０〜３０分アニールを行う。これにより、パターニングされたシリコン窒化膜３を拡散マスクとして素子分離領域を形成する基板１の領域へフッ素原子を熱拡散させる。その結果、フッ素拡散層９を形成する。尚、この工程の際、将来素子を形成する基板１の活性領域は、その部分を覆っているパターニングされたシリコン窒化膜３によって保護され、汚染されることがない。
【００１２】
図１（ｂ）では、まず、フッ素含有酸化膜８をフッ酸溶液で除去する。そして、シリコン酸化膜２とシリコン窒化膜３をマスクとして公知のエッチングにより基板１の素子分離領域にトレンチ４を形成する。このとき、フッ素拡散層９の大部分はエッチングによって除去されるが、パターニングされたシリコン酸化膜２の端部付近においては、フッ素含有シリコン層部９ａとして残存する。
【００１３】
図１（ｃ）では、９００〜１１００℃の温度により、熱酸化を行って膜厚５〜１５ｎｍの熱酸化膜５を形成する。これは、トレンチ４のコーナー部Ａを丸めるために行われるものである。このようにして形成された熱酸化膜５は、フッ素含有シリコン層部９ａの存在する部分では、フッ素含有熱酸化層部５ａとなる。尚、この熱酸化の際に、十分に厚く形成したシリコン窒化膜３によって基板１の活性領域は、フッ素による汚染から保護される。
【００１４】
図１（ｄ）では、酸化膜６をＣＶＤ法により形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により埋め込む。そして、シリコン窒化膜３、シリコン酸化膜２を除去する。
その後、熱酸化によりゲート酸化膜７を形成する。このようにして形成されたゲート酸化膜７は、フッ素含有シリコン層部９ａの存在する付近では、熱酸化に伴うフッ素原子の熱拡散によりフッ素含有酸化層部７ａとなる。また、ＣＶＤ法によりゲート酸化膜７を形成することもできる。このようにして形成されたゲート酸化膜７は、フッ素含有シリコン層部９ａの存在する付近では、アニール処理に伴うフッ素原子の熱拡散によりフッ素含有酸化層部７ａとなる。
以上により、トレンチコーナー部Ａ近傍にのみフッ素を含んだシリコン酸化膜が形成される。
【００１５】
図３は、図１（ｄ）の基板を上から見た図であり、図４は、図３のＢ−Ｂ線断面図である。
上述のように、素子分離領域を形成した後は、図４に示すように、ゲート酸化膜７の上にゲート電極１１を形成し、続いてゲート電極１１をマスクとして不純物を導入し、ソース領域１２とドレイン領域１３とを形成し、ＭＯＳトランジスタ１０を形成する。
【００１６】
〈実施例１の作用〉
フッ素原子のシリコンへの含有により、以下の作用がある。通常シリコン酸化膜の比誘電率は３．９程度である。ところが、例えば、フッ素原子を５ａｔｍ％含むと、比誘電率は３．７程度となり、１０ａｔｍ％含むと、比誘電率は３．５程度となる。このように、比誘電率が低下すると、その低下した部分では、電界が弱められる。よって、電界集中が避けられる。これは、いわば、フッ素原子を含有する部分では、物理的な膜厚は同じでも、電気的な膜厚が厚くなると言うことができる。すなわち、フッ素原子を５ａｔｍ％含むと、電気的な膜厚は約５％厚くなり、１０ａｔｍ％含むと、約１０％厚くなる。また、フッ素原子を導入することによる膜質の劣化はない。
【００１７】
このようにして、トレンチコーナー部Ａでの曲率の急激な増大による電界集中や薄膜化に伴う電界集中による半導体素子の特性の劣化が低減され、寄生トランジスタの発生も避けられる。
また、トレンチコーナー部Ａは、機械的応力が集中しやすく、界面準位が発生し、そこに正孔がトラップされやすい。その結果、素子の駆動力が低下するなどし、デバイス特性に悪影響を及ぼす。トレンチコーナー部Ａに含有されたフッ素原子は、このような機械的応力を抑制することも分かっている。
【００１８】
〈実施例１の効果〉
以上のように、実施例１によれば、トレンチ形成のためのマスク材をパターニングした後、ＳｉＯＦ膜を形成し、このＳｉＯＦ膜からトレンチコーナー部Ａだけにフッ素原子を拡散させ、その後の熱酸化でトレンチコーナー部Ａのみにフッ素原子を含む酸化膜を形成するようにしたので、高価な製造装置を用いなくても、トレンチコーナー部Ａの酸化膜を電気的に厚くすることができる。これによって、トレンチコーナー部Ａでの電界の集中を低減できるとともに、界面準位の発生、正孔トラップの発生を抑制できる。また、薄膜化に対応してトレンチの内側面に形成する熱酸化膜も薄くでき、熱酸化時にシリコンから酸化シリコンへの変換差が大きくなることを抑制できる。これによって、微細化された素子が形成される活性領域への酸化の進行が抑制される。この結果、高歩留まりを維持できるとともに、ゲート絶縁膜の信頼性を高めることができ、高品質のデバイスを提供することができる。
また、実施例１によれば、フッ素原子の導入に際し、イオン注入を用いなくて済むため、基板へのダメージ、及び金属汚染がない。さらに、トランジスタ形成領域にフッ素イオンが侵入してトランジスタ特性が劣化することを防止すべく、マスクの膜厚を確保する必要があるが、このマスクの膜厚は１０ｎｍ程度で十分となる。
他方、実施例１によれば、トレンチコーナー部Ａのみにフッ素原子を含ませることができるので、トレンチ内部全体に無駄にフッ素原子を含ませることが避けられる。これにより、トランジスタ形成領域へフッ素不純物が拡散するおそれがなくなる。このように、電界集中が生じる部分のみに効果的にフッ素原子を含有させることができる点が利点である。
【００１９】
〈実施例２〉
図５は、本発明の半導体素子分離領域の製造方法における主要な製造過程を示す。
図５（ａ）では、まず、基板１の上にＣＶＤ法や熱酸化により下地層としてシリコン酸化膜２を５〜５０ｎｍ形成する。そして、その上にシリコン窒化膜３をＣＶＤ法により形成する。その後、このシリコン窒化膜３とその下のシリコン酸化膜２に対し、フォトリソグラフィとエッチングによりパターニングを行う。
そして、このようにパターニングされた基板１上にプラズマＣＶＤ法によりＳｉＯＦから成るフッ素含有酸化膜８を５０〜２００ｎｍ形成する。ここまでは、実施例１と同様に行うことができる。
【００２０】
図５（ｂ）では、上記過程に続いて、公知の方法による異方性エッチングにより、フッ素含有酸化膜８を図中垂直方向についてのみ除去する。これにより、サイドウォール８ａを形成する。このサイドウォール８ａの間がトレンチ開口となる。よって、上述したエッチングの際は、トレンチ開口幅にその両脇のサイドウォール８ａの厚さを加えた部分のエッチングを行う。また、エッチング後にフッ素含有酸化膜８を形成する厚さを５０〜２００ｎｍの範囲で調整することにより、トレンチ開口幅を微調整することもできる。
図５（ｃ）では、シリコン酸化膜２とシリコン窒化膜３とサイドウォール８ａをマスクとして公知のエッチングにより基板１の素子分離領域にトレンチ４を形成する。
【００２１】
図５（ｄ）では、９００〜１１００℃の温度により、熱酸化を行って膜厚５〜１５ｎｍの熱酸化膜５を形成する。これは、トレンチ４のコーナー部Ａを丸めるために行われるものである。この熱酸化の際に、基板１のサイドウォール８ａに接する部分では、熱拡散によりサイドウォール８ａからフッ素原子が拡散し、熱酸化膜５はトレンチの上方ほどフッ素を多く含有する酸化膜となるとともに、基板１のサイドウォール８ａの付近にフッ素含有シリコン層部９ａが形成される。
【００２２】
図５（ｅ）では、酸化膜６をＣＶＤ法により形成し、ＣＭＰ法により埋め込む。そして、シリコン窒化膜３、シリコン酸化膜２を除去する。
その後、熱酸化またはＣＶＤ法によりゲート酸化膜７を形成する。このようにして形成されたゲート酸化膜７は、フッ素含有シリコン層部９ａの存在する付近では、熱酸化またはアニール処理に伴う熱拡散によりフッ素含有酸化層部７ａとなる。
以上により、トレンチコーナー部Ａ近傍にのみフッ素を含んだシリコン酸化膜が形成される。
【００２３】
これは、実施例１の製造方法で形成されたシリコン酸化膜とほぼ同様のものであり、その作用については、実施例１において説明した作用と同様である。
また、上述のように、素子分離領域を形成した後は、図４に示すように、ゲート酸化膜７の上にゲート電極１１を形成し、続いてゲート電極１１をマスクとして不純物を導入し、ソース領域１２とドレイン領域１３とを形成し、ＭＯＳトランジスタ１０を形成する。
【００２４】
〈実施例２の効果〉
以上のように、実施例２によれば、トレンチ形成のためのマスク材をパターニングした後、ＳｉＯＦ膜のサイドウォールを形成し、その後の熱酸化時にこのサイドウォールからフッ素原子を拡散させ、トレンチコーナー部Ａのみにフッ素原子を含む酸化膜を形成するようにしたので、実施例１と異なり、追加の熱処理工程を必要とせず、フッ素拡散層が容易に得られる。また、高集積化薄膜化に伴い、トレンチ開口幅が小さくなっても、容易にフッ素を拡散させることができる。この結果、高価な製造装置を用いなくても、トレンチコーナー部Ａの酸化膜を電気的に厚くすることができる。これによって、トレンチコーナー部Ａでの電界の集中を低減できるとともに、界面準位の発生、正孔トラップの発生を抑制できる。また、薄膜化に対応してトレンチの内側面に形成する熱酸化膜も薄くでき、熱酸化時にシリコンから酸化シリコンへの変換差が大きくなることを抑制できる。これによって、微細化された素子が形成される活性領域への酸化の進行が抑制される。この結果、高歩留まりを維持できるとともに、ゲート絶縁膜の信頼性を高めることができ、高品質のデバイスを提供することができる。
また、実施例１と同様に実施例２によっても、フッ素原子の導入に際し、イオン注入を用いなくて済むため、基板へのダメージ、及び金属汚染がない。そして、トランジスタ形成領域にフッ素イオンが侵入してトランジスタ特性が劣化することを防止するためのマスクの膜厚は１０ｎｍ程度で十分となる。
他方、実施例１と同様に実施例２によっても、トレンチコーナー部Ａのみにフッ素原子を含ませることができるので、トレンチ内部全体に無駄にフッ素原子を含ませることが避けられ、トランジスタ形成領域へフッ素不純物が拡散するおそれがなくなる。このように、実施例２でも、電界集中が生じる部分のみに効果的にフッ素原子を含有させることができる点が利点である。
【００２５】
〈利用形態〉
上述した各実施例では、フッ素原子を含む酸化膜をＣＶＤ法によりＳｉＯＦ膜として形成し、これをフッ素原子の拡散源としたが、本発明はこれに限らず、フッ素原子を含まないノンドープの酸化膜をＣＶＤ法により形成した後、このＣＶＤ膜にイオン注入によりフッ素原子を注入するようにしても良い。
【００２６】
【発明の効果】
以上詳細に説明したように、本発明によれば、トレンチコーナー部のみにフッ素原子を含む酸化膜を形成するようにしたので、高価な製造装置を用いなくても、トレンチコーナー部の酸化膜を電気的に厚くすることができる。これによって、トレンチコーナー部での電界の集中を低減できるとともに、界面準位の発生、正孔トラップの発生を抑制できる。また、薄膜化に対応してトレンチの内側面に形成する熱酸化膜も薄くでき、熱酸化時にシリコンから酸化シリコンへの変換差が大きくなることを抑制できる。これによって、微細化された素子が形成される活性領域への酸化の進行が抑制される。この結果、高歩留まりを維持できるとともに、ゲート絶縁膜の信頼性を高めることができ、高品質のデバイスを提供することができる。
他方、トレンチコーナー部Ａのみにフッ素原子を含ませることができるので、トレンチ内部全体に無駄にフッ素原子を含ませることが避けられる。これにより、トランジスタ形成領域へフッ素不純物が拡散するおそれがなくなり、電界集中が生じる部分のみに効果的にフッ素原子を含有させることができる。
【図面の簡単な説明】
【図１】本発明に係る製造方法の実施例１の説明図である。
【図２】本発明に係る素子分離領域の要部拡大図である。
【図３】素子と素子分離領域の上面図である。
【図４】素子の構成図である。
【図５】本発明に係る製造方法の実施例２の説明図である。
【図６】従来の製造方法の一例の説明図である。
【符号の説明】
１ 基板
２ シリコン酸化膜
３ シリコン窒化膜
４ トレンチ
５ 熱酸化膜
５ａ フッ素含有熱酸化層部
６ ＣＶＤ酸化膜
７ ゲート酸化膜
７ａ フッ素含有酸化層部
８ フッ素含有酸化膜
９ フッ素拡散層
９ａ フッ素含有シリコン層部
Claims (10)
- 主表面に素子分離層形成領域を有する半導体基板を準備する工程と、
前記素子分離層形成領域の前記主表面上にフッ素含有酸化膜を形成する工程と、
前記フッ素含有酸化膜から前記主表面にフッ素原子を拡散し、前記素子分離層形成領域の周辺部に対応する前記主表面にフッ素原子拡散領域を形成する工程と、
前記フッ素原子拡散領域を周辺に残存するように前記素子分離層形成領域に対応する前記主表面にトレンチを形成する工程と、
前記トレンチ内に酸化膜を選択的に埋め込むことによって、素子分離層を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記フッ素原子拡散領域の形成条件は前記フッ素原子拡散領域の幅が前記素子分離層の幅より広くなるように設定される請求項１記載の半導体装置の製造方法。
- 前記フッ素原子拡散領域の残存部の寸法は前記素子分離層端部の電界集中を低減できるように設定される請求項１記載の半導体装置の製造方法。
- 基板上にシリコン酸化膜を形成する工程と、
当該シリコン酸化膜上にシリコン窒化膜を形成する工程と、
当該シリコン窒化膜とシリコン酸化膜とをパターニングしてトレンチ開口を形成する工程と、
当該トレンチ開口を形成した基板上にフッ素含有酸化膜を形成する工程と、
当該フッ素含有酸化膜から熱拡散によりフッ素を拡散させてフッ素拡散層を形成する工程と、
前記フッ素含有酸化膜を除去する工程と、
前記シリコン窒化膜とシリコン酸化膜とをマスクとしてトレンチを形成する工程と、
当該トレンチの内壁に熱酸化膜を形成する工程と、
当該トレンチ内に酸化膜を埋め込む工程と、
前記シリコン窒化膜とシリコン酸化膜とを除去する工程とによって素子分離領域を形成することを特徴とする半導体装置の製造方法。 - 請求項４に記載の方法による工程を経て素子分離領域を形成した後、
熱酸化によりゲート酸化膜を形成する工程と、
ゲート電極を形成する工程と、
ソース領域およびドレイン領域を形成する工程とを行うことを特徴とする半導体装置の製造方法。 - 請求項４に記載の方法による工程を経て素子分離領域を形成した後、
化学気相成長法によりゲート酸化膜を形成する工程と、
当該ゲート酸化膜をアニール処理する工程と、
ゲート電極を形成する工程と、
ソース領域およびドレイン領域を形成する工程とを行うことを特徴とする半導体装置の製造方法。 - 基板上にシリコン酸化膜を形成する工程と、
当該シリコン酸化膜上にシリコン窒化膜を形成する工程と、
当該シリコン窒化膜とシリコン酸化膜とをパターニングしてトレンチ開口を形成する工程と、
当該トレンチ開口を形成した基板上にフッ素含有酸化膜を形成する工程と、
当該フッ素含有酸化膜をエッチングしてサイドウォールを形成する工程と、
当該サイドウォールと前記シリコン窒化膜とシリコン酸化膜とをマスクとしてトレンチを形成する工程と、
当該トレンチの内壁に熱酸化膜を形成する工程と、
当該トレンチ内に酸化膜を埋め込む工程と、
前記シリコン窒化膜とシリコン酸化膜とを除去する工程とによって素子分離領域を形成することを特徴とする半導体装置の製造方法。 - 請求項７に記載の方法による工程を経て素子分離領域を形成した後、
熱酸化によりゲート酸化膜を形成する工程と、
ゲート電極を形成する工程と、
ソース領域およびドレイン領域を形成する工程とを行うことを特徴とする半導体装置の製造方法。 - 請求項７に記載の方法による工程を経て素子分離領域を形成した後、
化学気相成長法によりゲート酸化膜を形成する工程と、
当該ゲート酸化膜をアニール処理する工程と、
ゲート電極を形成する工程と、
ソース領域およびドレイン領域を形成する工程とを行うことを特徴とする半導体装置の製造方法。 - 前記トレンチの内壁に形成する熱酸化膜は、３０ｎｍ以下であることを特徴とする請求項４または７記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335872A JP3877672B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置の製造方法 |
| US10/458,187 US6939779B2 (en) | 2002-11-20 | 2003-06-11 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335872A JP3877672B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172325A true JP2004172325A (ja) | 2004-06-17 |
| JP3877672B2 JP3877672B2 (ja) | 2007-02-07 |
Family
ID=32699855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002335872A Expired - Fee Related JP3877672B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6939779B2 (ja) |
| JP (1) | JP3877672B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842760B1 (ko) | 2007-03-29 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR101813559B1 (ko) * | 2010-05-20 | 2018-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004031453B4 (de) * | 2004-06-29 | 2009-01-29 | Qimonda Ag | Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur |
| WO2006085245A1 (en) * | 2005-02-11 | 2006-08-17 | Nxp B.V. | Method of forming sti regions in electronic devices |
| JP2007035823A (ja) * | 2005-07-26 | 2007-02-08 | Elpida Memory Inc | トレンチ形成方法、半導体装置の製造方法および半導体装置 |
| KR100831260B1 (ko) * | 2006-12-29 | 2008-05-22 | 동부일렉트로닉스 주식회사 | 트렌치 소자 격리막에서 모서리 라운딩부를 형성하는 방법 |
| KR20100025291A (ko) | 2008-08-27 | 2010-03-09 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그의 제조방법 |
| KR101506901B1 (ko) * | 2008-10-15 | 2015-03-30 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR101057652B1 (ko) * | 2008-11-07 | 2011-08-18 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| KR101338575B1 (ko) | 2011-05-30 | 2013-12-06 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그의 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230817B1 (ko) | 1997-03-24 | 1999-11-15 | 김영환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
| JP3519589B2 (ja) | 1997-12-24 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体集積回路の製造方法 |
| TW486774B (en) * | 1998-12-19 | 2002-05-11 | United Microelectronics Corp | Shallow trench isolation technique joining field oxide layer |
| JP3420105B2 (ja) | 1999-04-23 | 2003-06-23 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6258676B1 (en) * | 1999-11-01 | 2001-07-10 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a shallow trench isolation using HDP silicon oxynitride |
| JP3551909B2 (ja) * | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2001196576A (ja) * | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6437417B1 (en) * | 2000-08-16 | 2002-08-20 | Micron Technology, Inc. | Method for making shallow trenches for isolation |
| US20020182826A1 (en) * | 2001-05-29 | 2002-12-05 | Shui-Ming Cheng | Fabrication method for a shallow trench isolation structure |
-
2002
- 2002-11-20 JP JP2002335872A patent/JP3877672B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-11 US US10/458,187 patent/US6939779B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842760B1 (ko) | 2007-03-29 | 2008-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR101813559B1 (ko) * | 2010-05-20 | 2018-01-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US10468531B2 (en) | 2010-05-20 | 2019-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6939779B2 (en) | 2005-09-06 |
| JP3877672B2 (ja) | 2007-02-07 |
| US20040142538A1 (en) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US6881646B2 (en) | Semiconductor device and process for producing the same | |
| US20070224749A1 (en) | Semiconductor device fabrication method | |
| JP3873771B2 (ja) | 半導体装置の製造方法 | |
| JP2003017555A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3877672B2 (ja) | 半導体装置の製造方法 | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JP4086099B2 (ja) | 半導体素子の形成方法 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| JP3063705B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US6080627A (en) | Method for forming a trench power metal-oxide semiconductor transistor | |
| US6635537B2 (en) | Method of fabricating gate oxide | |
| JP2000138177A (ja) | 半導体装置の製造方法 | |
| JP3923218B2 (ja) | 半導体装置の製造方法 | |
| US6890831B2 (en) | Method of fabricating semiconductor device | |
| US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
| JP5194328B2 (ja) | 半導体装置及びその製造方法 | |
| JP3644682B2 (ja) | 半導体装置の製造方法 | |
| JP4532857B2 (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| JP3744889B2 (ja) | 半導体装置の製造方法 | |
| JP2005072358A (ja) | 半導体装置の製造方法 | |
| JP3523244B1 (ja) | 半導体装置の製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |