KR100230817B1 - 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 - Google Patents

반도체 소자의 셜로우 트렌치 아이솔레이션 방법 Download PDF

Info

Publication number
KR100230817B1
KR100230817B1 KR1019970010083A KR19970010083A KR100230817B1 KR 100230817 B1 KR100230817 B1 KR 100230817B1 KR 1019970010083 A KR1019970010083 A KR 1019970010083A KR 19970010083 A KR19970010083 A KR 19970010083A KR 100230817 B1 KR100230817 B1 KR 100230817B1
Authority
KR
South Korea
Prior art keywords
shallow trench
trench isolation
isolation method
forming
film
Prior art date
Application number
KR1019970010083A
Other languages
English (en)
Other versions
KR19980074323A (ko
Inventor
허기재
손정환
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970010083A priority Critical patent/KR100230817B1/ko
Priority to US08/923,141 priority patent/US5904538A/en
Priority to JP10053037A priority patent/JP2914950B2/ja
Publication of KR19980074323A publication Critical patent/KR19980074323A/ko
Application granted granted Critical
Publication of KR100230817B1 publication Critical patent/KR100230817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

본 발명은 반도체 소자의 셜로우 트렌치 아이솔레이션(Shallow Trench Isolation : 이하STI라 칭함) 방법에 관한 것으로, 셜로우 트랜치 아이솔레이션방법에 있어서, 트랜치를 형성하기 전(前)에 반도체 기판내의 그 트랜치가 형성될 위치에 불소(F)이온을 주입하여 이온확산영역을 형성하고, 이 불소 이온을 트랜치의 상부 코너에 대응하는 양측으로 확산시키기 위하여 어닐링(Annealing)공정 또는 경사 이온 주입(Tilt Ion Implantation)공정을 수행토록 한다. 상기 불소 주입 공정은, 트랜치를 형성할 때 반도체 기판의 손상을 없애주기 위한 라이트 옥시데이션의 진행시에, 그 트랜치 상부 코너 부위의 산화율(Oxidation Rate)을 상기 반도체 기판의 산화율보다 증가시키게 된다. 따라서, 트랜치의 상부 코너 부위가 둥글게 형성되어 전계를 분산시킴으로써, 완성된 반도체 소자의 작동시에 험프 현상응 방지할 수 있게 된다.

Description

반도체 소자의 셜로우 트렌치 아이솔레이션 방법
본 발명은 반도체 소자의 셜로우 트렌치 아이솔레이션(Shallow Trench Isolation : 이하 STI라 칭함) 방법에 관한 것으로, 특히 트랜치이 상부 코너 부분의 구조가 등글게 형성되도록 하는 셜로우 트랜치 아이솔레이션 방법에 관한 것이다.
종래의 STI 방법에 대하여 제1a도-1h도를 참조하여 설명하면 다음과 같다.
먼저, 제1a도에 도시된 바와 같이, 반도체 기판(11) 상에 제1산화막(12)을 형성하고, 제1산화막(12) 상에 질화막(13)을 형성한다. 이어, 제1b도에 도시된 바와 같이, 상기 질화막(13) 상에 포토 레지스터(Photo Resist) 패턴(14)을 형성한 후, 그 포토 레지스터 패턴(14)을 이용하여 상기 제1산화막(12)과 질화막(13)을 패터닝한다.
이어, 제1c도에 도시된 바와 같이, 상기 포토 레지스터 패턴(14)을 제거한 다음, 상기 질화막(13) 패턴을 하드마스크(Hardmask)로 이용하여 상기 반도체 기판(11)을 식각하므로써 그 반도체 기판(11)내에 트랜치(15)를 형성한다.
이어, 제1d도에 도시된 바와 같이, 라이트 옥시데이션(Light Oxidation)을 수행하여 상 기트랜치(15)의 내부 표면에 제2산화막(16)을 형성하고, 제1e도에 도시된 바와 같이, 상기 전체 구조의 상면에 고밀도 플라즈마(High Density Plasma : HDP) 증착(Deposition)법을 이용하여 제3산화막(17)을 형성한다. 이때, 상기 트랜치(17) 내에는 상기 제3산화막(17)이 채워지게 된다.
이어, 제1f도에 도시된 바와 같이, 화학적 기계적 연마(Chemical Mechanical Polishing : CMP) 장비(미도시)를 이용하여 상기 전체 구조의 상면을 연마하고, 제1g도에 도시된 바와 같이, 상기 잔류 질화막(13)을 식각하여 제거한 다음, 마지막으로 제1h도에 도시된 바와 같이, 상기 트랜치(15) 내부에 채워진 제2 및 3산화막(16)(17)의 부위만을 제외한 상기 산화막들(12)(16)(17)을 식각하여 제거함으로써 종래 반도체 소자의 STI 공정을 종료토록 한다.
그러나, 상기 종래 STI 방법에 의해 제조된 STI 구조는, 제1h도에 도시된 바와 같이, 상기 트랜치(15)의 상부 코너부위(15a)가 직각 구조로 형성되기 때문에, 완성된 반도체 소자를 동작시킬 때 그 코너부위(15a)에 전계가 집중되어 험프(Hump) 현상이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 트랜치의 상부 코너부위가 둥글게 형성되도록 하여 완성된 반도체 소자를 동작시킬 때 험프 현상의 발생을 방지하도록 하는 반도체 소자의 STI 방법을 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 STI 방법은, 셜로우 트랜치 아이솔레이션방법에 있어서, 트랜치를 형성하기 전(前)에 반도체 기판내의 그 트랜치가 형성될 위치에 불소(F) 이온을 주입하여 이온확산영역을 형성하고, 그 불소 이온을 트랜치의 상부 코너에 대응하는 양측으로 확산시키기 위하여 어닐링(Annealing)공정 또는 경사 이온 주입(Tilt Ion Implantation)공젖을 수행토록 한다. 상기 불소 주입 공정은, 트랜치를 형성할 때 반도체 기판의 손상을 없애주기 위한 라이트 옥시데이션의 진행시에, 그 트랜치 상부 코너 부위의 산화율(Oxidation Rate)을 상기 반도체 기판의 산화율보다 증가시키게 된다. 따라서, 트랜치의 상부 코너 부위가 동글게 형성되어 전계를 분산시킴으로써, 완성된 반도체 소자의 작동시에 험프 현상을 방지할 수 있게 된다.
제1a도-1h도는 종래 반도체 소자의 셜로우 트렌치 아이솔레이션 방법을 설명하기 위한 순차적인 종단면도.
제2a도-2h도는 본 발명에 따른 반도체 소자의 셜로우 트렌치 아이솔레이션 방법을 설명하기 위한 순차적인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 반도체 기판 12, 22 : 제1산화막
13, 23 : 질화막
14, 24 : 포토 레지스터(Pholto Resist)
15, 26 : 트랜치(Trench) 25 : 이온확산영역
16, 27 : 제2산화막 17, 28 : 제3산화막
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 STI방법에 대하여 설명하도록 한다.
먼저, 제2a도에 도시된 바와 같이, 규소(Si)로 된 반도체 기판(21)의 상면에 패드 산화막이 되는 제1산화막(22)을 형성하고, 그 제1산화막(22)의 상면에 질화막(23)을 형성하도록 한다.
이어, 제2b도에 도시된 바와 같이, 상기 질화막(23)의 상면에 포토 레지스터 패턴(24)을 형성하고, 그 포토레지스터 패턴(24)을 이용하여 상기 질화막(23)과 제1산화막(22)을 패터닝 한 후, 이온 주입(Ion Implantation) 공정을 수행하여 상기 반도체 기판(21)내의 트랜치(26)가 형성될 위치에 이온확산영역(25)을 형성하도록 한다. 상기 이온확산영역(25)을 형성한 후 그 이온들이 반도체 기판(21)내로-특히, 트랜치(26)의 상부 코너가 될 방향으로-확산되도록 어닐링(Annealing) 공정을 추가로 수행하거나 또는, 상기 이온 주입공정의 수행시 경사 이온 주입(Tilt Ion Implantation)을 수행하도록 한다. 상기 이온으로는 불소(F)이온, 규소(Si)이온, 산소(O)이온 등이 사용될 수 있으며, 그 이유는 상기 반도체 기판(21)내에 상기 이온들이 주입되므로써, 그 반도체 기판(21)의 결정 구조를 약화시키기 위한 것이다. 이어, 제2c도에 도시된 바와 같이, 상기 포토 레지스터 패턴(24)을 제거한 다음, 상기 질화막(23) 패턴을 하드마스크(Hardmask)로 이용하여 상기 반도체 기판(21)을 식각하므로써 그 반도체 기판(21)내에 트랜치(26)를 형성한다. 이때, 상기 트랜치(26) 상부 코너 부위에는 전(前)단계 공정에서 형성된 이온확산영역(25)이 잔존하고 있으며, 상기 잔존하는 이온확산영역(25)은 결정 구조가 약화되어 있기 때문에, 후속 공정인 라이트 옥시데이션(Light Oxidation) 공정의 수행시에 상기 이온확산영역(25)의 산화율(Oxidation Rate)이 반도체 기판(21)의 산화율 보다 증가된다.
이어, 제2d도에 도시된 바와 같이, 라이트 옥시데이션(Light Oxidation)을 수행하여 상기 트랜치(26)의 내부 표면에 제2산화막(27)을 형성하고, 제1e도에 도시된 바와 같이, 상기 전체 구조의 상면에 고밀도 플라즈마(High Density Plasma : HDP) 증착(Deposition)법을 이용하여 제3산화막(28)을 형성한다. 이때, 상기 트랜치(26) 내부에 제3산화막(28)이 채워진다. 또한, 상기 제2산화막(27)의 형성시에 상기 잔존하는 이온확산영역(25) 부위가 쉽게 산화되어 상기 제2산화막(27)과 동질의 산화막(25a)으로 형성되기 때문에 상기 트랜치(26) 상부 코너부위의 형상이 둥글게 형성 된다.
이어, 제2f도에 도시된 바와 같이, 화학적 기계적 연마(Chemical Mechanical Polishing : CMP) 장비(미도시)를 이용하여 상기 전체 구조의 상면을 연마하고, 제2g도에 도시된 바와 같이, 상기 잔류 질화막(23)을식각하여 제거한 다음, 마지막으로 제2h도에 도시된 바와 같이, 상기 트랜치(26) 내부에 채워진 제2 및 3산화막(27)(28) 및 이온확산영역(25)이 산화되어 형성된 산화막(25a)을 제외한 상기 산화막들(22)(27)(28)을 식각하여 제거함으로써 본 발명에 따른 반도체 소자의 STI 공정을 종료토록 한다.
본 발명은 제2도를 참조하여 설명한 실시예에 한정되지 않고 본 발명의 범주를 벗어나지 않는 범위내에서 다양한 실시 응용이 가능할 것이다. 그 일예로, 상기 트랜치(26)를 형성하기 위한 식각 공정시 하드마스크로 이용되는 상기 제1산화막(22)/질화막(23)이 순차적으로 적층된 구조를 산화막/폴리실리콘막이 순차적으로 적층된 구조 또는 산화막/폴리실리콘막/질화막이 순차적으로 적층된 구조로 변경하여 형성할 수도 있다.
이상 상세히 설명한 바와 같이 본 발명에 따른 반도체 소자의 STI 공정은, 간단한 이온 주입 공정을 수행하여 STI 구조에서 트랜치의 상부 코너부위를 둥글게 형성되도록 함으로써 험프 현상을 방지하는 안정된 반도체 소자를 얻을 수 있다.

Claims (19)

  1. 반도체 기판(21)의 상면에 제1산화막(22)을 형성하는 공정과; 상기 제1산화막(22)의 상면에 질화막(23)을 형성하는공정과; 상기 질화막(23)의 상면에 포토 레지스터 패턴(24)을 형성는 공정과; 상기 포토레지스터 패턴(24)을 이용하여 상기 질화막(23)과 제1산화막(22)을 패터닝 하는 공정과; 상기 반도체 기판(21)내에 이온확산영역(25)을 형성하는 공정과; 상기 포토 레지스터 패턴(24)을 제거하는 공정과; 상기 반도체 기판(21)내에 트랜치(26)를 형성하는 공정과; 상기 트랜치(26)의 내부 표면에 산화막(25a) 및 제2산화막(27)을 형성하는 공정과; 상기 전체 구조의 상면에 제3산화막(28)을 형성하는 공정과; 상기 전체 구조의 상면을 연마하는 공정과; 상기 연마후 잔류된 상기 질화막(23)을 제거하는 공정과; 그리고 상기 제1산화막(22), 제2산화막(27), 및 제3산화막(28)들 중에서 상기 트랜치(26) 내부에 채워진 부분을 제외한 그 산화막들(22)(27)(28)의 일부를 제거하는 공정응 포함하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  2. 제1항에 있어서, 상기 이온확산영역(25)을 형성한 후 어닐링(Annealing) 공정을 추가로 수행하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  3. 제1항에 있어서, 상기 이온은 불소(F)이온, 규소(Si)이온, 산소(O)이온 중의 하나인 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  4. 제1항에 있어서, 상기 이온확산영역(25)은 경사 이온 주입(Tilt Ion Implantation)법을 사용하여 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  5. 제1항에 있어서, 상기 트랜치(26)는 식각법을 사용하여 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  6. 제1항에 있어서, 상기 제2산화막(27)은 라이트 옥시데이션(Light Oxidation)을 수행하여 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  7. 제1항에 있어서, 상기 산화막(25a)은 상기 제2산화막(27)의 형성시 상기 이온확산영역(25)이 산화되어 형성되는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  8. 제1항에 있어서, 상기 제3산화막은 고밀도 플라즈마(High Density Plasma : HDP) 증착(Deposition)법을 이용하여 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  9. 제1항에 있어서, 상기 잔류 질화막(23)은 식각법을 사용하여 제거하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  10. 제1항에 있어서, 상기 질화막(23) 대신에 폴리실리콘막을 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  11. 제10항에 있어서, 상기 폴리실리콘막의 상면에 질화막을 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  12. 반도체 기판의 상면에 제1절연막을 형성하는 공정과; 소자격리영역을 형성할 영역위의 상기 제1절연막을 제거한 후, 노출된 상기 반도체 기판의 표면에 이온을 주입하여 이온확산영역을 형성하는 공정과; 상기 노출된 반도체 기판에 트렌치를 형성하는 공정과; 산화공정을 실시하여 상기 트렌치내에 제2절연막응 형성하는 공정과; 상기 트렌치를 채우도록 제3절연막을 형성하는 공정과; 그리고 상기 제1절연막이 제거되도록 연마공정은 실시하여 평탄화시키는 공정을 포함하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  13. 제12항에 있어서, 상기 이온확산영역을 형성한 후, 어닐링공정을 추가로 수행하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  14. 제12항에 있어서, 상기 이온은 불소, 규소, 또는 산소이온 중의 하나인 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  15. 제12항에 있어서, 상기 이온확산영역은 경사이온주입법을 사용하여 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  16. 제12항에 있어서, 상기 산화공정시 상기 트랜치내에 노출된 이온확산영역도 함께 산화되는 것을 특징으로하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  17. 제12항에 있어서, 상기 제1절연막은 질화막인 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  18. 제12항에 있어서, 상기 제2절연막은 산화막인 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
  19. 제12항에 있어서, 상기 제3절연막은 고밀도플라즈마증착법을 이용하여 형성하는 반도체 소자의 셜로우 트랜치 아이솔레이션(Shallow Trench Isolation) 방법.
KR1019970010083A 1997-03-24 1997-03-24 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 KR100230817B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970010083A KR100230817B1 (ko) 1997-03-24 1997-03-24 반도체 소자의 셜로우 트렌치 아이솔레이션 방법
US08/923,141 US5904538A (en) 1997-03-24 1997-09-04 Method for developing shallow trench isolation in a semiconductor memory device
JP10053037A JP2914950B2 (ja) 1997-03-24 1998-03-05 半導体素子の浅溝（ｓｔｉ）の隔離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970010083A KR100230817B1 (ko) 1997-03-24 1997-03-24 반도체 소자의 셜로우 트렌치 아이솔레이션 방법

Publications (2)

Publication Number Publication Date
KR19980074323A KR19980074323A (ko) 1998-11-05
KR100230817B1 true KR100230817B1 (ko) 1999-11-15

Family

ID=19500583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970010083A KR100230817B1 (ko) 1997-03-24 1997-03-24 반도체 소자의 셜로우 트렌치 아이솔레이션 방법

Country Status (3)

Country Link
US (1) US5904538A (ko)
JP (1) JP2914950B2 (ko)
KR (1) KR100230817B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529667B1 (ko) * 2003-01-09 2005-11-17 동부아남반도체 주식회사 반도체 소자의 트렌치 형성 방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891787A (en) * 1997-09-04 1999-04-06 Advanced Micro Devices, Inc. Semiconductor fabrication employing implantation of excess atoms at the edges of a trench isolation structure
US5854121A (en) * 1997-09-04 1998-12-29 Advanced Micro Devices, Inc. Semiconductor fabrication employing barrier atoms incorporated at the edges of a trench isolation structure
KR100275600B1 (ko) * 1998-08-27 2000-12-15 한신혁 반도체 소자의 트렌치 형성 방법
US6372601B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
US6274498B1 (en) * 1998-09-03 2001-08-14 Micron Technology, Inc. Methods of forming materials within openings, and method of forming isolation regions
US6599810B1 (en) * 1998-11-05 2003-07-29 Advanced Micro Devices, Inc. Shallow trench isolation formation with ion implantation
TW406350B (en) * 1998-12-07 2000-09-21 United Microelectronics Corp Method for manufacturing the shallow trench isolation area
TW486774B (en) * 1998-12-19 2002-05-11 United Microelectronics Corp Shallow trench isolation technique joining field oxide layer
US6238997B1 (en) * 1999-01-25 2001-05-29 United Microelectronics Corp. Method of fabricating shallow trench isolation
JP2006245602A (ja) * 1999-03-03 2006-09-14 Hitachi Ltd 半導体集積回路装置の製造方法
KR100355870B1 (ko) * 1999-06-02 2002-10-12 아남반도체 주식회사 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
JP4649006B2 (ja) 1999-07-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US6548372B1 (en) * 1999-08-23 2003-04-15 Micron Technology, Inc. Forming sidewall oxide layers for trench isolation
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20010059185A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 소자분리막 형성방법
US6174787B1 (en) * 1999-12-30 2001-01-16 White Oak Semiconductor Partnership Silicon corner rounding by ion implantation for shallow trench isolation
TW521377B (en) * 2000-08-29 2003-02-21 Agere Syst Guardian Corp Trench structure and method of corner rounding
US6537895B1 (en) 2000-11-14 2003-03-25 Atmel Corporation Method of forming shallow trench isolation in a silicon wafer
KR100380149B1 (ko) * 2000-12-26 2003-04-11 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
KR100403317B1 (ko) * 2001-06-22 2003-10-30 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
KR20030057179A (ko) * 2001-12-28 2003-07-04 동부전자 주식회사 반도체 제조공정의 디보트영향 제거방법
US6780730B2 (en) * 2002-01-31 2004-08-24 Infineon Technologies Ag Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
KR20030086853A (ko) * 2002-05-07 2003-11-12 주식회사 하이닉스반도체 반도체 소자의 소자분리 방법
JP3877672B2 (ja) 2002-11-20 2007-02-07 沖電気工業株式会社 半導体装置の製造方法
KR100480896B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR100480897B1 (ko) * 2002-12-09 2005-04-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법
KR100571486B1 (ko) * 2003-12-30 2006-04-14 동부아남반도체 주식회사 반도체 소자의 제조 방법
KR100865853B1 (ko) * 2006-06-29 2008-10-29 주식회사 하이닉스반도체 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법
KR100810411B1 (ko) * 2006-09-21 2008-03-04 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
KR20100025291A (ko) 2008-08-27 2010-03-09 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
CN117747535A (zh) * 2024-02-21 2024-03-22 合肥晶合集成电路股份有限公司 浅沟槽隔离结构、半导体结构及制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58171832A (ja) * 1982-03-31 1983-10-08 Toshiba Corp 半導体装置の製造方法
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
US5229316A (en) * 1992-04-16 1993-07-20 Micron Technology, Inc. Semiconductor processing method for forming substrate isolation trenches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529667B1 (ko) * 2003-01-09 2005-11-17 동부아남반도체 주식회사 반도체 소자의 트렌치 형성 방법

Also Published As

Publication number Publication date
KR19980074323A (ko) 1998-11-05
JPH10270546A (ja) 1998-10-09
JP2914950B2 (ja) 1999-07-05
US5904538A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
KR100230817B1 (ko) 반도체 소자의 셜로우 트렌치 아이솔레이션 방법
KR100480897B1 (ko) 반도체소자의 소자분리막 형성방법
KR100428805B1 (ko) 트렌치 소자분리 구조체 및 그 형성 방법
TWI251876B (en) Method of pull back for forming shallow trench isolation
KR0151267B1 (ko) 반도체장치의 제조방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
US6287937B1 (en) Method for simultaneous dopant driving and dielectric densification in making a semiconductor structure
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100781872B1 (ko) 소자분리막 형성 방법
KR100473736B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR100281140B1 (ko) 반도체 소자의 제조 방법
KR100336568B1 (ko) 반도체소자의소자분리막형성방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR20030055794A (ko) 반도체 소자의 소자분리막 형성방법
KR100444608B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100223911B1 (ko) 반도체 소자의 격리영역 형성방법
KR100239425B1 (ko) 트랜지스터의 제조 방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
JP2003037161A (ja) 半導体装置及びその製造方法
KR20010082901A (ko) 반도체소자의 격리막 형성방법
KR100277861B1 (ko) 반도체 소자의 플러그 형성방법
KR20050059744A (ko) 반도체소자의 소자분리막 형성방법
KR20040036798A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040048450A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee