KR20030057179A - 반도체 제조공정의 디보트영향 제거방법 - Google Patents
반도체 제조공정의 디보트영향 제거방법 Download PDFInfo
- Publication number
- KR20030057179A KR20030057179A KR1020010087556A KR20010087556A KR20030057179A KR 20030057179 A KR20030057179 A KR 20030057179A KR 1020010087556 A KR1020010087556 A KR 1020010087556A KR 20010087556 A KR20010087556 A KR 20010087556A KR 20030057179 A KR20030057179 A KR 20030057179A
- Authority
- KR
- South Korea
- Prior art keywords
- oxygen
- sti
- semiconductor manufacturing
- manufacturing process
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 230000000694 effects Effects 0.000 title claims description 4
- 239000001301 oxygen Substances 0.000 claims abstract description 35
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- -1 oxygen ions Chemical class 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 abstract description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 2
- 229910001882 dioxygen Inorganic materials 0.000 abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229940110728 nitrogen / oxygen Drugs 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 제조 공정에서 발생하는 디보트의 영향을 제거하는 방법으로서, 실리콘 기판 중 디보트가 발생하는 영역에 산소이온을 주입하는 단계, 및 산소이온주입영역을 열공정에 의해 산화막으로 변경시키는 단계로 구성된다.
Description
본 발명은 반도체 집적회로 소자의 제조방법에 관한 것으로, 상세하게는 얕은 트렌치 격리소자(STI : Shallow Trench Isolation)의 가장자리에 디보트(divort)가 발생하여도 접합부 누설이나 접합부 절연파괴가 일어나지 않도록 한 STI 구조 및 제조방법에 관한 것이다.
반도체 업계에서는 누설전류를 최소화하고 칩수율을 높이기 위한 노력이 계속되고 있으며, 또한 집적도가 높아지고 소자의 복잡도가 증가함에 따라 기판의 주어진 영역 내에 소자 패턴을 최대로 하려는 요구가 있으며, 이러한 요구를 충족시켜 주기 위하여 여러 격리 패턴이 필수적으로 수반된다. 따라서, STI 와 같은 격리 패턴이 집적회로에 추가된다.
STI 구조는 전형적으로 반도체 기판 위로 연장되어 있는 STI 충진재료와 반도체 기판의 접합부에 단차 또는 모서리를 갖는다. STI와 반도체 기판의 접합부에 디보트가 형성되면, 소자의 작동시에 단차에서 전기장이 강화된다. 이러한 현상으로 인하여, 디보트의 크기가 증가함에 따라 접합부에 누설전류가 증가하거나 절연파괴가 발생할 가능성이 더욱 커진다.
도1은 평탄화 이후의 공정에서 디보트가 발생한 상태의 단면도이다. 도1에는, 에천트에 의해 발생된 디보트(19)가 도시되어 있다. 실리콘기판(11)에 형성된 STI(13) 내에 산화물(17) 등이 충진되어 있으며, STI(13)의 측부에 접합부(15)가 형성되어 있다. 여기서, 평탄화 이후의 공정에서 HF 또는 BOE 등의 습식 케미칼의 사용빈도가 증가하면 디보트의 발생현상이 심화된다. 그 결과, 접합부 누설이나 접합부 절연파괴의 불량이 증가하게 된다.
도2는 소스, 드레인 영역에 콘택홀을 형성할 때 정렬불량에 따른 디보트의 악화를 도시하고 있다. 도2에는, 기판(11) 상에 STI(13)가 형성되어 있고, STI(13)의 측부에 접합부(25)가 형성되어 있으며, 식각 및 사진공정을 위해 산화막, 질화막(27), 감광막(23) 등이 적층되어 있다. 여기서, 과에칭으로 야기된 디보트(29)는 콘택홀을 형성하기 위한 공정에서 정렬불량이 발생하면, 과에칭 등에 의해 야기된 기존 디보트에 의한 부작용을 악화시킬 수 있다.
본 발명은 이러한 종래의 디보트 문제를 해결하기 위한 것으로, 디보트가 발생하더라도 이러한 디보트의 발생으로 인하여 접합부 누설전류나 접합부 절연파괴가 발생하지 않도록 하는 것을 목적으로 한다.
도1은 평탄화 이후의 공정에서 디보트가 발생한 상태의 단면도,
도2는 소스, 드레인 영역에 콘택홀을 형성할 때 정렬불량에 따른 디보트의 악화 상태의 단면도,
도3은 본 발명에 따른 STI 형성 전에 산소이온을 주입하는 경우의 단면도,
도4는 본 발명에 따른 트렌치 형성 후에 산소이온을 주입하는 경우의 단면도,
도5는 본 발명에 따른 STI 형성 후에 산소이온을 주입하는 경우의 단면도이다.
-도면의 주요부분에 대한 부호의 설명-
11: 실리콘 기판41: 트렌지
37, 43, 53: 산소이온주입영역
51: STI
이러한 목적을 달성하기 위하여, 본 발명은 이온주입공정을 이용하여 STI의 내측면에 산소이온을 주입하고, 후에 열공정을 통해 주입된 산소와 실리콘을 반응시켜 실리콘 내에서 산화막을 형성시킴으로써 이후의 접합부 누설이나 접합부 절연파괴를 방지한다.
이하, 첨부 도면을 참조하여 본 발명을 상세히 설명한다.
도3은 본 발명에 따른 STI 형성 전에 산소이온을 주입하는 경우를 도시하고 있다. 실리콘 기판(11)에 산화막(31) 및 질화막(33)이 도포되어 있고, 그 위에 CVD 필름(35)이 도포되어 있다. 이러한 구조에서, 창을 통해 깊이를 고려하면서 산소 이온을 소정의 경사각을 유지하여 이온주입방법에 의하여 실리콘 기판 내에주입한다. 이때, 주입되는 산소의 양, 깊이, 주입 경사각은 디보트 발생의 정도를 고려하여 선택되며, 적층부의 하단 및 후에 형성될 STI의 측상부 쪽 실리콘 내(37)에 다량의 산소이온이 보다 깊게 주입되는 것이 바람직하다.. 이후, STI가 형성될 실리콘 기판(31)내의 영역에 소정의 두께로 주입된 산소이온은 후속 공정에서 1000 내지 1200℃정도의 온도와 질소, 산소, 또는 질소/산소 혼합 분위기의 열공정을 행한다. 이때, 주입된 산소와 실리콘이 반응하여 실리콘 내에 산화막이 형성된다. 이렇게 하여, 결과적으로 STI의 측부에 접하여 형성된 산화막은 이후의 샐리사이드 공정 등에서 디보트의 발생으로 인한 부작용을 억제함으로써, 디보트가 발생하여도 접합부 누설이나 접합부 절연파괴에 대한 취약성을 개선시킬 수 있다.
도4는 본 발명에 따른 트렌치 형성 후에 산소이온을 주입하는 경우를 도시하고 있다. 실리콘 기판(11)에 산화막(31) 및 질화막(33)이 적층되어 있고, 그 위에 CVD 필름(35)이 도포되어 있다. 실리콘 기판(11) 내에는 식각에 의하여 소정 깊이의 트렌치(이후에 STI로 형성됨)(41)가 형성되어 있다. 이 예에서는, 트렌치(41)가 형성된 상태에서, 산소이온의 주입 깊이를 고려하면서 산소 이온을 소정의 경사각을 유지하여 이온주입방법에 의하여 실리콘 기판 내에 주입한다. 이때, 주입되는 산소의 양, 깊이, 주입 경사각은 디보트 발생의 정도를 고려하여 선택되며, 트렌치(41)의 측상부 쪽 실리콘 내의 산소이온 주입 지역(43)에 다량의 산소이온이 보다 깊게 주입되는 것이 바람직하다. 이후, 1000 내지 1200℃정도의 온도와 질소, 산소, 또는 질소/산소 혼합 분위기의 열공정을 행하여 주입된 산소와 실리콘이 반응으로 산화막을 실리콘 내에 형성한다.
도5는 본 발명에 따른 STI 형성 후에 산소이온을 주입하는 경우를 도시하고 있다. 실리콘 기판(11)에 산화막(31) 및 질화막(33)이 적층되어 있다. 실리콘 기판(11) 내에는 식각에 의하여 소정 깊이의 트렌치에 STI가 형성되어 있다. 이 예에서는, STI(51)가 형성된 상태에서, 산소이온의 주입 깊이를 고려하면서 산소 이온을 소정의 경사각을 유지하여 이온주입방법에 의하여 실리콘 기판 내에 주입한다. 이때, 주입되는 산소의 양, 깊이, 주입 경사각은 디보트 발생의 정도를 고려하여 선택되며, STI(51)의 측상부 쪽 실리콘 내의 산소이온 주입 지역(53)에 다량의 산소이온이 보다 깊게 주입되는 것이 바람직하다. 이후, 1000 내지 1200℃정도의 온도와 질소, 산소, 또는 질소/산소 혼합 분위기의 열공정을 통하여, 주입된 산소와 실리콘이 반응하여 산화막이 실리콘 내에 형성된다.
이러한 산화막의 형성에 의하면, 발생되는 디보트의 정도에 관계없이 접합부 누설이나 접합부 절연파괴를 방지할 수 있다. 또한, 이온 주입을 위한 별도의 마스크가 필요 없으며, 디보트를 발생시키는 습식 케미칼과 플라즈마 공정에서 프로세스 마진이 넓어지기 때문에 생산성이 향상된다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 실시 할 수 있는 다양한 형태의 변형례들을 모두 포함한다.
Claims (3)
- 반도체 제조 공정에서 발생하는 디보트의 영향을 제거하는 방법에 있어서,실리콘 기판 중 디보트가 발생하는 영역에 산소이온을 주입하는 단계; 및상기 산소이온주입영역을 열공정에 의해 산화막으로 변경시키는 단계를 포함하는 것을 특징으로 하는 반도체 제조공정의 디보트영향 제거방법.
- 제1항에 있어서, 상기 산소이온주입단계는STI 형성을 위한 마스크 공정에서 평탄화 공정까지 어느 공정에서도 수행되는 것을 특징으로 하는 반도체 제조공정의 디보트영향 제거방법.
- 제1항에 있어서, 산화막 형성단계에서상기 열공정의 온도는 1000 내지 1200℃ 인 것을 특징으로 하는 반도체 제조공정의 디보트영향 제거방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010087556A KR20030057179A (ko) | 2001-12-28 | 2001-12-28 | 반도체 제조공정의 디보트영향 제거방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010087556A KR20030057179A (ko) | 2001-12-28 | 2001-12-28 | 반도체 제조공정의 디보트영향 제거방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030057179A true KR20030057179A (ko) | 2003-07-04 |
Family
ID=32215295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010087556A KR20030057179A (ko) | 2001-12-28 | 2001-12-28 | 반도체 제조공정의 디보트영향 제거방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030057179A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101033359B1 (ko) * | 2008-06-02 | 2011-05-09 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980057030A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 소자분리 방법 |
KR19980074323A (ko) * | 1997-03-24 | 1998-11-05 | 문정환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
KR20010059185A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
KR20010058481A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
KR20020053565A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
-
2001
- 2001-12-28 KR KR1020010087556A patent/KR20030057179A/ko not_active Application Discontinuation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980057030A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 소자분리 방법 |
KR19980074323A (ko) * | 1997-03-24 | 1998-11-05 | 문정환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
KR20010059185A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
KR20010058481A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
KR20020053565A (ko) * | 2000-12-27 | 2002-07-05 | 박종섭 | 반도체 소자의 소자분리막 형성방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101033359B1 (ko) * | 2008-06-02 | 2011-05-09 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
US6207532B1 (en) | STI process for improving isolation for deep sub-micron application | |
KR19990080352A (ko) | 트렌치 격리 형성 방법 및 그 구조 | |
KR100248888B1 (ko) | 트랜치 격리의 형성 방법 | |
KR20020071063A (ko) | 덴트 없는 트렌치 격리 구조 및 그 형성 방법 | |
JP2007258266A (ja) | 半導体装置の製造方法 | |
KR100427782B1 (ko) | 반도체장치 및 그 제조방법 | |
KR20050071021A (ko) | 반도체 소자의 트랜치 소자 분리막 형성 방법 | |
KR20030057179A (ko) | 반도체 제조공정의 디보트영향 제거방법 | |
KR20010065186A (ko) | 플래쉬 메모리 소자의 제조방법 | |
US7338870B2 (en) | Methods of fabricating semiconductor devices | |
KR20010106956A (ko) | 반도체 장치의 트렌치내 버블 결함을 방지하는 방법 | |
KR100672769B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100955677B1 (ko) | 반도체 메모리소자의 소자분리막 형성방법 | |
KR100292614B1 (ko) | 트렌치 격리 형성 방법 | |
KR20030050199A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100712984B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR19980077122A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
KR100473736B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20030088235A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100745056B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
KR100444608B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20040036798A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR101051801B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |