KR100672769B1 - 반도체 소자의 소자분리막 형성 방법 - Google Patents

반도체 소자의 소자분리막 형성 방법 Download PDF

Info

Publication number
KR100672769B1
KR100672769B1 KR1020000036827A KR20000036827A KR100672769B1 KR 100672769 B1 KR100672769 B1 KR 100672769B1 KR 1020000036827 A KR1020000036827 A KR 1020000036827A KR 20000036827 A KR20000036827 A KR 20000036827A KR 100672769 B1 KR100672769 B1 KR 100672769B1
Authority
KR
South Korea
Prior art keywords
trench
forming
oxide film
sidewalls
oxidation
Prior art date
Application number
KR1020000036827A
Other languages
English (en)
Other versions
KR20020002603A (ko
Inventor
김현수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036827A priority Critical patent/KR100672769B1/ko
Publication of KR20020002603A publication Critical patent/KR20020002603A/ko
Application granted granted Critical
Publication of KR100672769B1 publication Critical patent/KR100672769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 후속 산화공정시 트렌치의 산화로 인한 접합누설전류특성의 열화를 방지하는데 적합한 소자분리막의 형성 방법에 관한 것으로, 이를 위한 본 발명은 반도체기판을 소정깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 측벽에 측벽산화막을 형성하는 단계; 마이크로웨이브로 질소가스를 활성화하는 리모트플라즈마를 이용하여 상기 트렌치의 측벽을 질화처리하는 단계; 및 상기 질화처리된 트렌치에 매립되는 필드산화막을 형성하는 단계를 포함하여 이루어진다.
소자분리막, 트렌치, 필드산화막, 화학적기계적연마, 리모트플라즈마, 마이크로웨이브

Description

반도체 소자의 소자분리막 형성 방법{METHOD FOR FORMING ISOLATION IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1b는 종래기술에 따른 소자분리막 형성 방법을 도시한 도면,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 소자분리막 형성 방법을 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드산화막
23 : 패드질화막 24 : 트렌치
25 : 측벽산화막 27 : 갭필산화막
27a : 필드산화막
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 0.13㎛급 이하 소 자에서 STI(Shallow Trench Isolation) 형성 방법에 관한 것이다.
일반적인 STI공정에서는 트렌치(Trench)에 산화막(Oxide)을 매립하고, 패드질화막(Pad nitride)을 화학적기계적연마(Chemical Mechanical Polishing; CMP)공정의 방지막(Stopping layer)으로 하여 화학적기계적연마공정을 진행한 후 패드질화막을 제거하여 활성영역(Active region)과 필드영역(Field oxide region)을 형성하는 방법으로 소자를 분리시킨다.
도 1a 내지 도 1b는 종래기술에 따른 일반적인 STI공정을 도시한 도면으로서, 반도체기판(11)상에 패드산화막(12), 패드질화막(13)을 증착하고, 소자분리마스크(ISO mask) 공정시 파지티브 감광막(Positive photoresist)을 이용하여 노광 및 식각 공정을 실시하여 트렌치분리패턴(Trench isolation pattern)을 형성한다. 이어 1,2차 산화(Oxidation)를 실시한 후, 트렌치매립용으로 갭필(Gapfill)특성이 우수한 HDP-CVD를 이용하여 산화막(14)을 증착한 다음, 화학적기계적연마공정을 진행하여 필드산화막(14a)을 형성한다.
그러나, 상기한 소자 분리방법은 STI공정이 완료된 후에 문턱전압 이온주입을 위한 스크린산화공정(Screen oxidation)이나 게이트산화공정(Gate oxidation)과 같은 후속 산화공정에 의해 트렌치의 측벽을 산화시켜 체적팽창에 의한 스트레스 (Stress)를 유발하게 된다. 이러한 스트레스는 소자가 완성된 후에 접합누설전류를 증가시키는 등 소자특성을 열화시키게 된다.
상기의 측벽산화를 방지하기 위해 CVD질화막을 측벽에 도포하는 방법, N2O/NO가스를 이용하여 측벽을 질화시키는 방법, NH3가스를 이용하여 측벽을 질화시 키는 방법이 제안되었다.
그러나, CVD질화막을 이용하는 경우, 후속 패드질화막의 스트립공정에서 상부가 일부 식각되어 모우트(Moat)를 커지게 하며, N2O/NO가스를 이용하는 경우, 혼합되는 질소량이 5%도 되기 어려워 사실상 산화방지 효과가 없다.
그리고, 상기 NH3가스를 이용하는 경우, 다량의 질소가 주입되어 산화방지효과가 뛰어나나 트렌치의 상측모서리부근의 실리콘이 질화되는 쿠이효과(Kooi efect)가 나타난다. 이러한 트렌치모서리 부근의 얇은 질화막은 후속 게이트산화시 산화를 억제하여 게이트산화막의 얇아짐을 유발하게 되고 이는 게이트산화막의 신뢰성을 저하시키게 된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 트렌치의 측벽산화로 인한 접합누설전류의 증가를 방지하는데 적합한 소자분리막의 형성 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 소자분리막의 형성 방법은 반도체기판을 소정깊이만큼 식각하여 트렌치를 형성하는 단계; 상기 트렌치의 측벽에 측벽산화막을 형성하는 단계; 마이크로웨이브로 질소가스를 활성화하는 리모트플라즈마를 이용하여 상기 트렌치의 측벽을 질화처리하는 단계; 및 상기 질화처리된 트렌치에 매립되는 필드산화막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 소자분리막 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 반도체기판(21)상에 패드산화막(22), 패드질화막 (23)을 순차적으로 증착한 다음, 소자분리용 마스크를 이용하여 상기 패드질화막 (23)과 패드산화막(22)을 선택적으로 식각하고, 계속해서 하부의 반도체기판(21)을 소정깊이만큼 식각하여 트렌치(24)를 형성한다.
도 2b에 도시된 바와 같이, 상기 트렌치(24)의 측벽에 측벽산화(Sidewall oxidation)를 실시하여 측벽산화막(25)을 형성한 다음, 계속해서 마이크로웨이브 (Microwave)로 질소(N2)가스를 활성화하는 리모트플라즈마(Remote plasma)를 이용하여 상기 트렌치(24)의 측벽을 질화시킨다(26). 이 때, 상기 질화공정시 공정온도를 500℃∼900℃에서 실시하며, 주입되는 질소의 양을 5%∼20%로 유지한다.
도 2c에 도시된 바와 같이, 상기 표면이 질화된 트렌치(24)를 포함한 전면에 갭필산화막(27)을 증착한다.
도 2d에 도시된 바와 같이, 화학적기계적연마공정을 실시하여 상기 갭필산화막(27)을 연마하여 트렌치에 매립되는 필드산화막(27a)를 형성한 후, 상기 화학적기계적연마공정으로 일부 연마된 패드질화막(23)을 제거한다.
상술한 바와 같이, 트렌치(24)의 측벽을 질화(26)시키면 후속 게이트산화공정시 상기 트렌치의 산화를 억제하여 스트레스를 방지하므로 누설전류특성이 열화되는 것을 방지한다.
도면에 도시되지 않았지만, 다른 실시예로서, 상기 트렌치형성후 측벽산화막을 형성하지 않고 트렌치의 측벽을 질화시켜 후속 문턱전압이온을 주입하기 전에 실시하는 스크린산화 및 게이트산화공정시 산화를 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 소자분리막의 형성 방법은 트렌치의 측벽을 질화시키므로써 후속 문턱전압이온을 주입하기 전에 실시하는 스크린산화 및 게이트산화공정시 트렌치의 측벽이 산화되는 것을 방지하여 접합누설전류특성의 열화를 방지할 수 있는 효과가 있다.

Claims (5)

  1. 반도체 소자의 제조 방법에 있어서,
    반도체기판을 소정깊이만큼 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 측벽에 측벽산화막을 형성하는 단계;
    마이크로웨이브로 질소가스를 활성화하는 리모트플라즈마를 이용하여 상기 트렌치의 측벽을 질화처리하는 단계; 및
    상기 질화처리된 트렌치에 매립되는 필드산화막을 형성하는 단계
    를 포함하는 소자분리막의 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 질화처리하는 단계는,
    500℃∼900℃에서 이루어지는 것을 특징으로 하는 소자분리막의 형성 방법.
  4. 제 1 항에 있어서,
    상기 질화처리하는 단계는,
    주입되는 상기 질소의 양을 5%∼20%로 유지하는 것을 특징으로 하는 소자분리막의 형성 방법.
  5. 삭제
KR1020000036827A 2000-06-30 2000-06-30 반도체 소자의 소자분리막 형성 방법 KR100672769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036827A KR100672769B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 소자분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036827A KR100672769B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 소자분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20020002603A KR20020002603A (ko) 2002-01-10
KR100672769B1 true KR100672769B1 (ko) 2007-01-22

Family

ID=19675130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036827A KR100672769B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 소자분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100672769B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497603B1 (ko) 2003-03-17 2005-07-01 삼성전자주식회사 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법
KR100967162B1 (ko) * 2007-10-17 2010-07-05 주식회사 이레 축분 발효열을 이용한 축산용 보온 급수장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980028625A (ko) * 1996-10-23 1998-07-15 양승택 반도체 장치의 배선층간절연막 형성 방법
KR19990018371A (ko) * 1997-08-27 1999-03-15 윤종용 트렌치 소자분리 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980028625A (ko) * 1996-10-23 1998-07-15 양승택 반도체 장치의 배선층간절연막 형성 방법
KR19990018371A (ko) * 1997-08-27 1999-03-15 윤종용 트렌치 소자분리 방법

Also Published As

Publication number Publication date
KR20020002603A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US6261921B1 (en) Method of forming shallow trench isolation structure
KR100224700B1 (ko) 반도체장치의 소자분리방법
KR20020071063A (ko) 덴트 없는 트렌치 격리 구조 및 그 형성 방법
US6544861B2 (en) Method for forming isolation trench
KR20050065217A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100580117B1 (ko) 반도체 메모리 소자의 소자 분리막 형성방법
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
KR100672769B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR20000045299A (ko) 반도체 소자의 제조방법
KR19990048786A (ko) 반도체소자의 소자분리막 형성방법
KR100277435B1 (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100446285B1 (ko) 라운드 모양의 상부 코너를 가지는 트렌치 소자분리영역 형성방법
KR20030001941A (ko) 반도체소자의 제조방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR101019694B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20010061041A (ko) 반도체소자의 소자분리막 형성방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100923764B1 (ko) Ｓｔｉ 에지 모트 방지방법
KR20000044658A (ko) 반도체 소자의 소자분리막 형성 방법
KR100668837B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100922962B1 (ko) 반도체 소자의 제조방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee