KR19980028625A - 반도체 장치의 배선층간절연막 형성 방법 - Google Patents

반도체 장치의 배선층간절연막 형성 방법 Download PDF

Info

Publication number
KR19980028625A
KR19980028625A KR1019960047753A KR19960047753A KR19980028625A KR 19980028625 A KR19980028625 A KR 19980028625A KR 1019960047753 A KR1019960047753 A KR 1019960047753A KR 19960047753 A KR19960047753 A KR 19960047753A KR 19980028625 A KR19980028625 A KR 19980028625A
Authority
KR
South Korea
Prior art keywords
semiconductor device
plasma
forming
oxide film
interlayer insulating
Prior art date
Application number
KR1019960047753A
Other languages
English (en)
Other versions
KR100228399B1 (ko
Inventor
장원익
강승열
박종태
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960047753A priority Critical patent/KR100228399B1/ko
Publication of KR19980028625A publication Critical patent/KR19980028625A/ko
Application granted granted Critical
Publication of KR100228399B1 publication Critical patent/KR100228399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 분야.
2. 발명이 해결하고자 하는 기술적 과제
저유전체 박막의 흡습성을 개선하는 동시에 공정시간의 단축을 도모하고자 함.
3. 발명의 해결 방법의 요지
플라즈마화된 반응가스로 저유전체 불소화실리콘산화막(SiOxFy, SiOF)을 증착한 다음, 동일 반응실에서 상기 불소화실리콘산화막 표면을 질소 플라즈마 분위기로 질화 처리한다.
4. 발명의 중요한 용도
반도체 장치의 배선층간절연막 형성.

Description

반도체 장치의 배선층간절연막 형성 방법
본 발명은 0.18μm급 이상의 차세대 반도체 소자에 적용할 수 있는 핵심 단위공정기술중에 하나인 배선층간절연막 형성 방법에 관한 것으로, 특히, 저유전체 박막인 불소화실리콘산화막(SiOxFy, SiOF)과 그 표면에 질화막을 구비한 배선층간절연막을 열화학기상증착(thermal CVD)이 아닌 플라즈마 반응가스로 형성하는 방법에 관한 것이다.
통상적으로, 고속 로직(logic) LSI(Large Scale Integrated Circuit) 및 메모리 소자의 배선층간절연막으로 ECR 화학기상증착(CVD) 장치를 이용한 저유전체 불소화실리콘산화막(SiOxFy, SiOF)의 사용이 가장 유력하지만 대기에 노출되어 시간이 지나면서 외부의 수분을 흡수하게 되어 다시 유전율이 증가하는 등의 문제점이 있다. 이러한 종래기술 및 그 문제점을 이하에서 상세히 살펴본다.
0.18μm급 이상의 차세대 반도체 소자를 보면 다층배선기술에서 배선 금속의 두께와 폭이 급격히 축소되고, 배선과의 간격이 0.1um 대 수준으로 좁아지게 된다. 이로 인해 반도체 소자의 기생용량(parasitic capacitance)이 급격히 증가되며, 반도체 소자의 동작속도가 크게 저하되는 문제가 발생된다. 이를 방지하기 위해서 박막 성장방법을 바꾼 개선된 산화막, 불소(F)를 넣은 산화막, 유기계열의 테프론(teflon) 등과 같은 저유전체가 층간절연막으로 연구되고 있다. 특히 불소(F)를 함유하는 산화막인 SiOxFy 박막은 저유전율 특성을 가지면서, 기존의 산화막 공정을 그대로 사용할 수 있는 장점이 있기 때문에 향후 적용 가능성이 가장 높은 물질로 최근 보고되고 있다. 그러나, 증착된 시점(as-deposited) 근처에서의 SiOxFy 박막은 초기에 Si-OH인 수분을 포함하고 있지 않지만 대기중에 노출되어 시간이 지남에 따라 수분을 흡수하는 성질이 있기 때문에 박막속에서 다음과 같은 반응식이 진행된다.
[반응식]
Si-F + H2O → Si-OH + HF
따라서 Si-F와 흡수된 습기의 가수분해(hydrolysis) 반응에 의해 SiOxFy 박막속에서 Si-OH와 HF 산이 형성되어 절연막의 유전율을 다시 높이거나, 열전자에 대한 내성이 약해지거나, 배선 금속막을 부식시키는 등의 여러가지 문제점들을 발생시킨다.
이에 대한 해결 방안으로 종래에는 SiOxFy 박막을 증착한 후, 대기중에 노출된 시간을 줄이기 위해 빠른 시간에 다른 장비로 이송하는 방법을 사용하였는데, 일단 박막이 대기중에 노출되면 수분을 흡수하거나 노출되는 시간 동안에 먼지 또는 불순물에 의해 미소오염 가능성이 높아지게 되므로 많은 문제점을 내포하게 된다.
도 1A 및 도 1B는 개선된 종래기술에 따른 배선층간절연막 형성 공정도로서, 진공상태인 다중 반응실(multi-chamber)을 갖는 ECR 화학기상증착(CVD) 장치를 사용하여 어느한 반응실에서 도 1A와 같이 SiOxFy(13)을 형성하고 다른 반응실로 웨이퍼를 이송한 다음, 도 1B와 같이 실리콘질화막(또는 실리콘산화막)(14)을 SiOxFy(13) 상부에 CVD 증착하여, SiOxFy의 흡습성을 개선하고자 하였다. 미설명 도면부호 '11'은 기판, '12'는 금속배선을 각각 나타낸다.
그러나, 이 경우 SiOxFy 박막이 대기중에 노출되지 않아서 미소오염에 노출될 가능성이 현저히 감소되었지만, 두 개의 반응실에서 각각의 공정들이 수행되어야 하므로 공정시간이 많이 소요되어 시간당 생산량이 현저히 감소되기 때문에 바람직한 방법이 될 수 없다.
본 발명은 상기 설명한 종래의 문제점들을 근본적으로 해결하기 위하여 안출된 것으로, 고유전체 박막의 흡습성을 개선하는 동시에 공정시간의 단축을 도모하는 반도체 장치의 배선층간절연막 형성 방법을 제공함을 그 목적으로 한다.
도 1A 및 도 1B는 종래의 열적 CVD에 의한 배선층간절연막 형성 공정 단면도,
도 2A 및 도 2B는 본 발명에 따른 배선층간절연막 형성 공정 단면도,
도 3A 및 도 3B는 통상적인 ECR 장치의 평면도 및 단면도,
도 4는 정자기장내 전기장의 영향에 따른 전자의 운동을 나타내는 개념도,
도 5A 및 도 5B는 본 발명의 배선층간절연막을 X선 광전자 분광기로 스펙트럼 분석한 결과 그래프
* 도면의 주요부분에 대한 부호의 설명
22: 금속배선 23: 불소화산화실리콘막
24: 산화질화실리콘막
본 발명은 반도체 제조 시 금속배선층간의 절연을 위한 배선층간절연막 형성 방법에 있어서, 적어도 불소(F)와 산소(O)를 포함하는 반응가스를 제1 플라즈마화하여 상기 제1 플라즈마에 의해 불소화산화실리콘막을 웨이퍼 상에 형성하는 단계; 및 상기 불소화산화실리콘막을 형성한 반응실과 동일 반응실에서 적어도 질소를 포함하는 반응가스를 제2 플라즈마화하여 상기 제2 플라즈마로 상기 불소화산화실리콘막 표면을 처리하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2 내지 도 5B를 참조하여 본 발명을 상세히 설명한다.
도 2A 및 도 2B는 본 발명에 따른 배선층간절연막 형성 공정 단면도로서, 본 발명은 먼저, 도 2A에 도시된 바와같이 금속배선(22)이 형성된 형성된 웨이퍼 상에 전자 사이크로트론 공명(ECR: electron cyclotron resonance)에 의해 플라즈마화된 반응가스, 예컨데 Ar/SiF4/O2또는 Ar/SF6/O2또는 Ar/CF4/O2또는 Ar/C2F6/O2로 저유전체 불소화실리콘산화막(SiOxFy, SiOF)(23)을 증착한 다음, 도 2B와 같이 상기 불소화실리콘산화막(23)을 증착한 동일 반응실에서 상기 불소화실리콘산화막(23) 표면을 Ar/N2또는 Ar/NH3또는 Ar/N2O 플라즈마 분위기로 질화 처리하여 질화된 불화산화실리콘막(SiOFN, 24)을 형성하는 것이다.
여기서, Ar 가스는 캐리어 가스로서 Ar 가스 대신 He을 사용할 수 있으며, 불소화산화실리콘막은 ECR 플라즈마 방법이 아닌 ICP(inductive coupled plasma), TCP(transfomer coupled plasma), 헬리콘(helicon), MORI(MO reactive ion) 방법을 사용하여 공정을 진행할 수 있다.
도 3A 및 도 3B는 저유전율 SiOxFy 박막을 형성하고 동일 반응실에서 질화처리를 할 수 있는 통상적인 ECR 장치의 평면도 및 단면도로서, 이에 대해 기술하면 다음과 같다.
본 장치는 크게 마이크로웨이브(microwave) 공급부, 플라즈마 발생부, 반응실, 웨이퍼 이송부, 압력제어 및 진공배기부, 제어부로 구성되어 있다.
마이크로웨이브 공급부는 2.45GHz의 마이크로웨이브를 발생시키는 발생기(301), 이를 반응실로 전달하기 위한 각종 도파관들이 있다. 또한 마이크로웨이브의 누설이나 되돌아 오는 반사파가 있을 경우에 이를 차단하는 역할을 하는 차단기(302)가 있으며, 마이크로웨이브와 부하측의 임피던스(impedence)가 다를 때 전자파의 일부가 반사되는 현상을 줄이기 위해 양측의 임피던스를 효과적으로 조절하는 자동튜너(303)가 있다. 여기서 엘보형 도파관(304)은 모듈들을 수평으로 설치한 후에 마이크로웨이브를 플라즈마 발생실(308)이 있는 수직방향으로 변경하기 위해 사용한다. 뿔형 도파관(305)과 축소형 도파관(306)은 플라즈마 모드(mode)의 조절과 플라즈마 발생실(308) 내로 입사될 때 관의 지름이 갑자기 변하여 발생하는 급격한 임피던스 차이를 줄이기 위해 사용된다. 플라즈마 발생부는 대기와 진공 환경을 서로 차단하고, 마이크로웨이브가 입사될 수 있도록 투명한 석영창(307)이 있으며, 플라즈마 발생실(308)의 주위를 둥글게 감싸고 있는 마그네트 코일(309,310)과 불활성가스를 공급하는 상부 가스주입구(312)로 구성되어 있다. 마그네트 코일(309,310)에서 발생되는 열제거와 코일절연을 위하여 마그네트의 주위에는 냉각수로 일정한 온도로 계속 냉각해야 한다. 전자 사이크로트론 공명(electron cyclotron resonance) 조건인 875 가우스(Gauss)의 자장을 형성시킬 수 있는 마그네트는 두 개의 상부 코일자석(309)과 하부 코일자석(310)으로 구성되어 인가되는 자장세기(magnetic strength)의 비율에 의해 반응실(313) 내에서 전자가 공명하는 위치의 조절이 가능하다. 반응실(313)은 공정가스를 주입할 수 있는 하부 가스주입구(311), 웨이퍼(315)를 공정온도로 가열하기 위한 히터와 웨이퍼(315)에 RF 전압을 인가할 수 있도록 구성된 핫척(314)이 있다. 그 하부에는 웨이퍼(315)를 회전시키기 위한 기구와 웨이퍼(315) 위치를 상하로 조절할 수 있는 3개의 상하 수직핀들이 내장되어 있는 기구로 구성된 회전 및 수직 이송기구(316)가 있다. 웨이퍼(315)가 반응실(313) 내로 들어오거나 웨이퍼 이송부(321)로 나가는 통로에 사각형 스롯밸브(328)가 설치되어 있으며, 반응실(313) 반대편에는 진공중에서 웨이퍼(315)를 이송시킬 수 있는 웨이퍼 이송부(321)가 연결되어 있다. 그리고 공정시 반응실 내부의 압력을 감지할 수 있는 공정압력 센서(317)와 고진공 압력센서(325)가 부착되어 있다. 압력제어 및 진공배기부는 압력조절 밸브(318), 차단밸브(319), 터보펌프(323), 진공밸브들(320,322), 로터리펌프 연결관(324)과 배기부의 압력변화를 감지할 수 있는 저진공 압력센서(326)로 구성되어 있다. 마지막으로 장치의 동작과 공정을 전체적으로 통합 및 제어할 수 있는 제어부가 있다.
상기와 같은 ECR 플라즈마 장치를 사용하여 배선층간절연막을 형성하는 세부적인 방법을 살펴본다.
먼저, 상부가스 주입구(312)에서 공급된 아르곤(argon)이 2.45GHz의 마이크로웨이브에 의해 가속된 전자의 각주파수와 마그네트(309,310)로 형성된 875 가우스(Gauss)의 자기장에 의해 회전하는 전자의 각주파수가 일치되면 전자 사이크로트론 공명이 일어난다. 이때 공명이 일어나면 도 4와 같이 전자의 원운동 에너지가 최대가 되면서 원형 운동(a)에서 나선형 운동(b)으로 변하여 하부 가스주입구(311)로 주입된 SiF4/O2반응가스의 분자들과의 연쇄충돌이 일어나 이온화(ionization)와 여기 (excitation)가 되어 수 mtorr의 낮은 압력에서 순식간에 3 × 1011∼ 5 × 1012/㎤ 정도의 고밀도 플라즈마가 생성된다. 이러한 플라즈마는 전자(electron), 레디칼(radical), 이온(ion)들로 구성되어 있으며, 레디칼은 이온보다 존재하는 시간(residence time)이 다소 길기 때문에 반응에 중요한 역할을 한다. 이렇게 증착된 SiOxFy 박막에 주입된 F 원자가 많아지면 큰 전기음성도(electro-negativity) 때문에 박막의 굴절율(refractive index) n이 떨어지며 n2= ε 관계식에 의해 유전율 ε도 낮아진다.
그 다음 Ar/N2 가스를 이용하여 ECR 플라즈마를 형성시켜 수십 Å의 두께로 SiOxFy 박막 표면을 얇게 질화 처리한다. 이는 에너지 분해능이 0.2eV인 X선 광전자 분광기(XPS, X-ray Photoelectron Spectroscopy)에 의한 스펙트럼(spectrum) 분석결과도인 도 5A 및 도 5B에서 명확히 보여준다. 도 5A 는 SiOxFy 박막의 표면을 분석한 결과이고, 도 5B는 2분 식각한 후에 60Å 깊이의 식각표면을 분석한 결과로서, 이곳에 질소(N)가 분포되어 있는 사실을 알 수 있었으며, 이때 박막의 두께가 증가되는 효과에 의해 굴절율도 조금 낮아져 유전율이 약간 향상되는 장점도 있다. 실험결과 질화 처리 전 보다 질화 처리 후에 막의 두께는 4.3% 증가되었으며, 유전율은 2.7% 낮아지는 것이 관측되었다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와같은 본 발명은 저유전체 박막인 불소화실리콘산화막을 대기에 전혀 노출시키지 않으면서 동일 챔버에서 질화처리하기 때문에, 습기와의 가수분해 반응 방지하고, 절연막의 유전율이 다시 높아지는 것을 방지하며, 열전자에 대한 내성을 강화하고, 금속배선의 부식을 방지하는 효과를 가져오며, 특히 동일 반응실에서 연속적인 공정이 이루어지므로 공정 진행 시간이 단축되는 효과가 있다.

Claims (6)

  1. 반도체 장치의 금속배선층간의 절연을 위한 배선층간절연막 형성 방법에 있어서,
    적어도 불소(F)와 산소(O)를 포함하는 제1 반응가스를 제1 플라즈마화하여 상기 제1 플라즈마에 의해 불소화산화실리콘막을 웨이퍼 상에 형성하는 단계; 및
    상기 불소화산화실리콘막을 형성한 반응실과 동일 반응실에서 적어도 질소(N)를 포함하는 제2 반응가스를 제2 플라즈마화하여 상기 제2 플라즈마로 상기 불소화산화실리콘막 표면을 처리하는 단계를 포함하여 이루어진 반도체 장치의 배선층간절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1 플라즈마 및 제2 플라즈마는 전자 사이크로트론 공명에 의해 형성하는 것을 특징으로 하는 반도체 장치의 배선층간절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 제1 반응가스는 캐리어 가스;
    SiF4/O2, SF6/O2, CF4/O2, 및 C2F6/O2중 어느 하나를 각각 포함하는 것을 특징으로 하는 반도체 장치의 배선층간절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 제2 반응가스는 캐리어 가스;
    N2,NH3, 및 N2O 중 어느 하나를 각각 포함하는 것을 특징으로 하는 반도체 장치의 배선층간절연막 형성 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 캐리어 가스는 Ar 또는 He을 포함하는 것을 특징으로 하는 반도체 장치의 배선층간절연막 형성 방법.
  6. 제 1 항에 있어서,
    상기 불소화산화실리콘막을 ICP(inductive coupled plasma), TCP(transfomer coupled plasma), 헬리콘(helicon) 및 MORI(MO reactive ion) 방법중 어느한 방법으로 형성하는 것을 특징으로 하는 반도체 장치의 배선층간절연막 형성 방법.
KR1019960047753A 1996-10-23 1996-10-23 반도체 장치의 배선층간절연막 형성 방법 KR100228399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960047753A KR100228399B1 (ko) 1996-10-23 1996-10-23 반도체 장치의 배선층간절연막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960047753A KR100228399B1 (ko) 1996-10-23 1996-10-23 반도체 장치의 배선층간절연막 형성 방법

Publications (2)

Publication Number Publication Date
KR19980028625A true KR19980028625A (ko) 1998-07-15
KR100228399B1 KR100228399B1 (ko) 1999-11-01

Family

ID=19478585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960047753A KR100228399B1 (ko) 1996-10-23 1996-10-23 반도체 장치의 배선층간절연막 형성 방법

Country Status (1)

Country Link
KR (1) KR100228399B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672769B1 (ko) * 2000-06-30 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672769B1 (ko) * 2000-06-30 2007-01-22 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법

Also Published As

Publication number Publication date
KR100228399B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
EP1361606B1 (en) Method of producing electronic device material
US6392350B1 (en) Plasma processing method
US4975144A (en) Method of plasma etching amorphous carbon films
JP4825418B2 (ja) 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造
US5314839A (en) Solid state device fabrication method including a surface treatment step with a neutral particle beam with an energy between 10ev and 100ev
KR100744590B1 (ko) 하지 절연막의 형성 방법 및 반도체 제조 장치
KR100374885B1 (ko) 절연막의 제조 방법
KR100238573B1 (ko) 박막형성방법 및 장치
US5057336A (en) Method of forming high purity SiO2 thin film
KR100391485B1 (ko) 강유전체막을사용한장치의제조방법및장치
KR100563610B1 (ko) 반도체소자의제조방법
EP1035568B1 (en) Method of plasma processing
US6544901B1 (en) Plasma thin-film deposition method
KR100228399B1 (ko) 반도체 장치의 배선층간절연막 형성 방법
US6716740B2 (en) Method for depositing silicon oxide incorporating an outgassing step
JP2000054150A (ja) プラズマ処理装置及びプラズマ処理方法
KR100466684B1 (ko) 불소 첨가 카본막 및 그 형성 방법
JPH07221068A (ja) プラズマ装置およびこれを用いたドライエッチング方法
JP3088447B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR100361203B1 (ko) 반도체 소자의 저유전 절연막 형성 방법
KR0155533B1 (ko) 자연산화막 제거를 수반한 저유전율 SiOxFy 박막형성방법 및 장치
Fowler et al. Properties of silicon oxide deposited by electron-cyclotron-resonance plasma-enhanced chemical vapor deposition
JPH07263413A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070730

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee