JP4825418B2 - 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造 - Google Patents

窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造 Download PDF

Info

Publication number
JP4825418B2
JP4825418B2 JP2004510496A JP2004510496A JP4825418B2 JP 4825418 B2 JP4825418 B2 JP 4825418B2 JP 2004510496 A JP2004510496 A JP 2004510496A JP 2004510496 A JP2004510496 A JP 2004510496A JP 4825418 B2 JP4825418 B2 JP 4825418B2
Authority
JP
Japan
Prior art keywords
silane
layer
silicon
flow rate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004510496A
Other languages
English (en)
Other versions
JP2005530924A5 (ja
JP2005530924A (ja
Inventor
フォークト，ミルコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2005530924A publication Critical patent/JP2005530924A/ja
Publication of JP2005530924A5 publication Critical patent/JP2005530924A5/ja
Application granted granted Critical
Publication of JP4825418B2 publication Critical patent/JP4825418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

発明の詳細な説明
本発明は、窒化シリコンを蒸着するためのプラズマ化学蒸着法（ＰＥＣＶＤ：plasma Enhanced Chemical Vapour Deposition）と、酸窒化シリコンを蒸着するためのプラズマ化学蒸着法と、層構造を製造する方法と、層構造とに関するものである。
金属‐絶縁体‐金属‐キャパシタ、すなわちＭＩＭキャパシタ（MIM-Kondensatoren）は、一般に、基板上に配置された第１金属層と、この第１金属層の上に配置された誘電体層と、この誘電体層の上に配置された第２金属層とから構成されている。ＭＩＭキャパシタのこれら３つの層は、半導体技術による方法で上記の基板の表面に形成される。
ＭＩＭキャパシタは、多数の技術的用途に適しており、無線周波数回路（ＲＦ回路）やアナログ集積回路や高性能マイクロプロセッサ（ＭＰＵ）に用いられている。さらに、ＭＩＭキャパシタをＤＲＡＭ記憶装置（ダイナミックランダムアクセスメモリー）のメモリーキャパシタとして使用すれば、経済的効果をもたらすことができる。さらに、ＭＩＭキャパシタは液状表示装置（ＬＣＤ）にも使用できる。また、論理回路にもＭＩＭキャパシタが広範に用いられている。
ＭＩＭキャパシタに対する大きな要求として、その容量Ｃを十分に大きくすることが挙げられる。プレート型キャパシタの容量は、次の方程式
Ｃ＝εＡ／ｄ （１）
によって算出できる。
なお、ここで、εは、キャパシタプレートとキャパシタプレートとの間に導入される媒体の比誘電率である。また、Ａは、プレート型キャパシタのプレートの面積である。また、ｄは、キャパシタの２枚のプレート間の距離である。
キャパシタの面積Ａを十分に大きくすることによって十分に大きな容量を得ることができる。しかしながら、シリコンを用いたマイクロエレクトロニクスの主要な目的は、構造の縮小化である。すなわち、キャパシタのプレート面積を拡大することによりＭＩＭキャパシタの容量を十分に大きくすることと、集積回路の小型化を促進することとは、相反するものである。また、上記の方程式（１）から、２枚のプレート間の距離（つまり、ＭＩＭキャパシタの２枚の金属層の間にある誘電体層の厚さｄ）を十分に小さくすればいいという考えもある。しかしながら、ＭＩＭキャパシタの層の厚みが約５０ｎｍを下回れば、電気的安定性に問題、例えば、電気的破壊が生じ、漏れ電流が増してしまう。
したがって、ＭＩＭキャパシタの２枚の金属層間の誘電層の誘電率をできるだけ上げることが望ましい。
従来技術では、ＭＩＭキャパシタの誘電層の材料として、化学量論的な窒化シリコン（Ｓｉ３Ｎ４）、または化学量論的な酸化シリコン（つまり、二酸化シリコン（ＳｉＯ２））がよく用いられている。窒化シリコンは、誘電率が十分に高い（ε＝６〜７）という特性を有している。しかしながら、ＭＩＭキャパシタの誘電層として用いられる窒化シリコン層には、電気的破壊電界強度（elektrische Durchbruchfeldstaerke）が比較的低い（約２ＭＶ／ｃｍ）という不都合がある。これに対して、二酸化シリコンの絶縁破壊電界強度は、窒化シリコンのそれよりも著しく高い（約６ＭＶ／ｃｍ）ことが好ましい。しかしながら、二酸化シリコンの比誘電率（ε＝４）が、窒化シリコンのそれよりも著しく低い。
従来技術によれば、ＭＩＭキャパシタの誘電層は、例えば熱成長（thermischen Aufwachsens）またはＣＶＤ法（化学蒸着法）によって形成されてきた。
ＣＶＤ法は、気相から薄膜を固体基板に蒸着する被覆技術である。ＣＶＤ法の原理は、ガス状の出発原料（いわゆる前駆体（Precursoren））を、基板の上に散布し（geleitet）、化学的にこの出発原料（前駆体）をその原料の成分に分解して、基板表面に新しい層を形成するというものである。これら前駆体の分解は、熱によって、つまり、基板を熱することによって行われることが最も多い。蒸着とは、本来、化学反応との関係において行われ、例えば、揮発性のガス状成分と他のガスとが反応して、固形物が基板に蒸着することをいう。しかしながら、このＣＶＤ法はプロセス温度が比較的高いという不都合がある。
このような高い処理温度の使用についての解決策が、プラズマ化学蒸着法（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapour Deposition）である。従来のＣＶＤプロセスは、基板を熱することによって、気相反応がその熱エネルギーによって始まっていたが、ＰＥＣＶＤ法では、基板表面の近傍において気体をプラズマ状態に変える。この反応の生成物のうちの１つが、表面に蒸着される固形物となる。このようにして、新しい層が形成される。このＰＥＣＶＤ法を用いて、特に、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）および酸窒化シリコン（ＳｉＯｙＮｚ）を蒸着することができる。ＰＥＣＶＤ反応装置では、電極として機能する基板保持器と他の電極との間において、強い交番電界によってプラズマを誘起する。ＰＥＣＶＤ反応装置内に注入された気体分子同士の結合は、上記の交番電界のエネルギーによって切り離され、気体分子が分解される。さらに、任意の第２電界によって、生じたラジカル（Radikale）が基板の方向に移動して、高反応性を有するラジカルが蒸着して所望の層を形成する。
従来から、ＰＥＣＶＤ法を用いて、酸化シリコン、窒化シリコン、または、酸窒化シリコンからなる誘電体層の形成方法が知られている。しかしながら、これらの層は、十分に大きな比誘電率を有していない場合が多い。さらに、従来技術から知られているＰＥＣＶＤ法によって形成された誘電体層は、十分な機械的および電気的安定性を有していない場合が多い。これにより、ＭＩＭキャパシタの金属層間の距離を十分に小さく選択すれば、容量の十分に大きいＭＩＭキャパシタを形成することはできるが、２枚の金属層間に不要な電気的破壊が容易に起きてしまう。
また、文献１では、絶縁構造を製造するための層構造を開示している。文献２は、ＵＶ光を透過させる窒化シリコン膜の製造方法を開示している。文献３は、ＰＥＣＶＤによって製造できる、不動態化層としての窒化シリコン層を開示している。文献４は、酸窒化シリコン膜の製造方法を開示している。文献５は、ゲート誘電体としての窒化シリコンの製造方法を開示している。文献６は、ＭＩＭおよびＴＦＴを備えた電子装置の製造を開示している。文献７は、微細構造の被覆層としての酸窒化シリコンの製造を開示している。文献８は、高質マスクと反射防止層とを組み合わせた層の製造方法を開示している。文献９は、蒸着率を下げることにより、膜を形成するための方法および装置を開示している。文献１０は、シリコン薄膜の形成方法を開示している。なお、文献１〜１０の文献名については後述する。
本発明の目的は、機械的、電気的安定性がほぼ変わらずに、比誘電率をより高くした誘電体層を形成することにある。
この目的は、独立請求項に記載の特徴を有する、窒化シリコンを蒸着するためのプラズマ化学蒸着法と、酸窒化シリコンを蒸着するためのプラズマ化学蒸着法と、層構造を製造する製造方法と、層構造とによって達成されるものである。
基板に窒化シリコンを蒸着するという本発明のプラズマ化学蒸着法には、シランと、アンモニアと、窒素とを前駆体として使用する。シランとアンモニアとの流量比を１：２０から６：５までの範囲に設定し、シランと窒素との流量比を１：４０から３：５までの範囲に設定する。
基板に酸窒化シリコンを蒸着するというプラズマ化学蒸着法では、シランと、亜酸化窒素と、窒素とを前駆体として使用する。シランと亜酸化窒素との流量比を１：２から２５：４までの範囲に設定し、シランと窒素との流量比を１：１００から１：１０までの範囲に設定する。
なお、上記の流量（立方センチメートル／分（ｓｃｃｍ）によって示される）は、質量流量である。
さらに、本発明では、層構造の製造方法を提供する。この方法は、基板に第１伝導層を形成し、その上に、上記特徴を有するプラズマ化学蒸着法によって蒸着される窒化シリコン層を形成するか、または上記特徴を有するプラズマ化学蒸着法によって蒸着される酸窒化シリコン層を形成し、さらに、この窒化シリコン層または酸窒化シリコン層の上に第２伝導層を形成するというものである。
さらに、本発明では、上記特徴を有するこの方法にしたがって製造された層構造を提供する。
窒化シリコン層または酸窒化シリコン層を製造するためのＰＥＣＶＤ法の、本発明において選択された前駆体の流量比は、従来技術とは明らかに異なっており、本発明の場合のほうが、窒化シリコンを蒸着する場合のシラン（ＳｉＨ４）とアンモニア（ＮＨ３）との流量比、あるいは酸窒化シリコンを蒸着する場合のシランと亜酸化窒素（Ｎ２Ｏ）との流量比が高い。本発明にしたがって製造された、窒化シリコン（ＳｉＮｘ）層または酸窒化シリコン（ＳｉＯｙＮｚ）層中のシリコンの割合は、化学量論的でないことが好ましい。つまり、例えば、本発明にしたがって製造された窒化シリコン層中のシリコンの割合は、シリコンの３／７の原子の割合（Atomanteile）を有する化学量論的な窒化シリコン（Ｓｉ３Ｎ４）よりも多くてもよいということである。また、シリコンの誘電率は高い（ε＝１２）ため、本発明にしたがって製造された窒化シリコン層または酸窒化シリコン層の誘電率は高くなる。
本発明にしたがって、従来技術よりも誘電率の高い窒化シリコンまたは酸窒化シリコンからなる誘電体層の蒸着方法を提供することにより、このような層を、ＭＩＭキャパシタの誘電体層として用いることができる。方程式（１）から、このような層を用いれば、ＭＩＭキャパシタの２枚の金属被覆層に関して、より小さい面積であっても同じ容量Ｃをもつキャパシタを製造できる。他方、本発明にしたがって製造された窒化シリコン層または酸窒化シリコン層を、ＭＩＭキャパシタの誘電体層として使用する際、容量が同じ場合の誘電体層の厚さ（したがって、２つの金属被覆層の間隔ｄ）をより大きくすることができ、よってＭＩＭキャパシタの機械的および電気的安定性を上げることができる。特に、ＭＩＭキャパシタの誘電体層が厚い場合の金属層間に漏れ電流が発生するという問題を回避でき、同様に、電界が高い場合の電気的破壊も回避できる。
さらに、本発明にしたがって製造された窒化シリコン層または酸窒化シリコン層に関する実験（調査）の結果、シリコンの割合の高いこれらの層の圧縮応力（つまり、機械的な内部応力（mechanische Eigenspannungen））およびウェットエッチング率が低下した。ウェットエッチング率が十分に低いということは、このような層を制御された処理条件下にて除去またはエッチバックするのに好都合である。
さらに、本発明の方法は、半導体技術において標準的なＰＥＣＶＤ法に基づいている。このＰＥＣＶＤ法は、商業的に入手可能なＰＥＣＶＤ反応装置（例えば「Novellus Concept One」）を用いて実行できる。したがって、シリコンを十分多くに含んだ本発明の窒化シリコン層または酸窒化シリコン層の製造を低コストで実施できる。
他の好ましい形態については、従属請求項に示す。
すなわち、上記特徴を有する、窒化シリコンを蒸着するプラズマ化学蒸着法では、処理室の圧力を約２６０Ｐａから５３０Ｐａまでの範囲に設定することが好ましい。
また、処理室に注入された前駆体（シラン、アンモニアおよび窒素）からのプラズマの発生は、約３００Ｗ〜７００Ｗの電力の高周波電界を用いて行うことが好ましい。
また、任意で、約３００Ｗ〜７００Ｗの電力の低周波電界を基板に印加して、基板の周辺領域にプラズマを蓄積してもよい。
また、他の好ましい形態については、シランの流量を、毎分１００立方センチメートル〜毎分６００立方センチメートルに設定することができる。
この方法では、シランとアンモニアとの流量比を１：１０から３：５までの範囲に設定し、シランと窒素との流量比を１：２０から３：２０までの範囲に設定し、処理室の圧力を３６０Ｐａ〜４３０Ｐａに設定し、高周波電界の電力と低周波電界の電力とを、互いに影響を及ぼさないように、それぞれ約４００Ｗ〜６００Ｗに設定することが好ましい。
また、この方法では、シランとアンモニアとの流量比を約３：１０までの範囲に設定し、シランと窒素との流量比を約３：１６までの範囲に設定し、処理室の圧力を約３５０Ｐａに設定し、高周波電力と低周波電力とを、それぞれ約５００Ｗに設定した場合、非常によい結果が得られる。
またこの形態では、シランの流量を毎分約３００立方センチメートルに設定してもよい。
基板に酸窒化シリコンを蒸着するプラズマ化学蒸着法については、処理室の圧力を２６０Ｐａ〜５３０Ｐａに設定することが好ましい。
さらに、２００Ｗ〜５００Ｗの電力の高周波電界を印加することにより、プラズマを発生させることができる。
さらに、３００Ｗ以下の電力の低周波電界を印加することにより、基板の周辺領域にプラズマを蓄積できる。しかし、この低周波電界は、必ずしも必要ではなく、任意に省略できる。
また、このプラズマ化学蒸着法では、シランの流量を、毎分１００〜５００立方メートルに設定することが好ましい。
基板に酸窒化シリコンを蒸着する本発明の方法によれば、シランと亜酸化窒素との流量比を１：１から２５：８までの範囲に設定し、シランと窒素との流量比を１：５０から１：２０までの範囲に設定し、処理室の圧力を３５０Ｐａ〜４３０Ｐａに設定し、高周波電界の電力を３００Ｗ〜４００Ｗに、および低周波電界の電力を１５０Ｗ以下に設定する。しかしながら、この低周波電界を、用いなくてもよい。
酸窒化シリコン層を蒸着するための本発明の方法において、シランと亜酸化窒素との流量比を約１３：１２に設定し、シランと窒素との流量比を約１３：８００に設定し、処理室の圧力を約３５０Ｐａに設定し、高周波数電界の電力を約３００Ｗに設定する場合、特に有効な結果が得られる。
この場合、シランの流量を、毎分約１３０立方センチメートルに設定することが好ましい。
また、基板には、例えば、シリコンウェハーまたはシリコンチップのようなシリコン基板といった、半導体基板を使用することが好ましい。
上記特徴を有する層構造の上記製造方法では、第１および／または第２伝導層の材料に金属を使用することが好ましい。
この方法にしたがって製造された層構造を、ＭＩＭキャパシタとして用いることが好ましい。
電気的絶縁層を、例えば本発明の方法にしたがって形成すると、形成された層（例えば酸化シリコン層または窒化シリコン層）の電気絶縁特性が理想的なものにならないという危険が生じてしまう。これは、製造工程におけるばらつき、および／または他の影響を不要に受けてしまうことが原因である。このような層は、不要なある種の残留伝導率を有している。このことを回避するために、本発明では、以下に記載する方法を提供し、この方法により、層（例えば本発明にしたがって製造される酸化シリコン層または酸窒化シリコン層）の電気絶縁特性を改善できる。
蒸着される電気的絶縁層（例えば酸窒化シリコン層または酸化シリコン層）の電気絶縁特性を改善するための第１方法としては、この蒸着方法を、少なくとも１度、中断し、所定の待機時間を経た後に再開（継続）する。これにより、ｎ＋１部の層の電気絶縁層が形成される。なお、ここで、ｎは、中断した回数を示す。酸窒化シリコンまたは酸化シリコンを基板に蒸着する本発明のプラズマ化学蒸着方法では、プラズマ蒸着処理を、１回または複数回中断し、その都度、待機時間後に継続する。したがって、プラズマを短時間ＯＦＦ状態にした結果、または、蒸着プロセスを中断した結果、層の連続的な形成を回避できる。これにより、ほぼ同じ材料からなる複数の層を含んだ積層体が形成される。プロセスを中断したことで、隣接する２つの層の境界に頻繁に欠陥（つまり、ソリッドステート不規則性（Festkoerperfehlordnungen）（例えば、転位（Versetzungen）））が生じることが好ましい。具体的には、このソリッドステートの欠陥は、層に含まれている連続的な伝導領域を遮断し、寄生的な電流経路を妨げる。このようにして得られた異質な電気絶縁層の絶縁効果は、蒸着プロセスを中断せずに蒸着される層のそれよりも良い。これにより、電気的破壊および漏れ電流を回避できる。
要約すると、本発明は、残留伝導率を低減したほぼ電気的に絶縁性である層（好ましくは、酸化シリコン層または酸窒化シリコン層）の蒸着方法であって、
‐所定の蒸着方法（好ましくはプラズマ蒸着法）を用いた少なくとも２つのサブ工程によって、上記の層を蒸着し、
‐上記の蒸着は、上記２つのサブ工程の間に所定の持続時間中断される、
という方法を提供するものである。
上記方法に対して補足的に、または、上記方法に代わって用いられる第２の方法では、本発明にしたがって製造される電気的にほぼ絶縁性である層（例えば、酸化シリコン層または酸窒化シリコン層）の電気絶縁特性を改善する方法がある。この絶縁特性の改善は、蒸着された層に伝導領域（例えば、酸化シリコン層の不飽和シリコン結合）が含まれる場合、この伝導領域を、酸素を含むプラズマによって酸化し、飽和することによって達成できる。つまり、例えば、酸化シリコン層または酸窒化シリコン層の一部分または全体を蒸着した後、酸素を含んだプラズマ（例えば、酸素プラズマおよび／または亜酸化窒素プラズマ）を用いて表面処理する。そうすると、すでに不飽和である、層の全面または一部分の表面のシリコン結合は酸化され、したがって、形成された層の残留伝導率が低減し、かつ、漏れ電流の伝導経路は無くなるか、少なくとも遮断される。
要約すると、本発明は、残留伝導率を低減したほぼ電気的に絶縁性である層（好ましくは、酸化シリコン層または酸窒化シリコン層）の蒸着方法であって、
‐所定の蒸着方法（好ましくはプラズマ蒸着方法）によって上記の層を蒸着し、
‐上記の層を酸素を含んだプラズマにあてることにより、層の伝導領域を、酸素を含んだプラズマとの交互作用の結果、電気的絶縁領域に変える、
という方法を提供するものである。
本発明の実施形態について、図示するとともに詳述する。図１は、本発明の実施形態に沿った窒化シリコン層または酸窒化シリコン層の蒸着方法を実施できるＰＥＣＶＤ反応装置である。図２は、赤外分光法（ＦＴＩＲ）（Infrarotspektroskopie-Methode）によって算出された概略的なグラフであって、本発明にしたがって製造された、異なるアンモニア流量による窒化シリコン層の赤外線の波数ｋと、赤外線の吸収Ｉとの関係を示すグラフである。図３は、赤外分光法（ＦＴＩＲ）によって算出された概略的なグラフであって、本発明にしたがって製造された亜酸化窒素（一酸化二窒素）流量が異なる酸窒化シリコン層の赤外線の波数ｋと、赤外線の吸収Ｉとの関係を示すグラフである。図４は、ラザフォード後方散乱実験（ＲＢＳ）の結果と、亜酸化窒素の流量に応じた、本発明によって製造された酸窒化シリコン層におけるシリコンと酸素と窒素との各濃度を示すグラフである。図５Ａは、本発明にしたがって製造された窒化シリコン層または本発明にしたがって製造された酸窒化シリコン層の、屈折率ｎと、比誘電率εとの関係を概略的に示すグラフである。図５Ｂは、本発明にしたがって製造された窒化シリコン層の様々な物理的パラメータと、アンモニア流量との関係を概略的に示すグラフである。図５Ｃは、本発明にしたがって製造された酸窒化シリコン層の様々な物理的パラメータと、亜酸化窒素の流量との関係を概略的に示すグラフである。
以下に、図１に示したＰＥＣＶＤ反応装置１００に基づいて、基板に窒化シリコンを蒸着する本発明のプラズマ化学蒸着法の実施形態を記載する。
図１に示したＰＥＣＶＤ反応装置１００は、処理室１０１を備えている。この処理室１０１内保持装置１０２には、シリコンウェハー１０３が実装されている。さらに、処理室１０１には、複数の部分に分けられた３つの開口部１０５ａ、１０５ｂ、および１０５ｃを有する電極１０４が配置されている。第１弁１０６ａが開いている場合、第１貯蔵庫１０７ａから第１開口部１０５ａを介して処理室１０１にシランガス（ＳｉＨ４）を注入できる。さらに、第２弁１０６ｂが開いている場合、第２開口部１０５ｂを介して処理室１０１にアンモニアガス（ＮＨ３）を注入できる。さらに、第３弁１０６ｃが開いている場合、第３貯蔵庫１０７ｃから第３開口部１０５ｃを介して処理室１０１に窒素ガス（Ｎ２）を注入できる。電極１０４は、処理室に高周波の電界を形成するためのＨＦ電圧源１０８に連結されている。さらに、図示した実施形態では、保持装置１０２が、ＬＦ電圧源１０９に連結されている。このＬＦ電圧源は、低周波の電圧信号を生成し、この信号を保持装置１０２およびウェハー１０３に供給するためのものである。さらに、ＰＥＣＶＤ反応装置１００は、ガス出力部１１０を有している。第４弁１１１が開いている場合、処理室のこのガス出力部から、ガスを除去できる。さらに、図１にポンプ１１２を示す。このポンプを用いて、処理室１０１からガス出力部１１０を介して不必要な反応生成物を取り出し、処理室１０１を所望の圧力に調節する。
ＰＥＣＶＤ反応装置１００を駆動する際、ＨＦ電圧源１０８から、処理室１０１の電極１０４から強い交流磁界が生じるような高周波電圧を電極１０４に印加する。第１貯蔵庫１０７ａから、例えば第１弁１０６ａを調節することにより、適切な流量を有するシランガスが処理室１０１に注入される。第２貯蔵庫１０７ｂから、例えば第２弁１０６ｂを調節することにより、適切な流量の窒素ガスが処理室１０１に注入される。第３貯蔵庫１０７ｃから、例えば第３弁１０６ｃを調節することにより、適切な流量の窒素ガスが処理室１０１に注入される。注入されたガス分子を、高周波の電界を用いてプラズマ状態にする。つまり、ガス分子をラジカルに変換する。例えば、シランガスからは、化学的に反応性の高いシリコンラジカルが生成され、プラズマ１１３となる。ＨＦ電圧源１０８によって高周波の電界が形成されている間に、ＬＦ電圧源１０９から保持装置１０２を介してウェハー１０３に低周波電圧が印加される。この低周波電圧によって、正に帯電されたプラズマ１１３に対してウェハー１０３を負にバイアスさせることができる。電気的な力（elektrischer Kraefte）によって、プラズマ１１３のラジカルは、シリコンウェハー１０３の表面に拡散し、そこで吸収される。熱くなっているシリコンウェハー１０４表面では、上記のラジカルが化学反応し、ウェハー１０３の表面に窒化シリコン層１１４が形成される。シリコンウェハー１０３の表面でのこの化学反応に関する反応方程式は、
ＳｉＨ４＋ＮＨ３＋Ｎ２→ ＳｉＮｘ＋．．． （２）
となる。
本実施形態では、シラン、アンモニア、および、窒素を、前駆体として使用する。上記実施形態によれば、シラン（ガス）の流量を毎分３００立方センチメートルと設定し、アンモニア（ガス）の流量を毎分１０００立方センチメートルと設定し、窒素の流量を毎分１６００立方センチメートルに設定する場合、処理室の圧力を約３５０Ｐａに設定し、ＨＦ電圧源１０８（ＨＦ＝「高周波」）の高周波電力およびＬＦ電圧源１０９（ＬＦ＝「低周波数」）の低周波電力を、それぞれ５００Ｗに設定する。上記の圧力は、弁１１１とポンプ１１２の動作パラメータ（Arbeitsparameter）とを調整することにより設定できる。上記実施形態では、シランとアンモニアとの流量比を約３：１０に設定する一方、シランと窒素との流量比を約３：１６に設定する。強調すべきは、ＬＦ電圧源１０９は任意であり、この電圧源の機能は、正に帯電されたプラズマをシリコンウェハー１０３の表面の周辺領域に蓄積させることのみであり、これにより、シリコンウェハー１０３の表面で化学反応が促進される。しかしながら、ＬＦ電圧源１０９を用いなくてもよい。上記実施形態では、ＨＦ電圧源の周波数を１３．５６ＭＨｚにするとともに、ＬＦ電圧源の周波数を１００ｋＨｚとしている。上記実施例のＰＥＣＶＤ反応装置１００として、NovellusＴＭの「Novellus Concept One」システムを選択することができる。
なお、図１に示したＰＥＣＶＤ反応装置の代わりに、別の適したＰＥＣＶＤ反応装置を使用することによって本発明の方法を実施できることを、強調すべきである。
ＰＥＣＶＤ反応装置１００は、基板に酸窒化シリコンを蒸着する本発明のプラズマ化学蒸着法を実施するためも利用することができる。これを実施する前に、第１貯蔵庫１０７ａにはシランガスを、第２貯蔵庫１０７ｂには亜酸化窒素（Ｎ２Ｏ）を、第３貯蔵庫１０７ｃには窒素（Ｎ２）を注入する。この場合、シリコンウェハー１０３の表面上での酸窒化シリコン層の形成は、以下の反応方程式
ＳｉＨ４＋Ｎ２Ｏ＋Ｎ２→ ＳｉＯｙＮｚ＋．．． （３）
にしたがって行われる。
この実施形態では、シランガスの流量を１３０ｓｃｃｍに設定し、亜酸化窒素の流量を１２０ｓｃｃｍに設定し、窒素の流量を８０００ｓｃｃｍに設定し、処理室１０１の圧力を約３５０Ｐａに設定し、ＨＦ電圧源１０８の高周波電力を約３００Ｗに設定し、ＬＦ電圧源１０９をＯＦＦ状態にする（つまり使用しない）。
本発明の基本理念は、具体的には、ＰＥＣＶＤ法を使用し、製造工程を正確に実施することにより、窒化シリコン層または酸窒化シリコン層のそれぞれに含まれるシリコン化合物の割合を高くした窒化シリコン層または酸窒化シリコン層を供給することである。これにより、シリコンは比誘電率が高いので、形成される窒化シリコン層または酸窒化シリコン層の比誘電率は高くなる。処理ガス（シラン、窒素、および、アンモニアまたは亜酸化窒素）の量を代えることにより、形成される窒化シリコン層または酸窒化シリコン層のシリコンの割合を化学量論的に正確に調整できる。
さらに、本発明の基本理念は、本発明のＰＥＣＶＤ法によって窒化シリコン層を製造する際に、アンモニアの流量を低減する、または、本発明のＰＥＣＶＤ法によって酸窒化シリコン層を製造する際に、亜酸化窒素の流量を低減することである。これにより、結果として、窒化シリコン層または酸窒化シリコン層において予め決定できる化学量論の場合よりもシリコンの割合を所望に高くすることにより当該窒化シリコン層または酸窒化シリコン層の誘電率を高くした窒化シリコン層または酸窒化シリコン層を得ることができる。
以下に、本発明にしたがって製造された窒化シリコン層または酸窒化シリコン層の実験例について述べ、本発明の方法の好ましい特性について説明する。さらに、ＰＥＣＶＤ法のプロセスパラメータの選択と形成された層との間の物理的および化学的関係について詳述する。
図２は、本発明にしたがって製造された窒化シリコン層のＦＴＩＲスペクトル（フーリエ変換赤外分光法）を示すグラフ２００である。
本発明にしたがって製造された窒化シリコン層に対して放射される赤外分光の波数ｋ（ｃｍ−１）を横座標２０１に示す。また、グラフ２００の縦座標２０２には、吸収された赤外分光の強さ（任意のユニットにおける）を示す。ＦＴＩＲスペクトルの各ピークには、特徴的な材料または特徴的な化学結合が示されている。グラフ２００には、Ｎ‐Ｈ結合、Ｓｉ‐Ｈ結合、または、Ｓｉ‐Ｎ結合によって特徴づけられる、図示した３つの曲線２０３、２０４、２０５のピークを示す。したがって、これらのピークの強さは、調査した窒化シリコン層中の成分（Elements）または化学結合の、化学量論的な割合を示している。
第１曲線２０３は、本発明のプラズマ化学蒸着法にしたがって、毎分１５００立方センチメートル（ｓｃｃｍ）のアンモニア流量を用いて窒化シリコンを蒸着する場合に得られるＦＴＩＲスペクトルを示している。第２曲線２０４は、毎分２０００立方センチメートルのアンモニア流量の場合のＦＴＩＲスペクトルであり、第３曲線２０５は、毎分４０００立方センチメートルのアンモニア流量の場合のＦＴＩＲスペクトルを示している。グラフ２００に示した「Ｓｉ‐Ｈ」によって示されるピークから、アンモニア流量を少なくするほど、得られた窒化シリコン層中のシリコン水素（Ｓｉ‐Ｈ）結合の割合が高くなっていることが分かる。つまり、アンモニア流量の低減により、形成された窒化シリコン層中のシリコンの割合が高くなっている。したがって、ＰＥＣＶＤ法を実施する際に、アンモニア流量を低減すれば、形成される窒化シリコン層中のシリコンの割合を高くすることができ、これにより、形成された層の比誘電率を上げることができる。
図３は、本発明にしたがって製造された酸窒化シリコン層のＦＴＩＲスペクトルを示すグラフ３００である。上記と同様に、横座標３０１に放射された赤外分光の波数ｋ（ｃｍ−１）を示し、縦座標３０２に赤外線の吸収Ｉ（任意のユニットにおける）を示す。グラフ３００には、第１曲線３０３および第２曲線３０４が示されている。第１曲線３０３は、亜酸化窒素流量を毎分１６０立方センチメートルに設定した場合の、本発明にしたがって製造された酸窒化シリコン層の得られたＦＴＩＲスペクトルを示している。これに対して、第２曲線３０４では、亜酸化窒素の流量を毎分２００立方センチメートルに設定している。赤外分光の波数が約１０００ｃｍ−１付近においてＳｉ‐ＯおよびＳｉ‐Ｎの２つの共振（Resonanzen）が部分的に重なっていることから、亜酸化窒素の流量の低減によって、重み（Gewichtung）Ｓｉ‐Ｏ／Ｓｉ‐ＮからＳｉ‐Ｎ成分への遷移を導いていることがわかる。つまり、亜酸化窒素の流量が低減すると、窒素リガンドシリコン（stickstoffligandiertem Silizium）の割合が高くなる。ＳｉＯ２構造（Konfiguration）において化学量論的な酸化シリコンが生じ、その結果、二酸化シリコンのうちの３分の１がシリコンからなることとなる。これに対して、窒化シリコンの化学量論的組成は、通常Ｓｉ３Ｎ４であることから、窒化シリコン成分のうちの３／７がシリコンとなる。ＦＴＩＲスペクトルにおける酸素リガンドシリコン（sauerstoffligandirten Silizium）成分が低減すると同時に窒素リガンドシリコン成分が増加すると、酸窒化シリコン層におけるシリコン成分の割合が高くなり、亜酸化窒素の流量を低減すると、シリコン成分の割合が高い層を得ることができる。したがって、亜酸化窒素の流量を低減することにより（つまり、本発明の流量比の選択により）、形成される酸窒化シリコン層の比誘電率を上げることができる。
図４に、本発明にしたがって製造された酸窒化シリコン層について行なったＲＢＳテスト（「レーリー後方散乱分光法」）のグラフ４００を示す。ＲＢＳ法では、固体（ソリッドステート）の原子核の静電位のゆえに当該固体において高エネルギーイオンを散乱させることにより、層の組成を分析する。すなわち、測定する層の組成は、この散乱スペクトルから分析できる。
図４に示したグラフ４００では、横座標４０１に沿って、本発明の酸窒化シリコン層を製造する際の様々な亜酸化窒素の流量ｓｃｃｍ（立方メートル／分）を示している。また、縦座標４０２には、ＲＢＳスペクトルから分析される成分（シリコン（Ｓｉ）、酸素（Ｏ）、または、窒素（Ｎ））の割合を示す。一定のシラン流量に対して異なる亜酸化窒素流量を使用して、異なる酸窒化シリコン層を製造する。第１曲線４０３は、様々な亜酸化窒素流量に対する酸窒化シリコン層中のシリコンの割合を示している。第２曲線４０４は、製造された酸窒化シリコン層中の酸素の割合を示している。第３曲線４０５は、酸窒化シリコン層における窒素成分の割合を示している。図４から明らかなように、このようにして製造された酸窒化シリコン層中のシリコンの割合と、ＰＥＣＶＤ法に用いられる亜酸化窒素流量との間には相関関係がある。すなわち、亜酸化窒素流量を少なく選択すれば、含まれるシリコンの比率が高くなる。したがって、亜酸化窒素流量を低減することにより、形成される酸窒化シリコン層の比誘電率を上げることができる。
図５Ａは、本発明にしたがって製造された窒化シリコン層または酸窒化シリコン層の比誘電率ε（微小な（dimensionslos））と、層における波長６３５ｎｍの光の屈折率ｎ（微小な）との関係を示したグラフ５００である。横座標５０１に屈折率ｎを示し、縦座標５０２に窒化シリコン層または酸窒化シリコン層の比誘電率εの値を示す。
図５Ａから分かるように、窒化シリコン（第１曲線５０３）および酸窒化シリコン（第２曲線５０４）の関係は、各々単調に上昇している。つまり、屈折率ｎの上昇により、比誘電率εが上がるといえる。
さらに、図５Ｂに示したグラフ５１０を参照ながら、製造された窒化シリコン層の一連の物理的パラメータと、本発明に関するＰＥＣＶＤ法が行われている間のアンモニア流量ｄＶ／ｄｔ（ｓｃｃｍ）との関係について詳述する。横座標５１１に沿って、様々なアンモニア流量を毎分の立方センチメートルで示している。また、第１縦座標５１２に沿って、窒化シリコン層の屈折率ｎ（微小な）、ウェットエッチング率ｄｓ／ｄｔ（ｎｍ／分）、および、圧縮応力（１０８Ｐａ）を示す。また、グラフ５１０の第２縦座標５１３に沿って、蒸着率ｄｘ／ｄｔ（ｎｍ／分）を示す。
第１曲線５１４は、本発明にしたがって製造された窒化シリコン層の屈折率ｎと、設定されたアンモニア流量との関係を示している。図５Ｂに示したように、アンモニア流量ｄＶ／ｄｔの低減と、屈折率ｎの上昇との間には、明確な相関関係がある。図５Ａに戻ってみれば、窒化シリコン層（第１曲線５０３）の屈折率の上昇は、層の比誘電率の上昇に相当している。すなわち、グラフ５１０・５００をまとめると、アンモニア流量の低減は、比誘電率の上昇を導いているといえる。このことは、本発明の主要な効果である。
さらに、図５Ｂの第２曲線５１５は、ウェットエッチング率ｄｓ／ｄｔ（ｎｍ毎分）とアンモニア流量ｄＶ／ｄｔとの関係を示している。この曲線によれば、アンモニア流量の低減により、比誘電率が上昇するだけではなく、ウェットエッチング率の著しい低減を導いていることがわかる。ウェットエッチング率が十分に低いと、本発明にしたがって製造された層を規定どおりにエッチバック（Zurueckaetzen）することができる。高誘電率で本発明にしたがって製造された窒化シリコン層のウェットエッチング率が低減するので、このような層を規定条件に沿ってさらに加工することができる。
さらに、グラフ５１０の第３曲線５１６は、圧縮応力（１０８Ｐａ）とアンモニア流量との関係を示している。この曲線によれば、アンモニア流量の低減により、比誘電率が上昇すると同時に、圧縮応力が低減し、結果として、窒化シリコン層の内部応力が低減する。これは、利点である。
さらに、グラフ５１０の第４曲線５１７は、窒化シリコンの蒸着率とアンモニア流量との関係を示している。アンモニア流量を少なくすると、蒸着率が上昇していることがわかる。
さらに、図５Ｃのグラフ５２０について詳述する。このグラフは、本発明にしたがって製造された酸窒化シリコン層に関する、様々な物理的パラメータと亜酸化窒素流量（ｓｃｃｍ）との関係を示している。
横座標５１１に沿って、本発明に関するＰＥＣＶＤ法を用いた場合の亜酸化窒素の流量を示す。さらに、第１縦座標５２２に沿って、屈折率ｎ（微小な）およびウェットエッチング率ｄｓ／ｄｔ（ｎｍ／分）を示す。また、第２縦座標５２３に沿って、本発明の方法によって得ることができる酸窒化シリコンの蒸着率を示す。
グラフ５２０の第１曲線５２４は、屈折率ｎと亜酸化窒素流量との関係を示している。図５Ｃの第１曲線５２４および図５Ａの第２曲線５０４から、亜酸化窒素流量の低減により比誘電率εが上昇するという相関関係があることが分かる。
図５Ｃの曲線５２５は、ウェットエッチングｄｓ／ｄｔと、ＰＥＣＶＤ法を行っている間の亜酸化窒素流量との関係を示している。酸窒化シリコンの場合と同様、（ここでは亜酸化窒素の）流量の低減により、ウェットエッチング率が低減している。本発明にしたがって製造された酸窒化シリコン層は、亜酸化窒素流量を低減させることによって、規定の方法条件下においてさらに加工することができる。
さらに、グラフ５２０の第３曲線５２６は、酸窒化シリコンの蒸着率と亜酸化窒素流量との関係を示している。窒化シリコン層を用いた場合（グラフ５１０の曲線５１７）とは違って、酸窒化シリコンを用いた場合には、（この場合には亜酸化窒素の）流量の低減により、蒸着率５２６が低減する。
本発明にしたがって製造された窒化シリコン層または酸窒化シリコン層における上記した物理的パラメータ、および、これらの層の物理的パラメータとプロセス条件との関係は、ＰＥＣＶＤ法を行っている間のアンモニアまたは亜酸化窒素の流量を低減することにより、比誘電率εが高く、かつ好ましい材料特性を備えた層を得られることを示している。
特に、これらのような層は、ＭＩＭキャパシタの誘電体層として使用するのに適した電気的および機械的な光学特性を有している。
なお、本明細書では、以下の文献１〜１０を引用した。文献１：米国特許第６，３８３，８７４Ｂ１号明細書、文献２：米国特許第４，６１８，５４１号明細書、文献３：米国特許第６，３１６，８２０Ｂ１号明細書、文献４：米国特許第６，３７２，６６８Ｂ２号明細書、文献５：米国特許第６，３０９，９３２Ｂ１号明細書、文献６：米国特許第５，４６６，６１７号明細書、文献７：米国特許第５，１６４，３３９号明細書、文献８：米国特許第６，３８３，８７４Ｂ１号明細書、文献９：米国特許第６，３２４，４３９Ｂｌ号明細書、文献１０：欧州特許第０，４５４，１００Ａ２号明細書。
本発明の実施形態に沿った窒化シリコン層または酸窒化シリコン層の蒸着方法を実施できるＰＥＣＶＤ反応装置を示した図である。 赤外分光法（ＦＴＩＲ）によって算出された概略的なグラフであって、本発明にしたがって製造された、異なるアンモニア流量による窒化シリコン層の赤外線の波数ｋと、赤外線の吸収Ｉとの関係を示すグラフである。 赤外分光法（ＦＴＩＲ）によって算出された概略的なグラフであって、本発明にしたがって製造された亜酸化窒素流量が異なる酸窒化シリコン層の赤外線の波数ｋと、赤外線の吸収Ｉとの関係を示すグラフである。 ラザフォード後方散乱実験（ＲＢＳ）の結果と、亜酸化窒素の流量に応じた、本発明によって製造された酸窒化シリコン層におけるシリコンと酸素と窒素との各濃度を示すグラフである。 本発明にしたがって製造された窒化シリコン層または本発明にしたがって製造された酸窒化シリコン層の、屈折率ｎと、比誘電率εとの関係を概略的に示すグラフである 本発明にしたがって製造された窒化シリコン層の様々な物理的パラメータと、アンモニア流量との関係を概略的に示すグラフである。 本発明にしたがって製造された酸窒化シリコン層の様々な物理的パラメータと、亜酸化窒素の流量との関係を概略的に示すグラフである。
符号の説明
１００ ＰＥＣＶＤ反応装置
１０１ 処理室
１０２ 保持装置
１０３ シリコンウェハー
１０４ 電極
１０５ａ 第１開口部
１０５ｂ 第２開口部
１０５ｃ 第３開口部
１０６ａ 第１弁
１０６ｂ 第２弁
１０６ｃ 第３弁
１０７ａ 第１貯蔵庫
１０７ｂ 第２貯蔵庫
１０７ｃ 第３貯蔵庫
１０８ ＨＦ電圧源
１０９ ＬＦ電圧源
１１０ ガス出力部
１１１ 第４弁
１１２ ポンプ
１１３ プラズマ
１１４ 窒化シリコン層
２００ グラフ
２０１ 横座標
２０２ 縦座標
２０３ 第１曲線
２０４ 第２曲線
２０５ 第３曲線
３００ グラフ
３０１ 横座標
３０２ 縦座標
３０３ 第１曲線
３０４ 第２曲線
４００ グラフ
４０１ 横座標
４０２ 縦座標
４０３ 第１曲線
４０４ 第２曲線
４０５ 第３曲線
５００ グラフ
５０１ 横座標
５０２ 縦座標
５０３ 第１曲線
５０４ 第２曲線
５１０ グラフ
５１１ 横座標
５１２ 第１縦座標
５１３ 第２縦座標
５１４ 第１曲線
５１５ 第２曲線
５１６ 第３曲線
５１７ 第４曲線
５２０ グラフ
５２１ 横座標
５２２ 第１縦座標
５２３ 第２縦座標
５２４ 第１曲線
５２５ 第２曲線
５２６ 第３曲線

Claims (17)

  1. 基板の上に第１伝導金属層を形成し、
    上記の第１伝導金属層の上に窒化シリコン層を形成し、
    上記の窒化シリコン層の上に第２伝導金属層を形成する、ＭＩＭキャパシタの製造方法であって、
    上記の窒化シリコン層を、
    シランと、アンモニアと、窒素とを前駆体として使用し、
    シランとアンモニアとの流量比を１：２０から６：５までの範囲に設定し、
    シランと窒素との流量比を１：４０から３：５までの範囲に設定し、
    処理室の圧力を、２６０Ｐａ〜５３０Ｐａに設定したプラズマ化学蒸着法を用いて形成することにより、
    窒化シリコン層において予め決定できる化学量論の場合よりもシリコンの割合を所望に高くすることにより当該窒化シリコン層の誘電率を高くした窒化シリコン層を得ることを特徴とする方法。
  2. ３００Ｗ〜７００Ｗの電力を有する１３．５６ＭＨｚの高周波電界を印加してプラズマを発生させることを特徴とする請求項１に記載の方法。
  3. ３００Ｗ〜７００Ｗの電力を有する１００ｋＨｚの低周波電界を基板に印加して基板の周辺領域にプラズマを蓄積させることを特徴とする請求項１または２に記載の方法。
  4. シランの流量を、毎分１００〜６００立方センチメートルに設定することを特徴とする請求項１〜３のいずれか１項に記載の方法。
  5. シランとアンモニアとの流量比を１：１０から３：５までの範囲に設定し、
    シランと窒素との流量比を１：２０から３：１０までの範囲に設定し、
    上記の処理室の圧力を３６０Ｐａ〜４３０Ｐａに設定し、
    １３．５６ＭＨｚの高周波電界の電力と基板に印加する１００ｋＨｚの低周波数電界の電力とを、互いに影響を及ぼさないように、それぞれ４００Ｗ〜６００Ｗに設定することを特徴とする請求項３または４に記載の方法。
  6. シランとアンモニアとの流量比を３：１０に設定し、
    シランと窒素との流量比を３：１６に設定し、
    上記の処理室の圧力を３５０Ｐａに設定し、
    １３．５６ＭＨｚの高周波電界の電力と基板に印加する１００ｋＨｚの低周波数電界の電力とを、それぞれ５００Ｗに設定することを特徴とする請求項３〜５のいずれか１項に記載の方法。
  7. シランの流量を毎分３００立方センチメートルに設定することを特徴とする請求項６に記載の方法。
  8. 基板の上に第１伝導金属層を形成し、
    上記の第１伝導金属層の上に酸窒化シリコン層を形成し、
    上記の酸窒化シリコン層の上に第２伝導金属層を形成する、ＭＩＭキャパシタの製造方法であって、
    上記の酸窒化シリコン層を、
    シランと、亜酸化窒素と、窒素とを前駆体として使用し、
    シランと亜酸化窒素との流量比を１：２から２５：４までの範囲に設定し、
    シランと窒素との流量比を１：１００から１：１０までの範囲に設定したプラズマ化学蒸着法を用いて形成することにより、
    酸窒化シリコン層において予め決定できる化学量論の場合よりもシリコンの割合を所望に高くすることにより当該酸窒化シリコン層の誘電率を高くした酸窒化シリコン層を得る方法。
  9. 処理室の圧力を２６０Ｐａ〜５３０Ｐａに設定することを特徴とする請求項８に記載の方法。
  10. ２００Ｗ〜５００Ｗの電力の１３．５６ＭＨｚの高周波電界を印加してプラズマを発生させることを特徴とする請求項８または９に記載の方法。
  11. ３００Ｗ以下の電力の１００ｋＨｚの低周波電界を基板に印加して基板の周辺領域にプラズマを蓄積させることを特徴とする請求項８〜１０のいずれか１項に記載の方法。
  12. シランの流量を、毎分１００〜５００立方メートルに設定することを特徴とする請求項８〜１１のいずれか１項に記載の方法。
  13. 請求項１１または１２に記載の方法であって、
    シランと亜酸化窒素との流量比を１：１から２５：８までの範囲に設定し、
    シランと窒素との流量比を１：５０から１：２０までの範囲に設定し、
    処理室の圧力を３５０Ｐａ〜４３０Ｐａに設定し、
    １３．５６ＭＨｚの高周波電界の電力を３００Ｗ〜４００Ｗに設定するとともに、基板に印加する１００ｋＨｚの低周波電界の電力を１５０Ｗ以下に設定することを特徴とする方法。
  14. 請求項１１〜１３のいずれか１項に記載の方法であって、
    シランと亜酸化窒素との流量比を１３：１２に設定し、
    シランと窒素との流量比を１３：８００に設定し、
    処理室の圧力を３５０Ｐａに設定し、
    １３．５６ＭＨｚの高周波電界の電力を３００Ｗに設定することを特徴とする方法。
  15. シランの流量を、毎分１３０立方センチメートルに設定することを特徴とする請求項１４に記載の方法。
  16. 上記の基板として、半導体基板を使用することを特徴とする請求項１〜１５のいずれか１項に記載の方法。
  17. 上記の基板として、シリコン基板を使用することを特徴とする請求項１〜１６のいずれか１項に記載の方法。
JP2004510496A 2002-05-29 2003-05-14 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造 Expired - Fee Related JP4825418B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10223954.1 2002-05-29
DE10223954A DE10223954A1 (de) 2002-05-29 2002-05-29 Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
PCT/DE2003/001552 WO2003102264A2 (de) 2002-05-29 2003-05-14 Verfahren zum abscheiden von siliziumnitrid oder siliziumoxinitrid sowie entsprechendes erzeugnis,

Publications (3)

Publication Number Publication Date
JP2005530924A JP2005530924A (ja) 2005-10-13
JP2005530924A5 JP2005530924A5 (ja) 2010-01-21
JP4825418B2 true JP4825418B2 (ja) 2011-11-30

Family

ID=29432440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004510496A Expired - Fee Related JP4825418B2 (ja) 2002-05-29 2003-05-14 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造

Country Status (6)

Country Link
US (1) US7294553B2 (ja)
EP (1) EP1507888B1 (ja)
JP (1) JP4825418B2 (ja)
DE (2) DE10223954A1 (ja)
TW (1) TWI312543B (ja)
WO (1) WO2003102264A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050073678A1 (en) * 2003-09-26 2005-04-07 Jamil Tahir-Kheli Detection and reduction of dielectric breakdown in semiconductor devices
DE102004003337A1 (de) * 2004-01-22 2005-08-18 Infineon Technologies Ag Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren, Silizium-Sauerstoff-Stickstoff-haltiges Material und Schicht-Anordnung
US7097779B2 (en) 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer
DE102004050391B4 (de) * 2004-10-15 2007-02-08 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
US7268038B2 (en) * 2004-11-23 2007-09-11 Newport Fab, Llc Method for fabricating a MIM capacitor having increased capacitance density and related structure
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
US7606021B2 (en) * 2007-02-26 2009-10-20 United Microelectronics Corp. Metal-insulator-metal capacitor and method for fabricating the same
US20090071371A1 (en) * 2007-09-18 2009-03-19 College Of William And Mary Silicon Oxynitride Coating Compositions
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
US7943527B2 (en) * 2008-05-30 2011-05-17 The Board Of Trustees Of The University Of Illinois Surface preparation for thin film growth by enhanced nucleation
KR101017763B1 (ko) * 2008-10-16 2011-02-28 주식회사 동부하이텍 Ｍｉｍ 커패시터 및 그 제조 방법
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
JP5922352B2 (ja) * 2011-08-11 2016-05-24 Ｓｐｐテクノロジーズ株式会社 窒化膜の製造装置及びその製造方法、並びにその製造プログラム
CN103094076B (zh) * 2011-11-02 2015-12-16 无锡华润上华半导体有限公司 用于提高0.18μm工艺MIM电容性能的方法
CN103060778B (zh) * 2013-01-23 2015-03-11 深圳市劲拓自动化设备股份有限公司 平板式pecvd装置
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP2015149404A (ja) * 2014-02-06 2015-08-20 富士フイルム株式会社 シリコンオキシナイトライド膜およびその製造方法、トランジスタ
US10693062B2 (en) 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
GB201813467D0 (en) * 2018-08-17 2018-10-03 Spts Technologies Ltd Method of depositing silicon nitride
US11710631B2 (en) * 2020-10-23 2023-07-25 Applied Materials, Inc. Tensile nitride deposition systems and methods
WO2023017780A1 (ja) * 2021-08-11 2023-02-16 株式会社村田製作所 弾性波装置
KR102438504B1 (ko) * 2021-11-24 2022-08-31 주식회사 아이에스티이 SiCN 박막 형성 방법
CN115955913A (zh) * 2023-02-13 2023-04-11 广州粤芯半导体技术有限公司 电容结构及其制备方法、半导体结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618541A (en) * 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
US4786612A (en) * 1986-02-03 1988-11-22 Intel Corporation Plasma enhanced chemical vapor deposited vertical silicon nitride resistor
GB2186116B (en) * 1986-02-03 1989-11-22 Intel Corp Plasma enhanced chemical vapor deposited vertical resistor
US5164339A (en) * 1988-09-30 1992-11-17 Siemens-Bendix Automotive Electronics L.P. Fabrication of oxynitride frontside microstructures
GB2231200A (en) * 1989-04-28 1990-11-07 Philips Electronic Associated Mim devices, their method of fabrication and display devices incorporating such devices
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
GB9206086D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
US6083852A (en) * 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US6316820B1 (en) * 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
US6221794B1 (en) * 1998-12-08 2001-04-24 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
JP3575307B2 (ja) * 1998-12-28 2004-10-13 トヨタ自動車株式会社 排ガス浄化用触媒及びその製造方法
US6309932B1 (en) * 1999-01-14 2001-10-30 Agere Systems Guardian Corp Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies
US6171978B1 (en) * 1999-05-27 2001-01-09 Taiwan Semiconductor Manufacturing Company Method of manufacturing capacitor dielectric
US6242367B1 (en) * 1999-07-13 2001-06-05 Advanced Micro Devices, Inc. Method of forming silicon nitride films
TW478158B (en) * 1999-12-13 2002-03-01 Lg Philips Lcd Co Ltd Silicon oxide film forming method and manufacturing method of thin-film transistor
US6372668B2 (en) * 2000-01-18 2002-04-16 Advanced Micro Devices, Inc. Method of forming silicon oxynitride films
US6383874B1 (en) * 2001-03-07 2002-05-07 Advanced Micro Devices, Inc. In-situ stack for high volume production of isolation regions

Also Published As

Publication number Publication date
EP1507888B1 (de) 2010-12-22
TW200403762A (en) 2004-03-01
TWI312543B (en) 2009-07-21
DE50313348D1 (de) 2011-02-03
JP2005530924A (ja) 2005-10-13
WO2003102264A3 (de) 2004-04-08
US20060084236A1 (en) 2006-04-20
WO2003102264A2 (de) 2003-12-11
US7294553B2 (en) 2007-11-13
EP1507888A2 (de) 2005-02-23
DE10223954A1 (de) 2003-12-11

Similar Documents

Publication Publication Date Title
JP4825418B2 (ja) 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造
KR100956580B1 (ko) 반도체 디바이스 및 이것으로 제조된 전자 디바이스에있어서 레벨내 또는 레벨간 유전체로서 초저 유전 상수재료를 제조하는 개량 방법
KR101708936B1 (ko) 변형된 플라즈마 원자층 증착법에 의해 규소-질소 결합을 가지며 스트레스 조정된 유전체 막을 형성하는 방법
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
JP2020532113A (ja) プラズマ処理および／または熱処理を使用して、酸化ハフニウムに基づく強誘電体材料の性能を向上させるための方法
Park et al. Bulk and interface properties of low-temperature silicon nitride films deposited by remote plasma enhanced chemical vapor deposition
US20120202359A1 (en) Method of Increasing Deposition Rate of Silicon Dioxide on a Catalyst
EP0960958A2 (en) Method for producing hydrogenated silicon oxycarbide films
KR100441836B1 (ko) 성막 방법
EP1361294A1 (en) Plasma CVD apparatus
JP2005530924A5 (ja)
JP3698885B2 (ja) 強誘電体膜を用いた装置の製造方法
JP2003503849A (ja) 基材上にフィルムを形成する方法及び装置
JPH05279838A (ja) 窒化ケイ素層生成プロセス及び半導体デバイス
Park et al. The effect of gas composition on the properties of silicon oxynitride thin film prepared by low-pressure inductively coupled Ar/N2 plasma
Kim et al. The effect of He or Ar/O 2 plasma treatment on Si surface prior to chemical vapor deposition of SiO 2
Kim et al. Study of ashing for low-k dielectrics using the N2/O2 ferrite-core inductively coupled plasmas
KR940006664B1 (ko) 고유전율 캐패시터 절연막 제조방법
JP3038473B2 (ja) 絶縁膜形成方法
Kim et al. Photoresist ashing in nitrogen gas using ferrite core inductively coupled plasmas
Kang et al. Characteristics of room temperature silicon nitride deposited by internal inductively coupled plasma chemical vapor deposition
CN118073199A (zh) 半导体装置及其制造方法
Fowler et al. Properties of silicon oxide deposited by electron-cyclotron-resonance plasma-enhanced chemical vapor deposition
US6716717B2 (en) Method for fabricating capacitor of semiconductor device
Morozov et al. SiO 2 film deposition in a low-pressure RF inductive discharge SiH 4+ O 2 plasma

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080403

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080403

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20091124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees