KR20040048450A - 반도체소자의 소자분리막 형성방법 - Google Patents
반도체소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20040048450A KR20040048450A KR1020020076170A KR20020076170A KR20040048450A KR 20040048450 A KR20040048450 A KR 20040048450A KR 1020020076170 A KR1020020076170 A KR 1020020076170A KR 20020076170 A KR20020076170 A KR 20020076170A KR 20040048450 A KR20040048450 A KR 20040048450A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- pad nitride
- oxide layer
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008021 deposition Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 241000047703 Nonion Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 반도체기판상에 형성된 패드질화막 및 패드산화막을 일부 식각하여 상기 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판내에 불순물을 이온주입하여 불순물 이온주입부를 형성하는 단계; 상기 이온주입부를 산화시켜 제 1 산화막으로 성장시킴과 동시에 상기 패드질화막 아래에 산화막을 형성하는 단계; 상기 패드질화막 아래의 산화막만을 남긴 채 상기 제 1 산화막을 식각하여 상기 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판내에 트렌치를 형성하는 단계; 상기 트렌치 표면에 제 2 산화막을 형성하는 단계; 상기 트렌치를 포함한 결과물의 상부에 평탄화용 산화막을 형성한 후 상기 패드질화막과 상기 평탄화용 산화막을 평탄화하는 단계; 및 잔류하는 상기 패드산화막과 상기 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성된다.
Description
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 소자분리막 형성공정의 에지 모트형성을 방지하는 반도체소자의 소자분리막 형성방법에 관한 것이다.
일반적으로 반도체 소자 제조공정중에서 소자분리공정인 STI(Shallow Trench Isolation)공정은 도 1a 내지 도 1f에 도시된 바와 같이 진행한다.
먼저, 도 1a에 도시된 바와 같이, 실리콘기판(5)상에 패드산화막(10)과 패드질화막(15)을 형성한 다음 포토레지스트(미도시)를 도포하여 포토레지스트 패턴을 형성한다.
이어서, 상기 포토레지스트 패턴을 마스크로 하여 CHF3, CF4, O2, Ar 의 혼합가스로 이루어진 활성화된 플라즈마로 상기 패드질화막(15)을 건식식각한다.
이때, 상기 혼합가스에는 CxFy등을 포함할 수 있다. 즉, C4F8, C2F6, C5F8등을 포함할 수 있다.
그 다음, 도 1b에 도시된 바와 같이 상기 패드산화막(10)과 상기 실리콘기판(5)을 소정 깊이로 건식식각하여 트렌치(17)를 형성한다. 이때, 상기 건식식각은 Cl2, O2, Ar의 혼합가스로 이루어진 활성화된 플라즈마로 수행한다. 상기 혼합가스에는 Hx등의 가스도 포함할 수 있다.
이어서, SAC(Sacrification) 산화공정을 진행하여 상기 실리콘기판(5)과 상기 패드산화막(10) 경계면의 실리콘이 산화되어 약간의 라운딩(19)을 형성한다.
그 다음, 도 1c에 도시된 바와 같이 상기 결과물의 전체 상부에 평탄화용 산화막(20)을 형성한다. 이때, 상기 평탄화용 산화막(20)은 트렌치(17)를 채울수 있도록 충분히 형성한다.
이어서, 도 1d에 도시된 바와 같이 상기 결과물의 상부에 화학적기계적연마(Chemical Mechanical Polishing : CMP)공정을 진행하여 상기 패드질화막(15)과 상기 평탄화용 산화막(20)을 연마하여 평탄화시킨다. 이로써, 잔류패드질화막(15a)이 형성되고, 상기 평탄화용 산화막(20a)은 트렌치(17)내에 전부 채워진다.
그 다음, 도 1e에 도시된 바와 같이 상기 잔류패드질화막(15a)을 H3PO4등으로 제거한다. 상기 H3PO4는 산화막과의 선택비가 우수한 특성을 보이기 때문에 상기 평탄화용 산화막(20)과 상기 패드산화막(10)을 얕은 두께로 제거한다.
이어서, 도 1f에 도시된 바와 같이 게이트산화막의 증착 전에 HF 또는 HF/H2O, BOE(Buffer Oxide Etchant)등으로 세정공정을 진행한다.
즉, 게이트산화막 증착은 반도체 트랜지스터 특성에 아주 중요한 공정이므로 게이트산화막 증착전의 잔류 이물질을 HF 또는 혼합된 불산(HF)등으로 제거한 다음 게이트산화막을 증착한다.
이러한 세정공정을 진행하면서 에지 모트(moat)현상이 발생되는데, 이러한 에지모트가 발생하면 소자특성상 험프 및 INWE (Inverse Narrow Width Effect)가발생하여 반도체소자의 비정상적인 동작을 유발시키는 문제점이 있다.
따라서, 본발명은 상기 종래기술의 제반문제점을 해결하기 위하여 안출한 것으로서, 트렌치의 코너 라운딩을 극대화시키고 험프 및 INWE등의 소자 특성을 개선할 수 있는 반도체소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1f는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 공정별 단면도.
도 2a 내지 도 2k는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 도시한 공정별 단면도.
(도면의 주요부분에 대한 부호설명)
100 : 실리콘기판120 : 패드산화막
140 : 패드질화막140a : 잔류패드질화막
160 : 포토레지스트180 : 이온주입부
200 : 산화막200a : 잔류산화막
240 : 트렌치 260 : SAC산화막
280 : 평탄화용 산화막
상기 목적을 달성하기 위한 본 발명은, 반도체기판상에 형성된 패드질화막 및 패드산화막을 일부 식각하여 상기 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판내에 불순물을 이온주입하여 불순물 이온주입부를 형성하는 단계; 상기 이온주입부를 산화시켜 제 1 산화막으로 성장시킴과 동시에 상기 패드질화막 아래에 산화막을 형성하는 단계; 상기 패드질화막 아래의 산화막만을 남긴 채 상기 제 1 산화막을 식각하여 상기 반도체기판을 노출시키는 단계; 상기 노출된 반도체기판내에 트렌치를 형성하는 단계; 상기 트렌치 표면에 제 2 산화막을 형성하는 단계; 상기 트렌치를 포함한 결과물의 상부에 평탄화용 산화막을 형성한 후 상기 패드질화막과 상기 평탄화용 산화막을 평탄화하는 단계; 및 잔류하는 상기 패드산화막과 상기 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성됨을 특징으로 한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
먼저, 도 2a에 도시된 바와 같이 실리콘기판(100)상에 패드산화막(120)과 패드질화막(140)을 형성한 후 포토레지스트(160)를 도포하여 패터닝한다.
그 다음, 도 2b에 도시된 바와 같이 상기 패터닝된 포토레지스트(160)를 마스크로 하여 상기 패드질화막(140)과 상기 패드산화막(120)을 LOCOS(LOCal Oxidation of Silicon) 건식식각하여 상기 실리콘기판(100)의 소정부분을 노출시킨다.
이어서, 도 2c에 도시된 바와 같이 상기 결과물의 상부에 인(P) 또는 붕소(B)를 얕은 깊이로 이온주입하여 상기 노출된 실리콘 기판(100)내에 불순물 이온주입부(180)를 형성한다.
여기서, 상기 이온주입공정은 종래에 반도체공정에서 이용하고 있는 5가의 인(P)과 3가의 붕소(B)를 이용하여 이온주입하여 상기 이온주입부(180)는 실리콘(Si)과 인(P)의 결합구조 또는 실리콘(Si)과 붕소(B)의 결합구조를 갖는다.
이러한 이온주입공정은 후속의 산화공정에서 불순물 포함안된 실리콘기판(즉, 이온주입이 안된 패드질화막(140) 아래의 실리콘기판) 보다 불순물 포함된 실리콘 기판(즉, LOCOS 건식식각에 의해 노출된 실리콘기판)의 산화속도를 3배 정도 더 빠르게 산화시키기 위한 것이다.
또한, 3가의 붕소 보다 5가의 인을 이온주입한 경우 상기 실리콘기판(100)은 더 빠르게 산화되므로 인을 이온주입한다. 이때, 5가의 인 대신 3가의 붕소를 사용해도 되며 또한 3가의 붕소 또는 5가의 인에 한정하지 않아도 된다. 그 불순물 이온주입하는 이유가 상기 실리콘기판의 산화시 불순물의 합류에 의해 실리콘 결합구조가 쉽게 분리하기 위한 것이기 때문이다.
그 다음, 도 2d에 도시된 바와 같이, 상기 이온주입공정을 완료한 후 산화공정을 수행하여 상기 이온주입부(180)에 산화막(200)을 형성함과 동시에 상기 패드질화막 (140) 아래에 삼각형 모양의 산화막(A)을 형성한다.
이러한 산화공정시 상기 이온주입부(180)의 실리콘은 상기 이온주입 안된 실리콘기판(A)의 실리콘 보다 산화막 성장속도가 빠르게 진행한다. 즉, 상기 산화막(200)의 성장속도는 인과 실리콘의 결합구조 > 붕소와 실리콘의 결합구조 > 단일 실리콘의 결합구조등의 순서로 차이가 있다.
이러한 산화막 성장속도의 차이로 인해, 상기 패드질화막 아래의 삼각형 모양의 산화막(A)은 산화막 성장깊이의 대략 1/3 보다 작은 깊이까지 버즈비크가 심하지 않게 삼각형 모양으로 형성한다. 이는 나중에 에지 모트를 방지하는 중요한 요인이 된다.
또한, 이러한 산화막 성장시 상기 삼각형 모양의 산화막(A)은 이온주입 깊이 만큼 보다 쉽게 형성하며, 후속의 SAC 산화공정에서 에지 코너의 라운딩을 원할하게 한다.
또한, 상기 패드질화막(140)에는 실리콘 성분이 없으므로 패드질화막 상부에는 산화막이 형성되지 않는다.
이어서, 도 2e에 도시된 바와 같이, 상기 실리콘기판(100)이 드러날 때 까지 상기 산화막(200)을 건식식각하여 상기 패드질화막 아래의 상기 삼각형모양의 산화막(200a)을 잔류시킨다.
여기서, 상기 산화막 건식식각은 CxFy를 주요가스로 한 혼합가스로 이루어진 활성화된 플라즈마를 이용하여 건식식각한다. 상기 혼합 가스에는 CHF3, CF4, O2, Ar, N2의 보조가스를 포함할 수 있다.
그 다음, 도 2f에 도시된 바와 같이, 상기 패드질화막(140)을 마스크로 하여 상기 실리콘기판(100)을 소정깊이 만큼 식각하여 트렌치(240)를 형성한다.
이때, 상기 트렌치 형성을 위한 건식식각시에도 상기 잔류산화막(200a)은 식각되지 않으며, 상기 트렌치내에 에지 모서리 부분(C)과 잔류산화막(200a)의 라운딩 부분(B)을 형성한다. 이러한 건식식각은 HBr, Cl2, O2, H2등의 혼합가스로 이루어진 활성화된 플라즈마를 이용한다.
이어서, 도 2g에 도시된 바와 같이, 상기 결과물의 상부에 SAC(Sacrification)산화공정을 수행하여 상기 트렌치(240)내에 SAC 산화막(260)을 형성한다.
이때, 상기 잔류산화막(200a)의 라운딩 부분(B)은 더욱 라운딩되며, 상기 트렌치(240)내의 하부 모서리부분(C)은 라운딩된다.
여기서, 상기 SAC 산화막(260)을 일정하게 형성하기 위해 상기 SAC산화공정을 진행하기 전에 HF용액의 세정공정을 수행하여 트렌치(240)내의 잔류 이물질을 제거한다. 이때, HF 세정공정에 의한 잔류 이물질 제거시 상기 라운딩 부위(B)의 잔류산화막이 약간 제거되어 상기 라운딩 부분(B)에 실리콘이 약간 노출된다. 그 후 상기 SAC 산화공정을 진행하면 상기 라운딩부분(B)의 실리콘도 산화하여 더욱라운딩된다.
그 다음, 도 2h에 도시된 바와 같이 상기 결과물의 상부에 평탄화용 산화막(280)을 형성하여 상기 트렌치(240)를 채운다.
이어서, 도 2i에 도시된 바와 같이 상기 패드질화막(140)을 식각정지막으로 하여 상기 패드질화막(140)과 상기 평탄화용 산화막(280)을 CMP공정에 의해 평탄화시켜 잔류평탄화용 산화막(280a)과 잔류패드질화막(140a)을 형성한다.
이러한 CMP공정 후에도 상기 모서리 라운딩부위의 산화막(D)은 손상되지 않는다.
그 다음, 도 2j에 도시된 바와 같이, 인산 디핑에 의해 잔류하는 상기 패드산화막(120)과 상기 잔류패드질화막(140a)을 제거한 후에도 상기 평탄화용 산화막(280)이 모서리 라운딩부분의 산화막(D) 보다 높은 위치로 있게 한다.
최종적으로, 게이트 산화막 증착 전에 HF 세정공정을 진행하여 실리콘 표면에 잔류하고 있는 이물질을 제거하여도 상기 평탄화용 산화막(280)이 모서리 라운딩부분의 산화막(D) 위로 올라와 있게 하여 에지 모트 영역이 없는 최종 프로파일을 얻는다.
상술한 바와 같이, 본 발명은 트렌치의 코너 라운딩을 극대화시키고 에지 모트현상이 발생하지 않아 소자특성중 험프, INWE등의 특성이 개선된다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (17)
- 반도체기판상에 형성된 패드질화막 및 패드산화막을 일부 식각하여 상기 반도체기판을 노출시키는 단계;상기 노출된 반도체기판내에 불순물을 이온주입하여 불순물 이온주입부를 형성하는 단계;상기 이온주입부를 산화시켜 제 1 산화막으로 성장시킴과 동시에 상기 패드질화막 아래에 산화막을 형성하는 단계;상기 패드질화막 아래의 산화막만을 남긴 채 상기 제 1 산화막을 식각하여 상기 반도체기판을 노출시키는 단계;상기 노출된 반도체기판내에 트렌치를 형성하는 단계;상기 트렌치 표면에 제 2 산화막을 형성하는 단계;상기 트렌치를 포함한 결과물의 상부에 평탄화용 산화막을 형성한 후 상기 패드질화막과 상기 평탄화용 산화막을 평탄화하는 단계; 및잔류하는 상기 패드산화막과 상기 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 이온주입부는 단일의 반도체기판보다 더 빠르게 산화하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드질화막 아래의 산화막은 삼각형 모양으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 패드질화막 아래의 산화막은 상기 이온주입부의 이온주입 깊이에 비례하는 크기로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항 또는 제 4 항에 있어서, 상기 패드질화막 아래의 산화막이 상기 트렌치내 상부모서리부분을 라운딩하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 산화막은 상기 이온주입부 형성 후 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 산화막의 식각은 CxFy를 주요 가스로 하는 혼합가스로 이루어진 활성화된 플라즈마를 이용한 식각인 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항 또는 제 7 항에 있어서, 상기 제 1 산화막의 식각은 CHF3, CF4, O2, Ar을 보조가스로 하는 혼합가스로 이루어진 활성화된 플라즈마를 이용한 식각인 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항 또는 제 7 항에 있어서, 상기 제 1 산화막의 식각은 상기 제 1 산화막 아래의 반도체기판을 노출시킬 때 까지 수행하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 산화막의 식각은 건식식각인 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 1 산화막의 식각후에도 상기 패드질화막 아래의 산화막은 잔류하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 트렌치 형성을 위한 식각은 HBr, Cl2, O2, H2의 혼합가스로 이루어진 활성화된 플라즈마를 이용한 건식식각으로 수행하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 산화막은 SAC 산화공정에 의해 형성하는 것을특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항 또는 제 13 항에 있어서, 상기 제 2 산화막은 트렌치내 하부모서리 부분을 라운딩하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2 산화막 형성 전 세정공정을 수행하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 15 항에 있어서, 상기 세정공정에 의해 상기 패드질화막 아래의 산화막은 일부 제거되어 실리콘이 노출하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제 15 항에 있어서, 상기 세정공정 수행 후 상기 제 2 산화막 형성시 상기 트렌치내 상부라운딩부분은 더욱 라운딩되는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020076170A KR100967666B1 (ko) | 2002-12-03 | 2002-12-03 | 반도체소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020076170A KR100967666B1 (ko) | 2002-12-03 | 2002-12-03 | 반도체소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040048450A true KR20040048450A (ko) | 2004-06-10 |
| KR100967666B1 KR100967666B1 (ko) | 2010-07-07 |
Family
ID=37343211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020076170A KR100967666B1 (ko) | 2002-12-03 | 2002-12-03 | 반도체소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100967666B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708530B1 (ko) * | 2004-12-31 | 2007-04-16 | 동부일렉트로닉스 주식회사 | 얕은 트랜치 소자 분리막 공정 중 디봇 형상 방지방법 |
| CN110880503A (zh) * | 2018-09-05 | 2020-03-13 | 三星电子株式会社 | 集成电路器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100235972B1 (ko) * | 1997-06-30 | 1999-12-15 | 김영환 | 반도체 소자의 소자분리막 제조방법 |
| KR100242526B1 (ko) * | 1997-12-08 | 2000-03-02 | 김영환 | 반도체장치의 소자격리방법 |
| KR19990086523A (ko) * | 1998-05-28 | 1999-12-15 | 윤종용 | 반도체 소자 제조방법 |
| KR20010008607A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체장치의 소자분리막 형성방법 |
-
2002
- 2002-12-03 KR KR1020020076170A patent/KR100967666B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100708530B1 (ko) * | 2004-12-31 | 2007-04-16 | 동부일렉트로닉스 주식회사 | 얕은 트랜치 소자 분리막 공정 중 디봇 형상 방지방법 |
| CN110880503A (zh) * | 2018-09-05 | 2020-03-13 | 三星电子株式会社 | 集成电路器件 |
| CN110880503B (zh) * | 2018-09-05 | 2024-03-08 | 三星电子株式会社 | 集成电路器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100967666B1 (ko) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| US5966614A (en) | Silicon nitride-free isolation methods for integrated circuits | |
| US20020086497A1 (en) | Beaker shape trench with nitride pull-back for STI | |
| KR100967666B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100503746B1 (ko) | 반도체 소자의 제조방법 | |
| KR100480896B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20050011488A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100567026B1 (ko) | 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법 | |
| KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100967670B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100567028B1 (ko) | 산화를 이용하여 얕은 트렌치 아이솔레이션의 프로파일을개선하는 방법 | |
| KR100712983B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100923761B1 (ko) | 얕은 트렌치 아이솔레이션의 형성방법 | |
| KR20040004988A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20040087457A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100967672B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR100492629B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020010806A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR20040005384A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 10 |