KR100865853B1 - 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 - Google Patents
소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 Download PDFInfo
- Publication number
- KR100865853B1 KR100865853B1 KR1020060059529A KR20060059529A KR100865853B1 KR 100865853 B1 KR100865853 B1 KR 100865853B1 KR 1020060059529 A KR1020060059529 A KR 1020060059529A KR 20060059529 A KR20060059529 A KR 20060059529A KR 100865853 B1 KR100865853 B1 KR 100865853B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- layer
- barrier
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000002955 isolation Methods 0.000 title claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 8
- 239000001257 hydrogen Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000678 plasma activation Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical class [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- -1 silicon oxide nitride Chemical class 0.000 description 2
- 229910016909 AlxOy Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법에 관한 것으로, 트렌치 형성 전에 반도체 기판을 등방성 식각한 후 배리어막을 형성하여 게이트 산화막의 에지 밑의 공간을 매립하고 소자 분리막을 형성함으로써, 정션 부분을 하이드로젠 소스로 부터 배리어막으로 보호하여 험프 현상을 방지하는 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법을 개시한다.
소자분리막, STI, 험프(hump), 누설 전류
Description
도 1 내지 도 7은 본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 나타내는 소자의 단면도이다.
<도면의 주요 부분에 대한 설명>
100 : 반도체 기판 101 : 게이트 산화막
102 : 플로팅 게이트용 도전막 103 : 버퍼 산화막
104 : 하드마스크용 질화막 105 : 하드마스크용 산화막
106 : 하드마스크용 실리콘 산화 질화막 107 : 배리어막
108 : 트렌치 109 : 소자 분리막
본 발명은 소자 분리막을 포함하는 반도체 소자 및 그것의 제조 방법에 관한 것으로, 특히 반도체 소자의 험프 현상을 개선하는 반도체 소자의 소자 분리막 및 그것의 형성 방법에 관한 것이다.
일반적으로 반도체 소자 간의 분리를 위해서 반도체 기판을 활성영역과 필드영역으로 정의한 다음 활성영역에는 워드라인을 형성하고, 필드영역에는 소자간의 분리를 위한 소자 분리막을 형성한다.
반도체 소자의 소자 분리막 형성을 위한 공정으로는, STI구조의 트렌치를 형성하여 소자간의 분리를 위한 소자 분리막을 형성하게 되었다. STI 구조의 트렌치를 형성하여 소자간의 분리를 실시하는 방법을 간략히 설명하면 다음과 같다. 필드영역의 실리콘 기판은 약 3500Å 깊이로 식각하여 트렌치를 형성한 다음 고밀도 플라즈마(High Density Plasma; HDP) 산화막을 증착한다. 다음으로, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)를 실시하여 평탄화함으로써 소자 간의 분리를 이룰 수 있게 된다.
이때, 상기 반도체 기판에는 상기 소자분리막 형성 공정 이전에 이온주입 공정을 통해 문턱전압 조절을 위한 이온주입을 실시하는 데, 상기 산화공정으로 인해 상기 문턱전압 조절을 위한 이온주입시 주입된 이온들은 상기 측벽 산화막으로 확산하는 현상이 발생한다. 따라서, 상기 문턱전압 조절을 위해 주입된 이온이 측벽 산화막으로 확산됨으로 인해, 활성영역은 불균일한 이온농도분포를 가지게 된다. 따라서 상기 불균일한 이온농도분포는 험프(hump)현상을 초래하고, 누설 전류(leakage current)의 증가 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 트렌치 형성 전에 반도체 기판을 등방성 식각한 후 배리어막을 형성하여 게이트 산화막의 에지 밑의 공간을 매립하고 소자 분리막을 형성함으로써, 정션 부분을 하이드로젠 소스로 부터 배리어막으로 보호하여 험프 현상을 방지하는 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상에 게이트 산화막, 플로팅 게이트용 도전막, 하드 마스크막을 순차적으로 형성하는 단계와, 상기 하드 마스크막, 상기 플로팅 게이트용 도전막, 상기 게이트 산화막을 순차적으로 부분 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 단계와, 등방성 식각 공정을 진행하여 상기 게이트 산화막의 하부면 에지 영역을 식각하는 단계와, 노출된 상기 반도체 기판을 포함한 전체 구조 상에 배리어막을 형성하는 단계와, 식각 공정을 진행하여 STI 트렌치를 형성하며, 식각 공정시 상기 배리어막이 상기 게이트 산화막의 하부면 에지 영역에만 잔류하도록 하는 단계; 및 절연 물질로 상기 STI 트렌치를 갭필하고, CMP 공정을 실시하여 소자 분리막을 형성하는 단계를 포함한다.
본 발명의 일실시 예에 따른 소자 분리막을 포함하는 반도체 소자는 반도체 기판의 소자 분리 영역에 형성된 소자 분리막과, 상기 반도체 기판의 액티브 영역 상에 형성된 게이트 패턴, 및 상기 게이트 패턴 하부 면의 에지 영역에 형성된 배 리어막을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 7은 본 발명의 일실시 예에 따른 반도체 소자의 소자 분리막 형성 방법을 나타내는 소자의 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상에 게이트 산화막(101), 플로팅 게이트용 도전막(102), 버퍼 산화막(103), 하드마스크용 질화막(104), 하드마스크용 산화막(105), 하드마스크용 실리콘 산화 질화막(106)을 순차적으로 형성한다.
도 2를 참조하면, 식각 공정으로 하드마스크용 실리콘 산화 질화막(106), 하드마스크용 산화막(105), 하드마스크용 질화막(104), 버퍼 산화막(103), 플로팅 게이트용 도전막(102), 및 게이트 산화막(101)을 순차적으로 부분 식각하여 반도체 기판(100)의 소정 영역을 노출시킨다.
도 3을 참조하면, 이온 주입 공정을 실시하여 노출된 반도체 기판 내에 이온을 주입하여 정션을 형성한다. 이온 주입 공정은 보론 이온등 3가 이온을 사용하는 것이 바람직하다.
도 4를 참조하면, 식각 공정을 실시하여 노출된 반도체 기판(100)을 등방성으로 식각한다. 이때 식각 공정은 액체 케미컬을 이용한 와이드 글라스(wide glass) 식각 방법 또는 등방성 건식 식각 방법을 이용하는 것이 바람직하다. 액체 케미컬은 H3PO4, H2SO4, H2O2 을 사용하는 것이 바람직하다. 액체 케미컬을 이용한 식각 공정은 0℃ ~ 200℃의 온도범위에서 실시하는 것이 바람직하다. 등방성 건식 식각 방법은 Cl2, SF6, HBr 가스를 이용하는 것이 바람직하다. 또한 등방성 건식 식각 방법은 10~50KWatt의 플라즈마 에너지를 사용하는 것이 바람직하다.
도 5를 참조하면, 전체 구조 상에 배리어막(107)을 형성한다. 배리어막(107)은 알루미늄 옥사이드 계열(AlxOy)로 형성하는 것이 바람직하다. 알루미늄 옥사이드 계열은 하이드로젠 배리어 특성이 우수하다. 또한, 배리어막(107)은 스텝 커버레이지(step coverage)가 우수한 ALD, CVD, PVD 증착 방법으로 형성하는 것이 바람직하다. 또한, 플라즈마 활성화 에너지를 이용하거나 열 에너지를 사용하여 배리어막(107)을 증착할 수 있다. 열 에너지를 사용하여 배리어막(107)을 증착할 경우 게이트 산화막(101) 형성 공정보다 낮은 온도에서 형성하는 것이 바람직하다. 또한 플라즈마 활성화 에너지를 이용할 경우, 1~10KWatt의 전력, 1E-6 torr ∼ 100torr의 압력에서 H2O, N2O, O2, 또는 O3의 산화제와 비활성 가스가 혼합된 가스를 사용하는 것이 바람직하다. 알루미늄 옥사이드 계열은 하이드로젠 배리어 특성이 우수하므로 후속 공정들에 의해 유입되는 수소에 의해 보론(이온)이 로스(Loss) 되는 것을 방지하여 험프 현상을 방지할 수 있다.
도 6을 참조하면, 하드마스크용 실리콘 산화 질화막(106), 하드마스크용 산화막(105), 하드마스크용 질화막(104), 버퍼 산화막(103), 플로팅 게이트용 도전막(102), 및 게이트 산화막(101)을 마스크로 이용하는 식각 공정을 진행하여 STI 용 트렌치(108)을 형성한다. 이때 배리어막(107)은 게이트 산화막(101)의 에지 부분에만 잔류하고, 나머지 부분은 제거된다.
도 7을 참조하면, 트렌치(108)를 포함한 전체 구조 상에 절연 물질을 갭필하고, CMP 공정을 진행하여 소자 분리막(109)을 형성한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명의 일실시 예에 따르면, 트렌치 형성 전에 반도체 기판을 등방성 식각한 후 배리어막을 형성하여 게이트 산화막의 에지 밑의 공간을 매립하고 소자 분리막을 형성함으로써, 정션 부분을 하이드로젠 소스로부터 배리어막으로 보호하여 험프 현상을 방지하여 누설 전류를 감소시킬 수 있다.
Claims (15)
- 반도체 기판 상에 게이트 산화막, 플로팅 게이트용 도전막, 하드 마스크막을 순차적으로 형성하는 단계;상기 하드 마스크막, 상기 플로팅 게이트용 도전막, 상기 게이트 산화막을 순차적으로 부분 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 단계;노출된 상기 반도체 기판에 이온 주입 공정을 실시하는 단계;등방성 식각 공정을 진행하여 상기 게이트 산화막의 하부면 에지 영역을 식각하는 단계;노출된 상기 반도체 기판을 포함한 전체 구조 상에 배리어막을 형성하는 단계;식각 공정을 진행하여 STI 트렌치를 형성하며, 식각 공정시 상기 배리어막이 상기 게이트 산화막의 하부면 에지 영역에만 잔류하도록 하는 단계; 및절연 물질로 상기 STI 트렌치를 갭필하고, CMP 공정을 실시하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 이온 주입 공정은 3족 원소(보론)의 이온을 사용하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 등방성 식각 공정은 액체 케미컬을 이용한 와이드 글라스(wide glass) 식각 방법을 사용하는 반도체 소자의 소자 분리막 형성 방법.
- 제 3 항에 있어서,상기 와이드 글라스 식각 방법은 H3PO4, H2SO4, H2O2 을 사용하여 0℃ ~ 200℃의 온도범위에서 실시하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 등방성 식각 공정은 등방성 건식 식각 방법을 사용하는 반도체 소자의 소자 분리막 형성 방법.
- 제 5 항에 있어서,상기 등방성 건식 식각 방법은 Cl2, SF6, HBr 가스를 이용하고, 10~50KWatt 의 플라즈마 에너지를 사용하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 배리어막은 하이드로젠 배리어 특성이 우수한 알루미늄 옥사이드(Al2O3)로 형성하는 반도체 소자의 소자 분리막 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 배리어막은 ALD, CVD, 또는 PVD 증착 방법으로 형성하는 반도체 소자의 소자 분리막 형성 방법.
- 제 1 항에 있어서,상기 배리어막은 플라즈마 활성화 에너지 또는 열 에너지를 이용하여 형성하는 반도체 소자의 소자 분리막 형성 방법.
- 제 10 항에 있어서,상기 플라즈마 활성화 에너지를 이용한 상기 배리어막 형성 방법은 1~10KWatt의 전력, 1E-6 torr ~100torr의 압력에서 형성하는 반도체 소자의 소자 분리막 형성 방법.
- 제 10 항에 있어서,상기 플라즈마 활성화 에너지를 이용한 상기 배리어막 형성 방법은 H2O, N2O, O2, 또는 O3 의 산화제와 비활성 가스가 혼합된 가스를 사용하여 형성하는 반도체 소자의 소자 분리막 형성 방법.
- 반도체 기판의 소자 분리 영역에 형성된 소자 분리막;상기 반도체 기판의 액티브 영역 상에 형성된 게이트 패턴; 및상기 게이트 패턴 하부 면의 에지 영역에 형성된 배리어막을 포함하는 반도 체 메모리 소자.
- 제 13 항에 있어서,상기 배리어막은 하이드로젠 배리어 특성이 우수한 알루미늄 옥사이드(Al2O3)로 형성된 반도체 메모리 소자.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060059529A KR100865853B1 (ko) | 2006-06-29 | 2006-06-29 | 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060059529A KR100865853B1 (ko) | 2006-06-29 | 2006-06-29 | 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080001269A KR20080001269A (ko) | 2008-01-03 |
| KR100865853B1 true KR100865853B1 (ko) | 2008-10-29 |
Family
ID=39213312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060059529A KR100865853B1 (ko) | 2006-06-29 | 2006-06-29 | 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100865853B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9543188B2 (en) | 2010-11-09 | 2017-01-10 | Institute Of Microelectonics, Chinese Academy Of Sciences | Isolation structure, method for manufacturing the same, and semiconductor device having the structure |
| CN102468210B (zh) * | 2010-11-09 | 2013-12-25 | 中国科学院微电子研究所 | 一种隔离结构及制造方法、以及具有该结构的半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980074323A (ko) * | 1997-03-24 | 1998-11-05 | 문정환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
| KR19990070373A (ko) * | 1998-02-19 | 1999-09-15 | 구본준 | 반도체장치의 소자격리방법 |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR20040055143A (ko) * | 2002-12-20 | 2004-06-26 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
-
2006
- 2006-06-29 KR KR1020060059529A patent/KR100865853B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980074323A (ko) * | 1997-03-24 | 1998-11-05 | 문정환 | 반도체 소자의 셜로우 트렌치 아이솔레이션 방법 |
| KR19990070373A (ko) * | 1998-02-19 | 1999-09-15 | 구본준 | 반도체장치의 소자격리방법 |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR20040055143A (ko) * | 2002-12-20 | 2004-06-26 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080001269A (ko) | 2008-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100426483B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR20030053317A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR100766232B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US20050255669A1 (en) | Semiconductor device including isolation trench and method for fabricating the same | |
| KR100865853B1 (ko) | 소자 분리막을 포함하는 반도체 소자 및 그것의 형성 방법 | |
| KR100703836B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100542394B1 (ko) | 플래쉬 메모리 소자의 게이트전극 형성방법 | |
| KR20040054146A (ko) | 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법 | |
| KR100540340B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100344765B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100705212B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20080079002A (ko) | 반도체 메모리 소자의 소자 분리막 형성 방법 | |
| KR100557533B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030043499A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100773673B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20040003900A (ko) | 반도체 소자의 제조 방법 | |
| KR100430582B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020018875A (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20090128997A (ko) | 반도체 제조 시 활성영역 모서리의 씬현상 개선 방법 | |
| KR20070068648A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20100034619A (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR20030054275A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20090042432A (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |