DE4207913C2 - Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung - Google Patents

Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung

Info

Publication number
DE4207913C2
DE4207913C2 DE4207913A DE4207913A DE4207913C2 DE 4207913 C2 DE4207913 C2 DE 4207913C2 DE 4207913 A DE4207913 A DE 4207913A DE 4207913 A DE4207913 A DE 4207913A DE 4207913 C2 DE4207913 C2 DE 4207913C2
Authority
DE
Germany
Prior art keywords
gate
substrate
channel region
source
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4207913A
Other languages
English (en)
Other versions
DE4207913A1 (de
Inventor
Shi Ho Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4207913A1 publication Critical patent/DE4207913A1/de
Application granted granted Critical
Publication of DE4207913C2 publication Critical patent/DE4207913C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Description

Die vorliegende Erfindung betrifft Metall-Oxid-Halbleiter- Feldeffekttransistoren (MOSFETs) und ein Verfahren zu ihrer Herstellung. Insbesondere betrifft die vorliegende Erfindung MOSFETs, die so aufgebaut sind, daß ein Gate zwischen Source- und Drain-Bereichen eingelagert ist, sowie ein Ver­ fahren zu deren Herstellung.
In Fig. 3 ist der Aufbau eines konventionellen MOSFETs dar­ gestellt. Wie in der Zeichnung dargestellt, weist der MOSFET ein p-Substrat 1 und ein Gate 3 mit einer Gate-Oxidschicht 2 auf. Das Gate 3 hat jeweils unterhalb der einander gegen­ überliegenden Teile r1 seines Randes einen n-Source-Bereich 4 mit hoher Konzentration und einen n-Drain-Bereich 4a mit hoher Konzentration.
Bei dem in Fig. 3 dargestellten Aufbau bildet sich an gegen­ überliegenden Teilen des Randes r1 des Gates 3 ein deutli­ ches, starkes elektrisches Feld aus, wenn eine Treiberspan­ nung an das Gate 3 angelegt wird. Infolgedessen werden an gegenüberliegenden Teilen des Randes r1 des Gates 3 heiße Elektronen erzeugt und in der Gate-Oxidschicht 2 angelagert.
Die angelagerten Elektronen rekombinieren mit Löchern, die im Grenzbereich der Gate-Oxidschicht 2 verteilt sind. Folg­ lich kann das Gate 3 nur getrieben werden, wenn die Treiber­ spannung einen vorgegebenen Wert überschreitet. Dieser MOSFET befindet sich praktisch in einem gesperrten Zustand. Daher besteht bei dem Aufbau nach Fig. 3 ein Problem, näm­ lich die sehr geringe Zuverlässigkeit.
Um eine Verringerung der Lebensdauer und der Zuverlässigkeit von MOSFETs durch das Auftreten heißer Elektronen aufgrund starker elektrischer Felder an den Rändern des Gates zu ver­ meiden, ist ein MOSFET-Aufbau mit schwach dotiertem Drain (LDD) vorgeschlagen worden, wie in Fig. 4 dargestellt.
Bei einem MOSFET-Aufbau mit LDD werden auf einem vorgegebe­ nen Teil eines p-Substrats 5 nacheinander eine Gate-Oxid­ schicht 6 und ein Gate 7 ausgebildet. An gegenüberliegenden Seiten der Gate-Oxidschicht 6 und. des Gates 7 werden je­ weils Seitenwand-Oxidschichten 8 aufgebracht. Es werden auf dem Substrat 5 unterhalb der Seitenwand-Oxidschichten 8 ein n-Source-Bereich 9 mit niedriger Konzentration bzw. ein n-Drain-Bereich 9a mit niedriger Konzentration ausgebildet. Unterhalb der jeweiligen Teile r3 des Randes der Seitenwand- Oxidschicht 8 werden ein n-Source-Bereich 10 mit hoher Kon­ zentration und ein n-Drain-Bereich 10a mit hoher Konzentra­ tion ausgebildet. Das heißt, das Gate 7 ist an gegenüberlie­ genden Teilen r2 seines Randes mit dem n-Source-Bereich 9 mit niedriger Konzentration und dem n-Drain-Bereich 9a mit niedriger Konzentration ausgestattet, um das Entstehen heißer Elektronen in den gegenüberliegenden Teilen r1 des Randes zu vermeiden. In diesem Falle handelt es sich bei dem Material des Gates 7 hauptsächlich um Polysilizium.
Im folgenden wird die Funktion des in Fig. 4 gezeigten Auf­ baus beschrieben.
Wenn bei einem Kanalbereich durch Anlegen einer hohen Span­ nung an Gate- und Drain-Bereich eine Sättigung eintritt, entsteht normalerweise in dem Bereich, der dem Teil des Ran­ des des Kanalbereichs entspricht, ein sich vom Drain-Bereich bis zum Source-Bereich ausdehnendes, starkes, horizontales elektrisches Feld.
Bei dem in Fig. 4 dargestellten LDD-Aufbau wird jedoch auf­ grund des n-Drains 9a mit niedriger Konzentration, das sich unterhalb der entsprechenden Seitenwand-Oxidschicht 8 gebil­ det hat, die Intensität des horizontalen elektrischen Feldes in Teilen r1 des Randes abgeschwächt. Infolgedessen treten an den gegenüberliegenden Teilen r2 des Randes des Gates 7 weniger Ionenstöße auf, wodurch erstrebenswerterweise weni­ ger Elektronen in der Gate-Oxidschicht 6 angelagert werden.
Wenn jedoch an das Gate 7 eine Vorspannung angelegt wird, tritt eine starke Verringerung der Elektronenkonzentration in Bereichen r2 des n-Drain-Bereiches 9a mit niedriger Kon­ zentration auf, wie in Fig. 5 dargestellt. Aufgrund der Tat­ sache, daß keine Vorspannung vom Gate 7 an die Seitenwand- Oxidschichten 8 angelegt wird, tritt nämlich in den Berei­ chen r2 eine hohe Potentialdifferenz auf, wodurch sich die Elektronen zu den Bereichen r2 hin konzentrieren. Dement­ sprechend werden viele Elektronen über die Bereiche r2 in den Seitenwand-Oxidschichten 8 angelagert und rekombinieren dann mit Löchern im Grenzbereich zwischen der Gate-Oxid­ schicht 6 und dem Kanalbereich, was zur Erhöhung der vorhan­ denen Vorspannung führt.
Infolgedessen kann das fertige Bauelement nicht mit der Vor­ spannung getrieben werden, die bei der Herstellung des Bau­ elements vorgegeben wurde, so daß es gesperrt wird. Das heißt, der in Fig. 5 dargestellte Aufbau hat einen Nachteil, nämlich zu kurze Lebensdauer und zu geringe Zuverlässigkeit, da der höchste Wert des horizontalen elektrischen Feldes nicht in dem Bereich unterhalb der gut steuerbaren Gate- Oxidschicht 6, sondern in dem Bereich r2 unterhalb der Sei­ tenwand-Oxidschicht 8 liegt.
Anders ausgedrückt, die Seitenwand-Oxidschicht 8 wird norma­ lerweise durch ein Verfahren wie chemische Aufdampfung (CVD) erzeugt, so daß sie gegenüber der Gate-Oxidschicht 6, die sich unter Anwendung einer thermischen Oxidation ausbildet, eine schlechtere Qualität aufweist. Gegenüber der Gate-Oxid­ schicht 6 ist daher die Isolationscharakteristik der Seiten­ wand-Oxidschicht 8 schlechter, wodurch sich die Elektronen besser in der Seitenwand-Oxidschicht 8 anlagern. Dieses An­ lagern von Elektronen in der Seitenwand-Oxidschicht 8 führt zu einer Veränderung des Widerstandswertes des Drains, wo­ durch die Lebensdauer des fertigen Bauelements verkürzt wird.
Die beim Stand der Technik auftretenden Nachteile sind zwar im Zusammenhang mit p-MOSFETs beschrieben worden, treten aber auch bei n-MOSFETs auf.
Weiterhin ist aus IBM Techn. Discl. Bull. Vol 29, No. 5, Oct. 1967 ein Feldeffekttransistor bekannt, der auf einem Substrat als ersten Leitungstyp einen konvexen Kanalbereich mit Source-Drain-Bereichen niedriger Ladungsträgerkonzentra­ tion ausbildet. Der Kanalbereich ist von einem Gate mit Sei­ tenwandoxid bedeckt, das im wesentlichem mit dem Rand der Source- und Drain-Bereiche abschließt.
Die IEEE El. Dev. Lett., Vol. 11, No. 11, Nov. 1990, S. 517-­ 519 offenbart eine Anordnung von Source-Drain-Bereichen eines zweiten Leitungstyps mit hoher Ladungsträgerkonzentra­ tion bei planaren MOSFETs, die Seitenwandoxide aufweisen.
Aus der IEEE El. Dev. Lett., Vol. 5, No. 8, Aug. 1984, S. 293-295 ist eine Metallbarriere um Source-Drain-Bereiche einer PMS-Struktur mit im wesentlichen planaren Gate be­ kannt.
Die J. Appl. Phys. 61(6), 15. März 1987, S. 2387-2392 offen­ bart ein analytisches Modell für die Berechnung der Schwel­ lenspannung bei MOSFETs mit schmalem Gate auch unter Berück­ sichtigung der festen Oxidladung.
Es ist Aufgabe der Erfindung, einen Metall-Oxid-Halbleiter-Feldeffekttransistor mit konvexem Kanalbereich und ein entsprechendes Herstellungs­ verfahren bereitzustellen, bei dem sich Source- und Drain-Bereiche mit niedriger Konzentration di­ rekt unter einem Gate befinden, so daß in den festgelegten Bereichen der Source- und Drain-Bereiche keine hohe Poten­ tialdifferenz auftreten kann, wodurch eine Verringerung der Lebensdauer und der Zuverlässigkeit infolge des Anlagerns von Elektronen in Seitenwand-Oxidschichten vermieden wird.
Diese Aufgabe wird mit den Merkmalen der Patentansprüche ge­ löst.
Die Erfindung wird nachstehend anhand von Ausführungsbei­ spielen und Zeichnungen näher erläutert. Es zeigen:
Fig. 1a bis 1f schematische Schnittansichten eines Verfah­ rens zur erfindungsgemäßen Herstellung von MOSFETs;
Fig. 2 eine grafische Darstellung der Ladungsträger- und Ionenkonzentration bei erfindungsgemäßem Aufbau;
Fig. 3 eine schematische Schnittansicht des Aufbaus eines konventionellen MOSFETs;
Fig. 4 eine schematische Schnittansicht des Aufbaus eines konventionellen LDD-MOSFETs; und
Fig. 5 eine graphische Darstellung der Ladungsträger- und Ionenkonzentration bei dem in Fig. 2 gezeigten Aufbau.
In Fig. 1a bis 1f ist ein Verfahren zur erfindungsgemäßen Herstellung von MOSFETs dargestellt.
In dem erfindungsgemäßen Verfahren wird auf der Oberfläche eines p-Substrats 11 zuerst eine einen Kanalbereich abgren­ zende Maske 12 ausgebildet. Das p-Substrat 11 wird dann unter Verwendung der Maske 12 trocken geätzt, so daß sich darauf ein Kanalbereich mit konvexer Form ausbildet, wie in Fig. 1b dargestellt. Der Vorgang der Ausbildung des konvex geformten Kanalbereichs kann als Strukturierungsprozeß be­ zeichnet werden.
Danach werden n-Ionen niedriger Konzentration in gegenüber­ liegende Teile der Seiten des konvexen Kanalbereichs und in gegenüberliegende Teile der Oberfläche des Substrats 11, die an die entsprechenden Teile der Seiten des konvexen Kanalbe­ reichs angrenzen, implantiert. Die Ionenimplantation erfolgt mit einer Neigung, herbeigeführt durch einen Kippvorgang, wie in Fig. 4c mit einem Pfeil X dargestellt. Das p-Substrat 11 wird dann einer Diffusion unterworfen, um die implantier­ ten Ionen so diffundieren zu lassen, daß sich ein n-Source- Bereich 13 mit niedriger Konzentration bzw. ein n-Drain-Be­ reich 13a mit niedriger Konzentration an gegenüberliegenden Teilen der Seiten des Kanalbereichs und an gegenüberliegen­ den Teilen der Oberfläche des Substrats 11, die an die ent­ sprechenden Teile der Seiten des konvexen Kanalbereichs an­ grenzen, ausbilden. Hierbei ist es wichtig, daß der n-Source-Bereich 13 mit niedriger Konzentration und der n-Drain-Bereich 13a mit niedriger Konzentration sich zumin­ dest an den gegenüberliegenden Teilen der Seiten des Kanal­ bereichs ausbilden.
Die Maske 12, die zur Abgrenzung des Kanalbereiches benutzt wurde, wird dann vom p-Substrat 11 entfernt, wie in Fig. 1d dargestellt. Auf der gesamten freiliegenden Fläche des Substrats 11 wird anschließend eine Gate-Oxidschicht 14 mit Hilfe eines CVD-Verfahrens aufgebracht oder unter Verwendung eines thermische Oxidationsverfahrens gezogen.
Danach wird ein Gate 15 auf der Oberfläche der Gate-Oxid­ schicht 14 ausgebildet, wie in Fig. 1e dargestellt. Zu die­ sem Zeitpunkt ist das Gate 15 so weit ausgebildet, daß es den konvexen Kanalbereich mit den Source- und Drain-Berei­ chen 13 und 13a mit niedriger Konzentration hinreichend überdeckt. Als Material für das Gate 15 dient ein Polysili­ zium.
Danach werden, wie in Fig. 1f dargestellt, n-Ionen hoher Konzentration in das p-Substrat 11 implantiert, wobei das Gate 15 als Maske dient. Die Ionenimplantierung erfolgt ver­ tikal, wie in Fig. 1f durch einen Pfeil Y dargestellt. Das p-Substrat 11 wird dann einer Diffusion unterworfen, um die implantierten Ionen so diffundieren zu lassen, daß sich der n-Source-Bereich 16 mit hoher Konzentration bzw. der n-Drain-Bereich 16a mit hoher Konzentration an den Teilen des Substrats 11 ausbildet, die außerhalb der gegenüberlie­ genden Teile der Seiten des Gates 15 angeordnet sind.
Wenn bei dem MOSFET mit dem oben erwähnten, nach dem erfin­ dungsgemäßen Verfahren erzielten Aufbau der Kanalbereich beim Anlegen einer hohen Spannung an den Gate- und Drain-Be­ reich gesättigt ist, verteilen sich die Elektronen gleich­ mäßig über die gesamte Länge des Kanalbereichs. Das heißt, der Kanalbereich weist über die gesamte Länge eine gleich­ mäßige Elektronenkonzentration auf. Diese gleichmäßige Kon­ zentration von Elektronen über die gesamte Länge des Kanal­ bereichs ist aus der Ladungsträgerkonzentrationskurve in Fig. 2 ersichtlich.
Bei dem erfindungsgemäßen MOSFET besteht folglich nicht das Problem, daß etwa ein starkes, horizontales elektrisches Feld in dem Bereich entsteht, der dem Teil des Randes des Kanalbereichs entspricht. Das bedeutet, wenn eine Vorspan­ nung an das Gate 15 angelegt wird, dann liegt die gleiche Vorspannung auch an den n-Source- und n-Drain-Bereichen mit niedriger Konzentration 13 bzw. 13a sowie am Kanalbereich an, da die n-Source- und n-Drain-Bereiche mit niedriger Kon­ zentration 13 bzw. 13a vom Gate 15 überdeckt sind. Somit kann das Problem der zu kurzen Lebensdauer und zu geringen Zuverlässigkeit, verursacht durch eine in spezifischen Be­ reichen auftretende hohe Potentialdifferenz, gelöst werden.
Erfindungsgemäß ist aufgrund des oben erwähnten Aufbaus die Verwendung von Seitenwand-Oxidschichten nicht erforderlich. Ferner können elektrische Felder von Source- und Drain-Be­ reichen mit niedriger Konzentration durch das Gate gesteuert werden, da die Bereiche über die Gate-Oxidschicht mit dem Gate verbunden sind.

Claims (4)

1. Metall-Oxid-Halbleiter-Feldeffekttransistor mit:
  • a) einem Substrat (11) eines ersten Leitungstyps;
  • b) einem auf dem Substrat (11) ausgebildeten Kanalbereich mit kon­ vexer Form;
  • c) Source- und Drain-Bereichen (13 bzw. 13a) eines zweiten Leitungstyps mit niedriger Konzentration, die jeweils in gegenüberliegenden Teilen der Seiten des Kanalbereichs ausgebildet sind;
  • d) einem auf dem Kanalbereich ausgebildeten Gate (15), das den Kanalbereich und die Source- und Drain-Bereiche (13 bzw. 13a) hinreichend überdeckt; und
  • e) Source- und Drain-Bereichen (16 bzw. 16a) des zweiten Leitungstyps mit hoher Konzentration, die in den Teilen des Substrats (11) ausge­ bildet sind, die jeweils außerhalb der gegenüberliegenden Teile der Seiten des Kanalbereichs und in der Nähe der Oberfläche des Substrats (11) angeordnet sind.
2. Verfahren für Metall-Oxid-Halbleiter-Feldeffekttransi­ storen, das folgende Schritte aufweist:
  • a) Strukturierung eines Substrats (11) eines ersten Leitungs­ typs unter Verwendung einer Maske, um darauf einen konvex geformten Kanalbereich auszubilden;
  • b) Implantierung und Diffusion von Ionen eines zweiten Leitungstyps niedriger Konzentration in gegenüberliegende Teile der Seiten des konvexen Kanalbereiches, um in diesen Teilen Source- bzw. Drain-Bereiche (13 bzw. 13a) mit niedriger Konzentra­ tion auszubilden;
  • c) Entfernen der für die Abgrenzung des konvexen Ka­ nalbereichs benutzten Maske und anschließende Ausbildung einer Gate-Isolierschicht (14) auf der gesamten freiliegenden Oberfläche des Substrats (11);
  • d) Ausbildung eines Gates (15) auf, der Gate-Isolierschicht (14), so daß diese den konvexen Kanalbereich und die Source- und Drain-Bereiche (13 bzw. 13a) hinreichend überdeckt; und
  • e) Implantierung und Diffusion von Ionen des zweiten Lei­ tungstyps hoher Konzentration in die Teile des Substrats (11), die jeweils außerhalb gegenüberliegender Teile der Seiten des Gates (15) und in der Nähe der Oberfläche des Substrats (11) an geordnet sind, unter Verwendung des Gates (15) Maske um in diesen Teilen Source- bzw. Drain-Bereiche mit hoher Konzentration auszubilden;
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Implantierung von Ionen des zweiten Leitungstyps nied­ riger Konzentration in Schritt (b) mit einer Neigung, herbeigeführt durch einen Kippvorgang, erfolgt.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Implantierung von Ionen des zweiten Leitungstyps hoher Konzentration in Schritt (e) senkrecht erfolgt.
DE4207913A 1991-03-13 1992-03-12 Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung Expired - Lifetime DE4207913C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004015A KR940004269B1 (ko) 1991-03-13 1991-03-13 모오스 fet 제조방법 및 구조

Publications (2)

Publication Number Publication Date
DE4207913A1 DE4207913A1 (de) 1992-09-17
DE4207913C2 true DE4207913C2 (de) 1999-01-14

Family

ID=19312058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4207913A Expired - Lifetime DE4207913C2 (de) 1991-03-13 1992-03-12 Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US5262337A (de)
JP (1) JP2690069B2 (de)
KR (1) KR940004269B1 (de)
DE (1) DE4207913C2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01269466A (ja) * 1988-04-21 1989-10-26 Katsupou Hiyakuchin:Kk 具入りコンニャクの製造方法
KR960014720B1 (ko) * 1993-05-13 1996-10-19 현대전자산업 주식회사 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
US5372957A (en) * 1993-07-22 1994-12-13 Taiwan Semiconductor Manufacturing Company Multiple tilted angle ion implantation MOSFET method
KR970008820B1 (en) * 1993-12-28 1997-05-29 Hyundai Electronics Ind Mos fet manufacture
US5538909A (en) * 1995-01-19 1996-07-23 United Microelectronics Corporation Method of making a shallow trench large-angle-tilt implanted drain device
US5814861A (en) * 1996-10-17 1998-09-29 Mitsubishi Semiconductor America, Inc. Symmetrical vertical lightly doped drain transistor and method of forming the same
US5834810A (en) * 1996-10-17 1998-11-10 Mitsubishi Semiconductor America, Inc. Asymmetrical vertical lightly doped drain transistor and method of forming the same
US6040602A (en) * 1997-12-18 2000-03-21 Advanced Micro Devices, Inc. Formation of lightly doped regions under a gate
US6656845B2 (en) 2002-02-15 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming semiconductor substrate with convex shaped active region
US7939170B2 (en) 2002-08-15 2011-05-10 The Rockefeller University Water soluble metal and semiconductor nanoparticle complexes
US11380777B2 (en) 2020-11-23 2022-07-05 United Microelectronics Corp. Method for forming a high-voltage metal-oxide-semiconductor transistor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775460A (en) * 1980-10-28 1982-05-12 Toshiba Corp Manufacture of semiconductor device
JPS60261171A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd Ｍｏｓトランジスタ
JPS6153774A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置およびその製造方法
JPS6197970A (ja) * 1984-10-19 1986-05-16 Hitachi Ltd 半導体装置およびその製造方法
US5057444A (en) * 1985-03-05 1991-10-15 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device
JPH027475A (ja) * 1988-06-25 1990-01-11 Matsushita Electron Corp 電界効果トランジスタ
JPH02122569A (ja) * 1988-10-31 1990-05-10 Nec Corp 半導体装置
JPH02156642A (ja) * 1988-12-09 1990-06-15 Matsushita Electron Corp Ｍｉｓ型トランジスタ
US4960723A (en) * 1989-03-30 1990-10-02 Motorola, Inc. Process for making a self aligned vertical field effect transistor having an improved source contact
JPH03108727A (ja) * 1989-04-18 1991-05-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
IT1235693B (it) * 1989-05-02 1992-09-21 Sgs Thomson Microelectronics Transistore ad effetto di campo superficiale con regione di source e/o di drain scavate per dispositivi ulsi.
JPH02299271A (ja) * 1989-05-15 1990-12-11 Matsushita Electron Corp 半導体装置
JPH0467679A (ja) * 1990-07-09 1992-03-03 Toshiba Corp 電界効果トランジスタ及びその製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol. 29, No. 5, Oct. 1986, p. 1967 *
IEEE El. Dev. Lett., Vol. 11, Nov. 1990, pp. 517-519 *
IEEE El.Dev.Lett.,Vol.5,No.8,8.Aug.1984,pp293-295 *
J. Appl. Phys. 61 (6), 15 March 1987, pp. 2387-2392 *

Also Published As

Publication number Publication date
DE4207913A1 (de) 1992-09-17
KR920018972A (ko) 1992-10-22
KR940004269B1 (ko) 1994-05-19
JP2690069B2 (ja) 1997-12-10
US5262337A (en) 1993-11-16
JPH06216148A (ja) 1994-08-05

Similar Documents

Publication Publication Date Title
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE4136406B4 (de) Verfahren zur Herstellung einer CMOS-Halbleitereinrichtung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3937502C2 (de) Isoliereinrichtung für eine integrierte Schaltung und Verfahren zu deren Herstellung
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4437068A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE4421186C2 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE19908809A1 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur mit erhöhter Bodyleitfähigkeit
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
DE19832552B4 (de) Halbleitereinrichtung mit Hohlraum zwischen der Gate-Elektrode und dem Halbleitersubstrat sowie zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE2918888C2 (de) MNOS-Speicherzelle und Verfahren zu ihrem Betrieb sowie zu ihrer Herstellung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE10231966A1 (de) Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE19830543B4 (de) Halbleitereinrichtung mit Hohlraum zwischen den Isolationsseitenwandstücken und dem Halbleitersubstrat und Verfahren zu ihrer Herstellung
DE10012897A1 (de) Transistor und Verfahren zu seiner Herstellung
DE4340976B4 (de) Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19836953B4 (de) MOSFET und Verfahren zu seiner Herstellung
DE4415568C2 (de) Herstellungsverfahren für MOSFETs mit LDD

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right
R071 Expiry of right