DE4340976B4 - Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung - Google Patents

Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE4340976B4
DE4340976B4 DE4340976A DE4340976A DE4340976B4 DE 4340976 B4 DE4340976 B4 DE 4340976B4 DE 4340976 A DE4340976 A DE 4340976A DE 4340976 A DE4340976 A DE 4340976A DE 4340976 B4 DE4340976 B4 DE 4340976B4
Authority
DE
Germany
Prior art keywords
semiconductor substrate
trench
gate electrode
channel
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4340976A
Other languages
English (en)
Other versions
DE4340976A1 (de
Inventor
Dae Sub Ichonkun Jung
Bong Kyoon Ichonkun Joo
Sang Yong Ichonkun Kim
Han Sub Ichonkun Yoon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE4340976A1 publication Critical patent/DE4340976A1/de
Application granted granted Critical
Publication of DE4340976B4 publication Critical patent/DE4340976B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Transistor mit einem ungleichmäßig dotierten Kanal, mit:
einem Gateoxidfilm (12), der auf einem mit einem Graben (11) versehenen Halbleitersubstrat (1) angebracht ist;
einer Gate-Elektrode (6) vorbestimmter Größe, die auf dem Gateoxidfilm (12) in dem Graben (11) und in dessen Nachbarschaft angeordnet ist, wobei die Gate-Elektrode (6) an der einen Grabenseite weiter über den Graben (11) hinaussteht als an der anderen Grabenseite, so daß die Gate-Elektrode (6) zu der in der Mitte des Grabens (11) verlaufenden Achse asymmetrisch ist;
einem Sourcebereich (4a), der in einem vorbestimmten Bereich des Halbleitersubstrats (1) dem weniger weit hinausstehenden Teil der Gate-Elektrode (6) benachbart ausgebildet ist;
einem Kanalbereich (10) hoher Dotierungsdichte, der durch Dotieren von Verunreinigungen, welche vom selben Typ sind wie die Verunreinigungen des Halbleitersubstrats, in einen vorbestimmten Bereich des Halbleitersubstrats (1) unter dem weiter hinausstehenden Teil der Gate-Elektrode (6) gebildet ist; und
einem Drainbereich (4b), der in einem vorbestimmten...

Description

  • Die Erfindung betrifft allgemein einen Metall-Oxid-Halbleiter-Feldeffekt-Transistor (hiernach MOSFET genannt), der im allgemeinen in unterschiedlichen Halbleitererzeugnissen verwendet wird, und insbesondere einen MOSFET mit einem ungleichmässig dotierten Kanal und ein Verfahren zur Herstellung desselben.
  • Hiernach wird zum besseren Verständnis der Erfindung ein herkömmlicher MOSFET mit geringfügig dotierten Drain (hiernach "LDD") mit Bezugnahme auf die 3 kurz beschrieben. In 3 bezeichnen das Bezugszeichen 1 ein Halbleitersubstrat, das Bezugszeichen 2 einen Kanal, 3 einen Gateoxidfilm, 4a einen Sourcebereich mit hoher Dotierungsdichte, 4b einen Drainbereich mit hoher Dotierungsdichte, 5a einen Sourcebereich mit geringer Dotierungsdichte, 5b einen Drainbereich mit geringer Dotierungsdichte, 6 eine Gate-Elektrode, 7a eine Source-Elektrode und 7b eine Drain-Elektrode.
  • Für die Herstellung eines Halbleiterbauelements mit Submikrometerstruktur ist ein Verfahren erforderlich, mit dem bei der Verkleinerung des Halbleiterbauelements dessen hohe Leistungsfähigkeit aufrechterhalten und die Betriebssicherheit des Bauelements sichergestellt werden können.
  • Insbesondere werden, wenn diese Miniaturisierung in Richtung höherer Integrationsdichte voranschreitet, physikalische Grenzen erreicht. Zum Beispiel werden Charakteristiken des Bauelements, wie Kurzkanaleffekt, drainbedingte Sperrschichtherabsetzung und Durchgriff aufgrund der geringen Dicke des Gateoxidfilmes und der kurzen Kanallänge verschlechtert, so dass der Normalbetrieb des Bauelements nicht gewährleistet werden kann.
  • Um diese Probleme zu lösen, wurde ein Versuch gemacht, indem die Dichte der Verunreinigungsionen für den Kanal erhöht wurde. Diese Lösungsmethode verursacht jedoch, dass die Elektronenbeweglichkeit herabgesetzt wird, wodurch die Steilheit (das Verhältnis der Gatestromveränderung zu der Gatespannungsveränderung) des Kanals, die elektrischen Stromcharakteristiken und die Betriebssicherheit des Bauelements verschlechtert werden.
  • Aus dem Dokument "IEEE TRANSACTION ON ELECTRON DEVICES, VOL. 39, NO. 3, MARCH 1992, 'Sub-Half-Micrometer Concave MOSFET with Double LDD Structure'" ist ein Konkav-Mosfet bekannt, dessen Struktur ein Dotierungsprofil von n+ - n- - p- - p+ entlang der Seitenwand des Kanalbereichs hat.
    •
  • Durch die Erfindung wird dementsprechend die Aufgabe gelöst, die oben erwähnten, vom Stand der Technik bekannten Probleme zu vermeiden, und einen MOSFET mit einem ungleichmäßig dotierten Kanal zu schaffen, mit dem die Verschlechterung der Steilheit und der elektrischen Stromcharakteristiken verhindert werden kann und welcher hinsichtlich der Kanallänge- und Durchgreifcharakteristiken verbessert ist. Ferner soll ein Verfahren zur Herstellung des MOSFETs bereitgestellt werden.
  • Entsprechend einem Aspekt der Erfindung wird diese Aufgabe durch die Bereitstellung eines einen ungleichmäßig dotierten Kanal aufweisenden Transistors gelöst, welcher aufweist einen Gateoxidfilm, der auf einem mit einem Graben versehenen Halbleitersubstrat angeordnet ist; eine auf dem Gateoxidfilm in dem Graben und in dessen Umgebung angeordnete Gate-Elektrodevorbestimmter Größe, wobei die Gate-Elektrode an der einen Seite des Grabens mit einem im Querschnitt längeren Teil über den Graben hinausragt als an der anderen Seite, so daß die Gate-Elektrode relativ zu der in der Quermitte des Grabens verlaufenden Achse asymmetrisch ist; einen Sourcebereich, der in einem vorbestimmten Bereich des Halbleitersubstrats dem weniger weit hinausragenden Teil der Gate-Elektrode benachbart ausgebildet ist; einen Kanalbereich hoher Dotierungsdichte, der durch Dotieren von Verunreinigungen, welche von demselben Typ wie die Verunreinigungen des Halbleitersubstrats sind, in einen vorbestimmten Bereich des Halbleitersubstrats unter dem längeren Teil der Gate-Elektrode ausgebildet ist; und einen Drainbereich, der in einem vorbestimmten Bereich des Halbleitersubstrats, dem Kanalbereich hoher Dotierungsdichte benachbart ausgebildet ist.
  • Entsprechend einem anderen Aspekt der Erfindung wird die oben beschriebene Aufgabe durch die Bereitstellung eines Verfahrens zur Herstellung des Transistors gelöst, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Anordnen eines Pufferoxidfilmes auf einem Halbleitersubstrat, das durch die Bildung eines Feldoxidfilmes auf dem Halbleitersubstrat in einen Bauelementen-Trennungsbereich und einen aktiven Bereich unterteilt wird; Dotieren des Halbleitersubstrats mit Verunreinigungen, welche von demselben Typ wie die Verunreinigungen des Halbleitersubstrats sind, so dass ein Kanalbereich hoher Dotierungsdichte ausgebildet wird; Ausbilden eines Grabens in dem Kanalbereich hoher Dotierungsdichte auf der Oberseite des Halbleitersubstrats in einer solchen Tiefe, daß das Halbleitersubstrat am Boden des Grabens freiliegt; Anordnen eines Gateoxidfilmes über dem freiliegenden Halbleitersubstratteil in dem Graben und über dem Kanalbereich hoher Dotierungsdichte; Anordnen eines Polysiliziumfilmes über den gesamten Gateoxidfilm; Strukturieren des Polysiliziumfilmes, so dass eine Gate-Elektrode vorbestimmter Größe auf dem Gateoxidfilm in dem Graben und in dessen Nachbarschaft ausgebildet wird derart, daß der Polysiliziumfilm unterschiedlich weit über die Seitenränder des Grabens hinaussteht und daher asymmetrisch ist; Dotieren des Kanalbereichs hoher Dotierungsdichte mit Verunreinigungen, welche von dem Typ der Verunreinigungen des Halbleitersubstrats abweichenden Typs sind, derart, daß ein Sourcebereich und ein Drainbereich ausgebildet werden, und derart, daß diese abweichenden Verunreinigungen nicht in den unter dem weiter vorstehenden Teil der Gate-Elektrode ausgebildeten Kanalbereich hoher Dotierungsdichte des Halbleitersubstrats implantiert werden, wobei der Drainbereich dem Kanalbereich hoher Dotierungsdichte benachbart ist.
  • Hiernach wird eine bevorzugte Ausführungsform der Erfindung mit Bezugnahme auf die Zeichnung detailliert beschrieben, in der die gleichen Bezugszeichen einander entsprechende Teile bezeichnen.
    •
  • 1 zeigt schematisch in Querschnittsansicht die Struktur eines erfindungsgemäßen MOSFET. Der erfindungsgemäße MOSFET weist einen ungleichmäßig dotierten Kanal auf, welcher eine Verschlechterung der Steilheit und der elektrischen Stromcharakteristiken verhindert und hinsichtlich der Kanallänge und der Durchgreifcharakteristiken verbessert ist. Der MOSFET weist ein Halbleitersubstrat 1 mit einem Graben 11 auf, welcher mit einem Gateoxidfilm 12 abgedeckt ist. Eine Gate-Elektrode 6 vorbestimmter Größe ist in dem Graben 11 ausgebildet und erstreckt sich aus dem Graben 11 nach außen. Dabei erstreckt sich die Gate-Elektrode 6 an der einen Seite des Grabens 11 weiter als an dessen anderen Seite über den Graben hinaus, so daß die Gate-Elektrode 6 bezogen auf die in der Mitte des Grabens 11 verlaufenden Achse asymmetrisch ist. Ein Sourcebereich 4a ist in dem Halbleitersubstrat 1 dem kürzer vorstehenden Teil der Gate-Elektrode 6 benachbart ausgebildet. Ein Kanalbereich 10 mit hoher Dichte ist durch Implantieren von Verunreinigungen, welche vom selben Typ wie das Halbleitersubstrat 1 sind, in einem vorbestimmten Bereich des Halbleitersubstrats 1 unter dem weiter vorstehenden Teil der Gate-Elektrode 6 ausgebildet. Ein Drainbereich 4b ist in einem vorbestimmten Bereich des Halbleitersubstrats 1, dem Kanalbereich 10 hoher Dichte benachbart ausgebildet.
  • Nun wird ein erfindungsgemäßes Verfahren zum Herstellen des MOSFET mit Bezugnahme auf die 2A bis 2F beschrieben, welche die Herstellungsschritte darstellen.
  • Zuerst wird das Halbleitersubstrat 1 in einen aktiven Bereich und einen Bauelementen-Trennungsbereich mit Hilfe eines Feldoxidfilmes unterteilt, wonach ein Pufferoxidfilm 9 über dem aktiven Bereich angeordnet wird, wie aus 2A ersichtlich ist.
  • Danach werden die Verunreinigungen hoher Dichte, welche vom gleichen Typ wie das Halbleitersubstrat 1 sind, in das Halbleitersubstrat 1 etwas implantiert, wie mit den Pfeilen gezeigt, um die Schwellenspannung zu kontrollieren. Hierdurch wird ein Kanalbereich hoher Dichte in dem Halbleitersubstrat 1 ausgebildet, wie aus 2B ersichtlich.
  • 2C zeigt einen Graben 11, welcher in dem Kanalbereich 10 hoher Dichte oben auf dem Halbleitersubstrat ausgebildet wird, wobei der Graben 11 den Kanalbereich 10 in zwei Bereiche unterteilt. In dem Graben 11 liegt das Halbleitersubstrat frei.
  • Darauffolgend wird über dem Halbleitersubstrat 1, welches durch Ausbilden des Kanalbereichs 10 hoher Dichte und des Grabennbereichs 11 teilweise freiliegt, ein Gateoxidfilm 12 angeordnet, der sich auch über den Kanalbereich 10 hin erstreckt und dann seinerseits von einem Polysiliziumfilm 13 abgedeckt wird, wie aus 2D ersichtlich.
  • 2E zeigt den Prozeß der Ausbildung der Gate-Elektrode und der Source/Drainbereiche. Zu diesem Zweck wird der Polysiliziumfilm 13 zuerst einer Strukturierungs- oder Musterbehandlung unterworfen, derart, daß eine Gate-Elektrode 6, welche zu der Zentralachse des Grabens asymmetrisch ist, ausgebildet wird, und dann werden Verunreinigungen hoher Dichte, welche von einem von dem Typ des Halbleitersubstrats 1 abweichenden Typ sind, in den Kanalbereich 10 hoher Dichte, wie von den Pfeilen gezeigt, implantiert, um einen Sourcebereich 4a und einen Drainbereich 4b zu bilden, welche dann einer Wärmebehandlung unterworfen werden. Für die Musterbehandlung wird eine Maske benutzt, welche außer den Grubenbereich und die daran angrenzenden Teile den gesamten Polysiliziumfilm 13 abdeckt. Sodann wird der nicht von der Maske abgedeckte Teil des Polysiliziumfilms 13 weggeätzt, um auf dem Gateoxidfilm 12 eine Gate-Elektrode 6 auszubilden, welche den einen Kanalbereich 10 mehr, den anderen Kanalbereich 10 weniger und den Grabenbereich abdeckt. Hierdurch ergibt sich eine asymmetrische Form, wie aus 2E ersichtlich.
  • Wenn die Verunreinigungen abweichenden Typs in den Kanalbereich 10 hoher Dichte implantiert werden, um den Sourcebereich 4a und den Drainbereich 4b zu bilden, bleibt der Kanalbereich 10 hoher Dichte neben dem Drainbereich 4b erhalten und behält den gleichen Typ wie das Halbleitersubstrat 1. Dieser verbleibende, den identischen Typ aufweisenden Kanalbereich hoher Dichte ist zum Kontrollieren der Schwellenspannung fähig und verhindert den Durchgriff.
  • Schließlich wird, um die Gate-Elektrode 6 zu isolieren, die erhaltene Struktur mit einem Oxidfilm vollständig abgedeckt, der dann einer Strukturierungsbehandlung ausgesetzt wird, um einen Gateisolieroxidfilm 14 zu bilden, von dem die Oberseite und die Seitenränder der Gate-Elektrode 6 abgedeckt werden, wonach eine Source-Elektrode 7a und eine Drain-Elektrode 7b ausgebildet werden, wie aus 2F ersichtlich.
  • Der erfindungsgemäße MOSFET mit einer solchen Grabenstruktur weist einen Kanal auf, der länger als der der herkömmlichen LDD-Struktur ist. Zusätzlich werden Verunreinigungen gleichmäßig und geringfügig in alle Halbleitersubstratbereiche außer dem Drainbereich implantiert, so daß eine Steilheits- und Stromverringerung entsprechend der Erfindung verhindert werden kann. Ferner können gemäß der Erfindung mit dieser Struktur und den oben erwähnten Vorteilen der Kurzkanaleffekt und der Durchgriff verbessert werden, woraus folgt, daß die Betriebssicherheit des Bauelements verbessert wird.

Claims (3)

  1. Transistor mit einem ungleichmäßig dotierten Kanal, mit: einem Gateoxidfilm (12), der auf einem mit einem Graben (11) versehenen Halbleitersubstrat (1) angebracht ist; einer Gate-Elektrode (6) vorbestimmter Größe, die auf dem Gateoxidfilm (12) in dem Graben (11) und in dessen Nachbarschaft angeordnet ist, wobei die Gate-Elektrode (6) an der einen Grabenseite weiter über den Graben (11) hinaussteht als an der anderen Grabenseite, so daß die Gate-Elektrode (6) zu der in der Mitte des Grabens (11) verlaufenden Achse asymmetrisch ist; einem Sourcebereich (4a), der in einem vorbestimmten Bereich des Halbleitersubstrats (1) dem weniger weit hinausstehenden Teil der Gate-Elektrode (6) benachbart ausgebildet ist; einem Kanalbereich (10) hoher Dotierungsdichte, der durch Dotieren von Verunreinigungen, welche vom selben Typ sind wie die Verunreinigungen des Halbleitersubstrats, in einen vorbestimmten Bereich des Halbleitersubstrats (1) unter dem weiter hinausstehenden Teil der Gate-Elektrode (6) gebildet ist; und einem Drainbereich (4b), der in einem vorbestimmten Bereich des Halbleitersubstrats (1) dem Kanalbereich (10) hoher Dotierungsdichte benachbart ausgebildet ist.
  2. Verfahren zum Herstellen eines Transistors mit einem ungleichmäßig dotierten Kanal, bei welchem: ein Pufferoxidfilmes (9) auf einem Halbleitersubstrat angeordnet wird, das durch Ausbildung eines Feldoxidfilmes auf dem Halbleitersubstrat (1) in einen Bauelementen-Trennungsbereich und einen aktiven Bereich unterteilt ist; das Halbleitersubstrat (1) mit Verunreinigungen dotiert wird, welche desselben Typs wie die Verunreinigungen des Halbleitersubstrats sind, so dass ein Kanalbereich (10) hoher Dotierungsdichte ausgebildet wird, ein (11) Graben in einem Kanalbereich hoher Dotierungsdichte auf der Oberseite des Halbleitersubstrats (1) mit einer solchen Tiefe ausgebildet wird, dass das Halbleitersubstrat (1) in dem Graben freiliegt; ein Gateoxidfilm (12) über das freiliegende Halbleitersubstrat (1) in dem Graben und über dem Kanalbereich (10) hoher Dotierungsdichte aufgebracht wird; ein Polysiliziumfilm (13) über den gesamten Gateoxidfilm (12) aufgebracht wird; der Polysiliziumfilm (13) strukturiert wird, so dass eine Gate-Elektrode (6) vorbestimmter Größe auf dem Gateoxidfilm (12) in dem Graben (11) und in dessen Nachbarschaft ausgebildet wird derart, daß der Polysiliziumfilm (13) über den Graben unterschiedlich weit seitlich hinausragt und daher asymmetrisch ist; der Kanalbereich (10) hoher Dotierungsdichte mit Verunreinigungen dotiert wird, welche von dem Typ der Verunreinigungen des Halbleitersubstrats abweichenden Typs sind, derart, daß ein Sourcebereich (4a) und ein Drainbereich (4b) ausgebildet werden, und daß diese abweichenden Verunreinigungen nicht in den unter dem weiter hinausragenden Teil der Gate-Elektrode ausgebildeten Kanalbereich (10) hoher Dotierungsdichte des Halbleitersubstrats (1) implantiert werden, wobei der Drainbereich (4b) dem Kanalbereich (10) hoher Dotierungsdichte benachbart ist.
  3. Verfahren nach Anspruch 2, bei dem der Kanalbereich (10) hoher Dotierungsdichte ausgebildet wird, indem Verunreinigungsionen in das Halbleitersubstrat (1) mit hoher Dichte implantiert werden, um eine Schwellenspannung zu kontrollieren.
DE4340976A 1992-12-02 1993-12-01 Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung Expired - Fee Related DE4340976B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR92-23083 1992-12-02
KR1019920023083A KR950013790B1 (ko) 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE4340976A1 DE4340976A1 (de) 1994-06-23
DE4340976B4 true DE4340976B4 (de) 2007-08-02

Family

ID=19344533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4340976A Expired - Fee Related DE4340976B4 (de) 1992-12-02 1993-12-01 Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US5376570A (de)
JP (1) JP2501418B2 (de)
KR (1) KR950013790B1 (de)
DE (1) DE4340976B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
US6057583A (en) * 1999-01-06 2000-05-02 Advanced Micro Devices, Inc. Transistor with low resistance metal source and drain vertically displaced from the channel
CN100375294C (zh) * 2001-04-13 2008-03-12 华邦电子股份有限公司 射频(rf)放大器电路及金属氧化物半导体场效晶体管器件
KR100593445B1 (ko) 2004-02-13 2006-06-28 삼성전자주식회사 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
KR100843712B1 (ko) * 2007-02-26 2008-07-04 삼성전자주식회사 활성 영역 내 채널 불순물 확산 영역과 자기 정렬하는데적합한 게이트 패턴을 가지는 트랜지스터들 및 그의형성방법들

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JPS6467966A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Semiconductor device
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
GB2239561B (en) * 1989-12-28 1993-10-20 Nissan Motor Method of manufacturing a field effect transistor
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
JPH05206459A (ja) * 1992-01-29 1993-08-13 Nec Corp 半導体装置およびその製造方法
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. o. El. Dev., vol. 39, No. 3, March 1992, pp 671-676 *

Also Published As

Publication number Publication date
US5502322A (en) 1996-03-26
JP2501418B2 (ja) 1996-05-29
KR950013790B1 (ko) 1995-11-16
DE4340976A1 (de) 1994-06-23
KR940016937A (ko) 1994-07-25
JPH06224429A (ja) 1994-08-12
US5376570A (en) 1994-12-27

Similar Documents

Publication Publication Date Title
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE10261464B4 (de) Isolierte Gatehalbleitervorrichtung mit einer Grabenstruktur
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102004012815A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102015101109B4 (de) Finfet-struktur und verfahren zu ihrer herstellung
DE102010042691A1 (de) Halbleitervorrichtung
DE4208537A1 (de) Mos-fet-struktur
DE102011085331A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19908809B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
DE4315178A1 (de) IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
DE4340976B4 (de) Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE10261600B4 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19909815B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702