KR940016937A - 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조방법 - Google Patents

트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조방법 Download PDF

Info

Publication number
KR940016937A
KR940016937A KR1019920023083A KR920023083A KR940016937A KR 940016937 A KR940016937 A KR 940016937A KR 1019920023083 A KR1019920023083 A KR 1019920023083A KR 920023083 A KR920023083 A KR 920023083A KR 940016937 A KR940016937 A KR 940016937A
Authority
KR
South Korea
Prior art keywords
region
semiconductor substrate
high concentration
concentration impurity
drain region
Prior art date
Application number
KR1019920023083A
Other languages
English (en)
Other versions
KR950013790B1 (ko
Inventor
정대섭
주봉균
김상용
윤한섭
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920023083A priority Critical patent/KR950013790B1/ko
Priority to DE4340976A priority patent/DE4340976B4/de
Priority to JP5301757A priority patent/JP2501418B2/ja
Priority to US08/160,684 priority patent/US5376570A/en
Publication of KR940016937A publication Critical patent/KR940016937A/ko
Priority to US08/310,264 priority patent/US5502322A/en
Application granted granted Critical
Publication of KR950013790B1 publication Critical patent/KR950013790B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 제품 전반에 걸쳐 사용되는 모스 트랜지스터(MOSFET)에 관한 것으로, 반도체 기판(1)에 형성된 소오스 영역(4a)과 드레인 영역(4b), 상기 반도체 기판(1)에 트렌치를 형성하여 상기 트렌치 형성으로 인하여 노출된 반도체 기판(1) 및 상기 소오스 영역(4a)과 드레인 영역(4b)에 걸쳐 증착되어진 게이트 산화막(12), 상기 게이트 산화막(12) 상에 증착되어 형성되어진 비대칭형 게이트 전극(6), 상기 드레인 영역(4b)에 인접하고 게이트 전극(6) 하단부에 위치하되 상기 반도체 기판(1)과 동일한 고농도 불순물영역(10), 상기 소오스 영역(4a)과 드레인 영역(4b) 각각에 접속되는 소오스 전극(7a) 및 드레인 전극(7b)을 포함하여 이루어지는 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 MOSFET 및 그 제조방법에 관한 것이다.

Description

트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET) 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 MOSFET 구조도, 제 3 도는 본 발명에 따른 MOSFET 제조 공정도.

Claims (7)

  1. 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET)에 있어서, 반도체 기판(1)에 형성된 소오스 영역(4a)과 드레인 영역(4b), 상기 소오스 영역(4a)과 드레인 영역(4b) 사이에 위치한 반도체 기판(1)의 트렌치에 형성되어지는 게이트 산화막(12), 상기 게이트 산화막(12) 상에 증착되어 형성되어진 비대칭형 게이트 전극(6), 상기 게이트 전극(6)쪽의 드레인 영역(4b)에 인접하고 게이트 전극(6) 하단부에 위치한 고농도 불순물영역(10), 상기 소오스 영역(4a)과 드레인 영역(4b) 각각에 접속되는 소오스 전극(7a) 및 드레인 전극(7b)을 포함하여 이루어지는 것을 특징으로 하는 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 MOSFET.
  2. 제 1 항에 있어서, 상기 고농도 불순물영역(10)은 상기 반도체 기판(1)과 같은 형의 고농도 불순물인 것.
  3. 제 1 항에 있어서, 상기 소오스 영역(4a)와 드레인 영역(4b)은 상기 반도체 기판(1)과 다른 형의 고농도 불순물인 것.
  4. 트렌지 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET) 제조방법에 있어서, 반도체 기판(1)에 소자 분리 절연막(field oxide)을 형성하고 상기 반도체 기판(1) 상에 버퍼 산화막(9)을 증착한 다음에 문턱 전압 조절을 위하여 고농도 불순물을 얕게 주입시켜 고농도 불순물 영역(10)을 형성하는 제 1 단계, 상기 제 1 단계후에 상기 반도체 기판(1)의 고농도 불순물 영역(10)에 트렌치(11)를 형성하는 제 2 단계, 상기 제 2 단계 후에 상기 고농도 불순물 영역(10)과 트렌치(11) 형성으로 노출된 반도체 기판상에 게이트 산화막(12)을 증착하고 폴리실리콘막(13)을 증착하는 제 3 단계, 상기 제 3 단계 후에 상기 증착한 폴리실리콘막(13)을 일정크기로 패턴하여 비대칭형 게이트 전극(6)을 형성하고 고농도 불순물을 상기 고농도 불순물 영역(10)에 주입하여 소오스 영역(4a)과 드레인 영역(4b)을 형성하는 제 4 단계, 및 상기 제 4 단계 후에 상기 소오스 영역(4a)과 드레인 영역(4b)을 열처리하고 소오스 전극(7a) 및 드레인 전극(7b)을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하는 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET) 제조방법.
  5. 제 4 항에 있어서, 상기 제 1 단계의 고농도 불순물 영역(10)은 상기 반도체 기판(1)과 같은 형의 불순물인 것을 특징으로 하는 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET) 제조방법.
  6. 제 4 항에 있어서, 상기 4단계의 소오스 영역(4a)과 드레인 영역(4b)은 상기 반도체 기판(1)과 다른형의 고농도 불순물인 것을 특징으로 하는 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET) 제조방법.
  7. 제 4 항에 있어서, 상기 제 4 단계의 드레인 영역(4b)쪽에 위치한 비대칭 게이트 전극(6) 하단부는 반도체 기판(1)과 같은 불순물 형태를 갖는 상기 고농도 불순물 영역(10)인 것을 특징으로 하는 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(MOSFET) 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920023083A 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법 KR950013790B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019920023083A KR950013790B1 (ko) 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법
DE4340976A DE4340976B4 (de) 1992-12-02 1993-12-01 Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
JP5301757A JP2501418B2 (ja) 1992-12-02 1993-12-01 不均一ド―ピングチャンネルを有するｍｏｓ型電界効果トランジスタ及びその製造方法
US08/160,684 US5376570A (en) 1992-12-02 1993-12-02 Transistor having a nonuniform doping channel and method for fabricating the same
US08/310,264 US5502322A (en) 1992-12-02 1994-09-21 Transistor having a nonuniform doping channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023083A KR950013790B1 (ko) 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR940016937A true KR940016937A (ko) 1994-07-25
KR950013790B1 KR950013790B1 (ko) 1995-11-16

Family

ID=19344533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023083A KR950013790B1 (ko) 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법

Country Status (4)

Country Link
US (2) US5376570A (ko)
JP (1) JP2501418B2 (ko)
KR (1) KR950013790B1 (ko)
DE (1) DE4340976B4 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
US6057583A (en) * 1999-01-06 2000-05-02 Advanced Micro Devices, Inc. Transistor with low resistance metal source and drain vertically displaced from the channel
CN100375294C (zh) * 2001-04-13 2008-03-12 华邦电子股份有限公司 射频(rf)放大器电路及金属氧化物半导体场效晶体管器件
KR100593445B1 (ko) 2004-02-13 2006-06-28 삼성전자주식회사 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
KR100843712B1 (ko) * 2007-02-26 2008-07-04 삼성전자주식회사 활성 영역 내 채널 불순물 확산 영역과 자기 정렬하는데적합한 게이트 패턴을 가지는 트랜지스터들 및 그의형성방법들

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JPS6467966A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Semiconductor device
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
JPH05206459A (ja) * 1992-01-29 1993-08-13 Nec Corp 半導体装置およびその製造方法
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
JPH06224429A (ja) 1994-08-12
DE4340976B4 (de) 2007-08-02
US5502322A (en) 1996-03-26
KR950013790B1 (ko) 1995-11-16
DE4340976A1 (de) 1994-06-23
JP2501418B2 (ja) 1996-05-29
US5376570A (en) 1994-12-27

Similar Documents

Publication Publication Date Title
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR920022537A (ko) 감소된 기생 캐패시턴스를 갖는 보호형 프로그램가능 트랜지스터 및 그의 제조방법
KR950034843A (ko) 절연 게이트 전계효과 트랜지스터 및 그 제조방법
KR930006977A (ko) 반도체 장치 및 그 제조 방법
KR940016937A (ko) 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조방법
JPS63266882A (ja) 縦型絶縁ゲ−ト電界効果トランジスタ
KR920009980B1 (ko) 반도체장치
JPS5522831A (en) Manufacturing of semiconductor device
KR100239420B1 (ko) 반도체 소자 및 그의 제조 방법
KR940016927A (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOS-FET) 제조방법
KR940004415B1 (ko) Mos fet 제조방법 및 그 구조
JPS6410672A (en) Vertical mosfet
KR970054387A (ko) 모스트랜지스터 제조 방법
KR890004979B1 (ko) 고전압 반도체 소자
KR930005272A (ko) Ldd형 mos 트랜지스터 및 그의 제조방법
KR940008118A (ko) 게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법
KR910006701B1 (ko) 드레인 블렉다운 전압을 향상시킨 n-채널 mosfet
KR970077366A (ko) 고전압 트랜지스터의 제조방법
KR970004073A (ko) 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법
KR960019608A (ko) 반도체 소자의 트랜지스터 제조방법
KR970013120A (ko) 박막 트랜지스터 및 그 제조 방법
JPH05183131A (ja) 薄膜トランジスタ
KR970072477A (ko) 모오스 트랜지스터의 구조 및 제조방법
KR950004577A (ko) 동일기판에 바이폴라 및 모스소자를 형성하는 방법 및 장치
KR940003022A (ko) 폴리실리콘 박막 트랜지스터를 이용한 마스크 롬의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 17

EXPY Expiration of term