DE4340976A1 - Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung - Google Patents

Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung

Info

Publication number
DE4340976A1
DE4340976A1 DE4340976A DE4340976A DE4340976A1 DE 4340976 A1 DE4340976 A1 DE 4340976A1 DE 4340976 A DE4340976 A DE 4340976A DE 4340976 A DE4340976 A DE 4340976A DE 4340976 A1 DE4340976 A1 DE 4340976A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
trench
region
high density
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4340976A
Other languages
English (en)
Other versions
DE4340976B4 (de
Inventor
Dae Sub Jung
Bong Kyoon Joo
Sang Yong Kim
Han Sub Yoon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4340976A1 publication Critical patent/DE4340976A1/de
Application granted granted Critical
Publication of DE4340976B4 publication Critical patent/DE4340976B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft allgemein einen Metall-Oxid- Halbleiter-Feldeffekt-Transistor (hiernach MOSFET genannt), der im allgemeinen in unterschiedlichen Halbleitererzeugnissen verwendet wird, und insbesondere einen MOSFET mit einem ungleichmäßig dotierten Kanal und ein Verfahren zur Herstellung desselben.
Hiernach wird zum besseren Verständnis der Erfindung ein herkömmlicher MOSFET mit geringfügig dotierten Drain (hiernach "LDD") mit Bezugnahme auf die Fig. 3 kurz beschrieben. In Fig. 3 bezeichnen das Bezugszeichen 1 ein Halbleitersubstrat, das Bezugszeichen 2 einen Kanal, 3 einen Gateoxidfilm, 4a einen Sourcebereich mit hoher Dichte, 4b einen Drainbereich mit hoher Dichte, 5a einen Sourcebereich mit geringer Dichte, 5b einen Drainbereich mit geringer Dichte, 6 eine Gate-Elektrode, 7a eine Source-Elektrode und 7b eine Drain-Elektrode.
Für die Herstellung eines Halbleiterbauelements mit Submikrometerstruktur ist ein Verfahren erforderlich, mit dem bei der Verkleinerung des Halbleiterbauelements dessen hohe Leistungsfähigkeit aufrechterhalten und die Betriebssicherheit des Bauelements sichergestellt werden können.
Insbesondere werden, wenn diese Miniaturisierung in Richtung höherer Integrationsdichte voranschreitet, physikalische Grenzen erreicht. Zum Beispiel werden Charakteristiken des Bauelements, wie Kurzkanaleffekt, drainbedingte Sperrschichtherabsetzung und Durchgriff aufgrund der geringen Dicke des Gateoxidfilmes und der kurzen Kanallänge verschlechtert, so daß der Normalbetrieb des Bauelements nicht gewährleistet werden kann.
Um diese Probleme zu lösen, wurde ein Versuch gemacht, indem die Dichte der Verunreinigungsionen für den Kanal erhöht wurde. Diese Lösungsmethode verursacht jedoch, daß die Elektronenbeweglichkeit herabgesetzt wird, wodurch die Steilheit (das Verhältnis der Gatestromveränderung zu der Gatespannungsveränderung) des Kanals, die elektrischen Stromcharakteristiken und die Betriebssicherheit des Bauelements verschlechtert werden.
Durch die Erfindung wird dementsprechend die Aufgabe gelöst, die oben erwähnten, vom Stand der Technik bekannten Probleme zu vermeiden, und einen MOSFET mit einem ungleichmäßig dotierten Kanal zu schaffen, mit dem die Verschlechterung der Steilheit und der elektrischen Stromcharakteristiken verhindert werden kann und welcher hinsichtlich der Kanallänge- und Durchgreifcharakteristiken verbessert ist. Ferner soll ein Verfahren zur Herstellung des MOSFET bereitgestellt werden.
Entsprechend einem Aspekt der Erfindung wird diese Aufgabe durch die Bereitstellung eines einen ungleichmäßig dotierten Kanal aufweisenden Transistors gelöst, welcher einen Gateoxidfilm, der auf einem mit einem Graben versehenen Halbleitersubstrat angeordnet ist; eine auf dem Gateoxidfilm in dem Graben und in dessen Umgebung angeordnete Gate-Elektrode vorbestimmter Größe, wobei die Gate-Elektrode an der einen Seite des Grabens mit einem im Querschnitt längeren Teil über den Graben hinausragt als an der anderen Seite, so daß die Gate-Elektrode relativ zu der in der Quermitte des Grabens verlaufenden Achse asymmetrisch ist; einen Sourcebereich, der in einem vorbestimmten Bereich des Halbleitersubstrats dem weniger weit hinausragenden Teil der Gate-Elektrode benachbart ausgebildet ist; einen Kanalbereich hoher Dichte, der durch Dotieren von Verunreinigungen, welche von demselben Typ wie das Halbleitersubstrat sind, in einen vorbestimmten Bereich des Halbleitersubstrats unter dem längeren Teil der Gate-Elektrode ausgebildet ist; und einen Drainbereich aufweist, der in einem vorbestimmten Bereich des Halbleitersubstrats, dem Kanalbereich hoher Dichte benachbart ausgebildet ist.
Entsprechend einem anderen Aspekt der Erfindung wird die oben beschriebene Aufgabe durch die Bereitstellung eines Verfahrens zur Herstellung des Transistors gelöst, wobei das Verfahren die folgenden Verfahrensschritte aufweist: Anordnen eines Pufferoxidfilmes auf einem Halbleitersubstrat, das durch die Bildung eines Feldoxidfilmes auf dem Halbleitersubstrat in einen Bauelementen-Trennungsbereich und einen aktiven Bereich unterteilt wird; geringfügiges Dotieren des Halbleitersubstrats mit Verunreinigungen hoher Dichte, welche von demselben Typ wie das Halbleitersubstrat sind, um einen Kanalbereich hoher Dichte auszubilden; Ausbilden eines Grabens in dem Kanalbereich hoher Dichte auf der Oberseite des Halbleitersubstrats in einer solchen Tiefe, daß das Halbleitersubstrat am Boden des Grabens freiliegt; Anordnen eines Gateoxidfilmes über dem freiliegenden Halbleitersubstratteil in dem Graben und über dem Kanalbereich hoher Dichte; Anordnen eines Polysiliziumfilmes über den gesamten Gateoxidfilm hin; Strukturieren des Polysiliziumfilmes, um eine Gate-Elektrode vorbestimmter Größe auf dem Gateoxidfilm in dem Graben und in dessen Nachbarschaft auszubilden, derart, daß der Polysiliziumfilm unterschiedlich weit über die Seitenränder des Grabens hinaus steht und daher asymmetrisch ist; Dotieren des Kanalbereichs hoher Dichte mit Verunreinigungen hoher Dichte, welche von einem von dem Typ des Halbleitersubstrats abweichenden Typ sind, derart, daß ein Sourcebereich und ein Drainbereich ausgebildet werden, und derart, daß diese abweichenden Verunreinigungen nicht in den unter dem weiter vorstehenden Teil der Gate-Elektrode ausgebildeten Kanalbereich hoher Dichte des Halbleitersubstrats implantiert werden, wobei der Drainbereich dem Kanalbereich hoher Dichte benachbart ist.
Hiernach wird eine bevorzugte Ausführungsform der Erfindung mit Bezugnahme auf die Zeichnung detailliert beschrieben, in der die gleichen Bezugszeichen einander entsprechende Teile bezeichnen.
Fig. 1 zeigt schematisch in Querschnittsansicht die Struktur eines erfindungsgemäßen MOSFET. Der erfindungsgemäße MOSFET weist einen ungleichmäßig dotierten Kanal auf, welcher eine Verschlechterung der Steilheit und der elektrischen Stromcharakteristiken verhindert und hinsichtlich der Kanallänge und der Durchgreifcharakteristiken verbessert ist. Der MOSFET weist ein Halbleitersubstrat 1 mit einem Graben 11 auf, welcher mit einem Gateoxidfilm 12 abgedeckt ist. Eine Gate-Elektrode 6 vorbestimmter Größe ist in dem Graben 11 ausgebildet und erstreckt sich aus dem Graben 11 nach außen. Dabei erstreckt sich die Gate-Elektrode 6 an der einen Seite des Grabens 11 weiter als an dessen anderen Seite über den Graben hinaus, so daß die Gate-Elektrode 6 bezogen auf die in der Mitte des Grabens 11 verlaufenden Achse asymmetrisch ist. Ein Sourcebereich 4a ist in dem Halbleitersubstrat 1 dem kürzer vorstehenden Teil der Gate-Elektrode 6 benachbart ausgebildet. Ein Kanalbereich 10 mit hoher Dichte ist durch Implantieren von Verunreinigungen, welche vom selben Typ wie das Halbleitersubstrat 1 sind, in einem vorbestimmten Bereich des Halbleitersubstrats 1 unter dem weiter vorstehenden Teil der Gate-Elektrode 6 ausgebildet. Ein Drainbereich 4b ist in einem vorbestimmten Bereich des Halbleitersubstrats 1, dem Kanalbereich 10 hoher Dichte benachbart ausgebildet.
Nun wird ein erfindungsgemäßes Verfahren zum Herstellen des MOSFET mit Bezugnahme auf die Fig. 2A bis 2F beschrieben, welche die Herstellungsschritte darstellen.
Zuerst wird das Halbleitersubstrat 1 in einen aktiven Bereich und einen Bauelementen-Trennungsbereich mit Hilfe eines Feldoxidfilmes unterteilt, wonach ein Pufferoxidfilm 9 über dem aktiven Bereich angeordnet wird, wie aus Fig. 2A ersichtlich ist.
Danach werden die Verunreinigungen hoher Dichte, welche vom gleichen Typ wie das Halbleitersubstrat 1 sind, in das Halbleitersubstrat 1 etwas implantiert, wie mit den Pfeilen gezeigt, um die Schwellenspannung zu kontrollieren. Hierdurch wird ein Kanalbereich hoher Dichte in dem Halbleitersubstrat 1 ausgebildet, wie aus Fig. 2B ersichtlich.
Fig. 2C zeigt einen Graben 11, welcher in dem Kanalbereich 10 hoher Dichte oben auf dem Halbleitersubstrat ausgebildet wird, wobei der Graben 11 den Kanalbereich 10 in zwei Bereiche unterteilt. In dem Graben 11 liegt das Halbleitersubstrat frei.
Darauffolgend wird über dem Halbleitersubstrat 1, welches durch Ausbilden des Kanalbereichs 10 hoher Dichte und des Grabennbereichs 11 teilweise freiliegt, ein Gateoxidfilm 12 angeordnet, der sich auch über den Kanalbereich 10 hin erstreckt und dann seinerseits von einem Polysiliziumfilm 13 abgedeckt wird, wie aus Fig. 2D ersichtlich.
Fig. 2E zeigt den Prozeß der Ausbildung der Gate- Elektrode und der Source/Drainbereiche. Zu diesem Zweck wird der Polysiliziumfilm 13 zuerst einer Strukturierungs- oder Musterbehandlung unterworfen, derart, daß eine Gate- Elektrode 6, welche zu der Zentralachse des Grabens asymmetrisch ist, ausgebildet wird, und dann werden Verunreinigungen hoher Dichte, welche von einem von dem Typ des Halbleitersubstrats 1 abweichenden Typ sind, in den Kanalbereich 10 hoher Dichte, wie von den Pfeilen gezeigt, implantiert, um einen Sourcebereich 4a und einen Drainbereich 4b zu bilden, welche dann einer Wärmebehandlung unterworfen werden. Für die Musterbehandlung wird eine Maske benutzt, welche außer den Grubenbereich und die daran angrenzenden Teile den gesamten Polysiliziumfilm 13 abdeckt. Sodann wird der nicht von der Maske abgedeckte Teil des Polysiliziumfilms 13 weggeätzt, um auf dem Gateoxidfilm 12 eine Gate-Elektrode 6 auszubilden, welche den einen Kanalbereich 10 mehr, den anderen Kanalbereich 10 weniger und den Grabenbereich abdeckt. Hierdurch ergibt sich eine asymmetrische Form, wie aus Fig. 2E ersichtlich.
Wenn die Verunreinigungen abweichenden Typs in den Kanalbereich 10 hoher Dichte implantiert werden, um den Sourcebereich 4a und den Drainbereich 4b zu bilden, bleibt der Kanalbereich 10 hoher Dichte neben dem Drainbereich 4b erhalten und behält den gleichen Typ wie das Halbleitersubstrat 1. Dieser verbleibende, den identischen Typ aufweisenden Kanalbereich hoher Dichte ist zum Kontrollieren der Schwellenspannung fähig und verhindert den Durchgriff.
Schließlich wird, um die Gate-Elektrode 6 zu isolieren, die erhaltene Struktur mit einem Oxidfilm vollständig abgedeckt, der dann einer Strukturierungsbehandlung ausgesetzt wird, um einen Gateisolieroxidfilm 14 zu bilden, von dem die Oberseite und die Seitenränder der Gate-Elektrode 6 abgedeckt werden, wonach eine Source-Elektrode 7a und eine Drain- Elektrode 7b ausgebildet werden, wie aus Fig. 3F ersichtlich.
Der erfindungsgemäße MOSFET mit einer solchen Grabenstruktur weist einen Kanal auf, der länger als der der herkömmlichen LDD-Struktur ist. Zusätzlich werden Verunreinigungen gleichmäßig und geringfügig in alle Halbleitersubstratbereiche außer dem Drainbereich implantiert, so daß eine Steilheits- und Stromverringerung entsprechend der Erfindung verhindert werden kann. Ferner können gemäß der Erfindung mit dieser Struktur und den oben erwähnten Vorteilen der Kurzkanaleffekt und der Durchgriff verbessert werden, woraus folgt, daß die Betriebssicherheit des Bauelements verbessert wird.

Claims (3)

1. Transistor mit einem ungleichmäßig dotierten Kanal, mit:
einem Gateoxidfilm (12), der auf einem mit einem Graben (11) versehenen Halbleitersubstrat (1) angebracht ist;
einer Gate-Elektrode (6) bestimmter Größe, die auf dem Gateoxidfilm (12) in dem Graben (11) und in dessen Nachbarschaft angeordnet ist, wobei die Gate-Elektrode (6) an der einen Grabenseite weiter über den Graben (11) hinaussteht als an der anderen Grabenseite, so daß die Gate-Elektrode (6) zu der in der Mitte des Grabens (11) verlaufenden Achse asymmetrisch ist;
einem Sourcebereich (4a), der in einem vorbestimmten Bereich des Halbleitersubstrats (1) dem weniger weit hinausstehenden Teil der Gate-Elektrode (6) benachbart ausgebildet ist;
einem Kanalbereich (10) hoher Dichte, der durch Dotieren von Verunreinigungen, welche vom selben Typ sind wie das Halbleitersubstrat, in einen vorbestimmten Bereich des Halbleitersubstrats (1) unter dem weiter hinausstehenden Teil der Gate-Elektrode (6) gebildet ist; und
einem Drainbereich (4b), der in einem vorbestimmten Bereich des Halbleitersubstrats (1) dem Kanalbereich (10) hoher Dichte benachbart ausgebildet ist.
2. Verfahren zum Herstellen eines Transistors mit einem ungleichmäßig dotierten Kanal, bei welchem:
ein Pufferoxidfilm (9) auf einem Halbleitersubstrat (1) angeordnet wird, das durch Ausbildung eines Feldoxidfilmes auf dem Halbleitersubstrat (1) in einen Bauelementen- Trennungsbereich und einen aktiven Bereich unterteilt ist;
das Halbleitersubstrat (1) mit Verunreinigungen hoher Dichte etwas dotiert wird, welche desselben Typs wie das Halbleitersubstrat (1) sind, um einen Kanalbereich (10) hoher Dichte auszubilden;
ein Graben (11) in dem Kanalbereich (10) hoher Dichte auf der Oberseite des Halbleitersubstrats (1) mit einer solchen Tiefe ausgebildet wird, daß das Halbleitersubstrat (1) in dem Graben freiliegt;
ein Gateoxidfilm (12) über das freiliegende Halbleitersubstrat (1) in dem Graben und über dem Kanalbereich (10) hoher Dichte aufgebracht wird;
ein Polysiliziumfilm (13) über den ganzen Gateoxidfilm (12) hin aufgebracht wird;
der Polysiliziumfilm (13) strukturiert wird, um eine Gate- Elektrode (6) vorbestimmter Größe auf dem Gateoxidfilm (12) in dem Graben (11) und in dessen Nachbarschaft auszubilden, derart, daß der Polysiliziumfilm (13) über den Graben unterschiedlich weit seitlich hinausragt und daher asymmetrisch ist;
der Kanalbereich (10) hoher Dichte mit Verunreinigungen hoher Dichte dotiert wird, welche von einem von dem Typ des Halbleitersubstrats abweichenden Typ sind, derart, daß ein Sourcebereich (4a) und ein Drainbereich (4b) ausgebildet werden, und derart, daß diese abweichende Verunreinigungen nicht in den unter dem weiter hinaus ragenden Teil der Gate- Elektrode ausgebildeten Kanalbereich (10) hoher Dichte des Halbleitersubstrats (1) implantiert werden, wobei der Drainbereich (4b) dem Kanalbereich (10) hoher Dichte benachbart ist.
3. Verfahren nach Anspruch 3, bei dem der Kanalbereich (10) hoher Dichte ausgebildet wird, wenn Verunreinigungsionen in das Halbleitersubstrat (1) mit hoher Dichte implantiert werden, um eine Schwellenspannung zu kontrollieren.
DE4340976A 1992-12-02 1993-12-01 Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung Expired - Fee Related DE4340976B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920023083A KR950013790B1 (ko) 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법
KR92-23083 1992-12-02

Publications (2)

Publication Number Publication Date
DE4340976A1 true DE4340976A1 (de) 1994-06-23
DE4340976B4 DE4340976B4 (de) 2007-08-02

Family

ID=19344533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4340976A Expired - Fee Related DE4340976B4 (de) 1992-12-02 1993-12-01 Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung

Country Status (4)

Country Link
US (2) US5376570A (de)
JP (1) JP2501418B2 (de)
KR (1) KR950013790B1 (de)
DE (1) DE4340976B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
US6057583A (en) * 1999-01-06 2000-05-02 Advanced Micro Devices, Inc. Transistor with low resistance metal source and drain vertically displaced from the channel
CN100375294C (zh) * 2001-04-13 2008-03-12 华邦电子股份有限公司 射频(rf)放大器电路及金属氧化物半导体场效晶体管器件
KR100593445B1 (ko) 2004-02-13 2006-06-28 삼성전자주식회사 채널부 홀들 사이에 채널 영역을 갖는 트랜지스터들 및 그제조방법들
KR100843712B1 (ko) * 2007-02-26 2008-07-04 삼성전자주식회사 활성 영역 내 채널 불순물 확산 영역과 자기 정렬하는데적합한 게이트 패턴을 가지는 트랜지스터들 및 그의형성방법들

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JPS6467966A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Semiconductor device
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
JPH05206459A (ja) * 1992-01-29 1993-08-13 Nec Corp 半導体装置およびその製造方法
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
KR950013790B1 (ko) 1995-11-16
US5376570A (en) 1994-12-27
JP2501418B2 (ja) 1996-05-29
JPH06224429A (ja) 1994-08-12
KR940016937A (ko) 1994-07-25
US5502322A (en) 1996-03-26
DE4340976B4 (de) 2007-08-02

Similar Documents

Publication Publication Date Title
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE19807745B4 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10335100B4 (de) Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE102011085331A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4340976B4 (de) Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
DE3931127A1 (de) Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur
DE4441901C2 (de) MOSFET auf SOI-Substrat und Verfahren zu dessen Herstellung
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE4207913C2 (de) Metall-Oxid-Halbleiter-Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE19909815B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102006002438A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702