DE19909815B4 - Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Download PDF

Info

Publication number
DE19909815B4
DE19909815B4 DE19909815A DE19909815A DE19909815B4 DE 19909815 B4 DE19909815 B4 DE 19909815B4 DE 19909815 A DE19909815 A DE 19909815A DE 19909815 A DE19909815 A DE 19909815A DE 19909815 B4 DE19909815 B4 DE 19909815B4
Authority
DE
Germany
Prior art keywords
film
gate electrode
ions
silicon film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19909815A
Other languages
English (en)
Other versions
DE19909815A1 (de
Inventor
Akihiko Harada
Motoshige Igarashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19909815A1 publication Critical patent/DE19909815A1/de
Application granted granted Critical
Publication of DE19909815B4 publication Critical patent/DE19909815B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung mit einer Gateelektrode einer Mehrschichtstruktur, mit
einem Halbleitersubstrat (1),
einer aus einem Mehrschicht-Film (15a, 15b) gebildeten Gateelektrode (16), die auf einem Gateisolierfilm (2) auf der Oberfläche eines Halbleitersubstrates (1) gebildet ist, und
einem Paar von Dotierungsdiffusionsschichten (6, 7), die an der Oberfläche des Halbleitersubstrates (1) mittels einer Implantierung von geneigten Ionen gebildet sind, während die Gateelektrode (16) als Maske verwendet ist,
wobei die Dicke des untersten Filmes (15a) des Mehrschicht-Filmes (15a, 15b) größer ist als die Reichweite der Ionen in Richtung der Dicke in dem untersten Film (15a), wenn die Ionen in Seitenwände des Mehrschicht-Filmes (15a, 15b) mittels der Implantierung von geneigten Ionen implantiert werden.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren einer Halbleitervorrichtung. Speziell betrifft sie eine Struktur einer Gateelektrode eines MOS-Transistors oder ähnliches und ein Herstellungsverfahren der Gateelektrode.
  • Als Material für eine Gateelektrode eines MOS-Transistors wurde polykristallines Silizium allgemein verwendet. Wenn jedoch die Gateelektrode als Maske zum Implantieren von Ionen zum Herstellen einer Schicht mit diffundierter Dotierung verwendet wird, gibt es eine Schwierigkeit darin, daß die implantierten Ionen durch die Gateelektrode, d.h. eine Korngrenze in dem polykristallinen Silizium, hindurchgehen und in einem Kanalbereich des Transistors ankommen, wodurch die gewünschten Eigenschaften des Transistors verschlechtert werden.
  • Verschiedene Verfahren wurden zum Lösen der obigen Schwierigkeit vorgeschlagen.
  • 9 ist eine Querschnittsansicht, die die Struktur eines MOS-Transistors zeigt, der beispielsweise in der japanischen Patentanmeldung JP2-298074 beschrieben ist. In der Figur bezeichnet das Bezugszeichen 1 ein Halbleitersubstrat, bezeichnet 2 einen Gateoxidfilm, bezeichnet 3 ein erstes polykristallines Silizium oder einen ersten Polysiliziumfilm, bezeichnet 4 einen zweiten polykristallinen Siliziumfilm, bezeichnet 5 eine Gateelektrode, bezeichnet 6 einen Source-Bereich, bezeichnet 7 einen Drain-Bereich und bezeichnet 8 einen Kanal-Bereich.
  • Wie in 9 gezeigt ist, weist die Gateelektrode 5 des MOS-Transistors eine Mehrschicht-Filmstruktur auf, die den ersten polykristallinen Siliziumfilm 3 und den zweiten polykristallinen Siliziumfilm 4 aufweist, die sich voneinander in der Größe des Durchmessers ihrer Kristallkörner unterscheiden. Sogar wenn Ionen in das Halbleitersubstrat zum Erzeugen der Source-/Drain-Bereiche 6 und 7 implantiert werden, während die Gateelektrode 5 als Maske verwendet wird, bedingt die Mehrschichtstruktur vom Standpunkt der implantierten Ionen folglich, daß die Korngrenzendichte der Gateelektrode so erscheint, daß sie erhöht ist. Folglich wird das Durchdringen der Ionen durch die Korngrenze innerhalb der Gateelektrode abgebremst, wodurch verhindert wird, daß die Ionen in dem Kanal-Bereich 8 ankommen.
  • In einer solchen Struktur der herkömmlichen Gateelektrode werden die Dicke von jeder Schicht der Mehrschichtstruktur, speziell die Dicke und der Kristallkorndurchmesser des ersten polykristallinen Siliziumfilmes 3, der als unterer Film dient, nicht genau gesteuert. Folglich sind beispielsweise in einem Fall, in dem Ionen in einem großen Winkel bezüglich der Oberfläche des Substrates zum Bilden einer flachen Schicht mit diffundierten Dotierungen in einer Gate-Überlapp-LDD-Struktur implantiert werden, während die Gateelektrode als Maske verwendet wird, wie in 10 gezeigt ist, Ionen 9a vorhanden, die direkt in die Seitenwand des ersten polykristallinen Siliziumfilmes 3 implantiert werden. Die Ionen haben die Möglichkeit, durch die Korngrenze in dem polykristallinen Siliziumfilm 3 hindurchzugehen und in dem Kanal-Bereich anzukommen. Die in den Kanal-Bereich angekommenen Ionen bilden eine Dotierung 10 in dem Kanal-Bereich. Wenn das Potential der Gate-Elektrode ausgeschaltet wird, dient die Dotierung bzw. die Verunreinigung 10 als Pfad für einen elektrischen Strom, der von dem Source-Bereich zu dem Drain-Bereich fließt, wodurch ein Leckstrom des Aus-Zustandes verursacht wird. Der Leckstrom des Aus-Zustandes führt beispielsweise zu einem Löschen der in den Speicherzellen gespeicherten Information oder zu einem erhöhten Stromverbrauch und er verschlechtert beträchtlich die Eigenschaften des Transistors.
    •
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die eine Gateelektrode der Mehrschichtstruktur aufweist, die das Durchdringen von Ionen (im folgenden als geneigte Ionen bezeichnet), die über eine Korngrenze in einen Kanalbereich wandern, verhindert, sogar zur Zeit der Implantierung der geneigten Ionen in einem großen Winkel bezüglich dem Substrat.
  • Weiterhin soll eine Halbleitervorrichtung bereitgestellt werden, die eine Gateelektrode der Mehrschichtstruktur aufweist, die das Durchdringen von geneigten Ionen über eine Korngrenze bis zu einem Kanalbereich als Ergebnis der Implantierung von geneigten Ionen verhindert und die einen geringeren Widerstand aufweist.
  • Weiterhin soll ein Herstellungsverfahren einer Halbleitervorrichtung mit einer Mehrschichtstruktur vorgesehen werden, die das Durchdringen von geneigten Ionen über eine Korngrenze bis zu einem Kanalbereich sogar zur Zeit der Implantierung von geneigten Ionen in einem großen Winkel verhindert.
  • Weiterhin soll ein Herstellungsverfahren einer Halbleitervorrichtung mit einer Gateelektrode einer Mehrschichtstruktur vorgesehen werden, die das Durchdringen von geneigten Ionen über eine Korngrenze in einen Kanalbereich als Ergebnis der Implantierung von geneigten Ionen verhindert und die einen geringeren Widerstand aufweist.
  • Die Aufgabe wird durch die Halbleitervorrichtung des Anspruches 1 oder durch das Herstellungsverfahren einer Halbleitervorrichtung des Anspruches 4 gelöst.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Entsprechend einem ersten Aspekt der vorliegenden Erfindung ist eine Halbleitervorrichtung vorgesehen, die eine Gateelektrode der Mehrschichtstruktur aufweist, die ein Halbleitersubstrat, eine aus einem Mehrschichtfilm gebildete Gateelektrode, die auf der Oberfläche des Halbleitersubstrates auf einem Gateisolierfilm gebildet ist, ein Paar von Schichten diffundierter Dotierung, die an der Oberfläche des Halbleitersubstrates mittels Implantierung von geneigten Ionen gebildet sind, während die Gateelektrode als Maske verwendet wird, enthält, wobei die Dicke des untersten Filmes des Mehrschichtfilmes größer ist als die Reichweite der Ionen in einer Richtung der Dicke des untersten Filmes, wenn die Ionen in die Seitenwände des Mehrschichtfilmes mittels der Implantierung mit geneigten Ionen implantiert werden.
  • Bei der Halbleitervorrichtung kann die Gateelektrode eine Zweischicht-Filmstruktur aufweisen, die einen unteren Film, der aus einem amorphen Silizium gebildet ist, und einen oberen Film, der aus einem polykristallinen Siliziumfilm gebildet ist, aufweist.
  • Bei der Halbleitervorrichtung kann die Gateelektrode eine Zweischicht-Filmstruktur aufweisen, die einen unteren Film und einen oberen Film aufweist, wo bei der obere Film einen ersten oberen Film aufweist und einen zweiten oberen Film aufweist, der derart vorgesehen ist, daß er die Seitenwände des ersten oberen Filmes umgibt.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung weist ein Herstellungsverfahren einer Halbleitervorrichtung mit einer Gateelektrode der Mehrschichtstruktur die Schritte des Bildens einer Gateelektrode aus einem Mehrschichtfilm auf der Oberfläche eines Halbleitersubstrates auf einem Gateisolierfilm, des Bildens eines Paares von Schichten mit diffundierter Dotierung an dem Halbleitersubstrat durch Implantieren von geneigten Ionen, während die Gateelektrode als Maske verwendet wird, und des Bildens des untersten Filmes des Mehrschichtfilmes in einer solchen Art, daß die Dicke des untersten Filmes größer ist als die Reichweite der Ionen in einer Richtung der Dicke in dem untersten Film, wenn die Ionen in die Seitenwände des untersten Filmes mittels der Implantierung mit geneigten Ionen implantiert werden, auf.
  • Bei dem Herstellungsverfahren einer Halbleitervorrichtung mit einer Gateelektrode der Mehrschichtstruktur kann der Schritt des Bildens einer Gateelektrode die Schritte des Bildens eines untersten Filmes aus einem amorphen Siliziumfilm auf dem Halbleitersubstrat und des Bildens eines oberen Filmes aus einem polykristallinen Siliziumfilm auf dem unteren Film aufweisen.
  • Bei dem Herstellungsverfahren einer Halbleitervorrichtung mit einer Gateelektrode der Mehrschichtstruktur kann der untere Film, der aus einem amorphen Siliziumfilm gebildet ist, durch Ionenimplantierung von Sauerstoff oder Silizium in den polykristallinen Siliziumfilm gebildet werden.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsformen anhand der Figuren. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Teile. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur entsprechend einer Ausführungsform 1 in einem Herstellungszustand direkt nach dem Bilden der flachen Source-/Drain-Bereiche zeigt;
  • 2 eine vergrößerte Querschnittsansicht, die die Struktur eines MOS-Transistors mit eine Gateüberlapp-LDD-Struktur entsprechend der Ausführungsform 1 zeigt;
  • 3 eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur entsprechend der Ausführungsform 1 direkt nach der Bildung eines Seitenwandabstandshalters zeigt;
  • 4 eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur entsprechend der Ausführungsform 1 zeigt, bei dem tiefe Source- und Drain-Bereiche gebildet sind;
  • 5A–5E Querschnittsansichten, die das Herstellungsverfahren eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur entsprechend der Ausführungsform 1 zeigen;
  • 6 eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur entsprechend einer Ausführungsform 2 zeigt, bei der flache Source- und Drain-Bereiche gebildet sind;
  • 7A–7F Querschnittsansichten, die das Herstellungsverfahren eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur entsprechend der Ausführungsform 2 zeigen;
  • 8A–8C Querschnittsansichten, die das Herstellungsverfahren einer Gateelektrode einer Zweischicht-Filmstruktur entsprechend einer Ausführungsform 3 zeigen;
  • 9 eine Querschnittsansicht, die eine Struktur eines herkömmlichen MOS-Transistors zeigt;
  • 10 eine Querschnittsansicht, die eine Struktur eines herkömmlichen MOS-Transistors bei dem Vorgang der Ionenimplantierung zeigt.
  • Ausführungsform 1
  • 1 ist eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur, der eine Gateelektrode einer Zweischicht-Struktur entsprechend der Ausführungsform 1 aufweist, in einem Zustand direkt nach der Bildung der flachen Source- und Drain-Bereiche zeigt.
  • In der Figur bezeichnet das Bezugszeichen 1 ein Halbleitersubstrat, bezeichnet 2 einen Gateoxidfilm, bezeichnet 6 einen flachen Source-Bereich, bezeichnet 8 einen Kanalbereich, bezeichnet 15a einen amorphen Siliziumfilm, bezeichnet 15b einen polykristallinen Siliziumfilm, bezeichnet 17a ein Kristallkorn des amorphen Siliziumfilmes 15a und bezeichnet 18 ein Kristallkorn des polykristallinen Siliziumfilmes 15b.
  • Die Gateelektrode des MOS-Transistors weist auf dem Gateoxidfilm 2 eine Zweischicht-Filmstruktur auf, die den amorphen Siliziumfilm 15a als einen unteren Film und den polykristallinen Siliziumfilm 15b als einen oberen Film aufweist. Die Dicke des amorphen Siliziumfilmes 15a, die in der Figur mit T bezeichnet ist, ist derart eingestellt, daß sie größer wird als die Reichweite der Ionen innerhalb des Filmes, wenn die geneigten Ionen in die Seitenwand des amorphen Siliziumfilmes 15a zum Bilden des Source- und Drain-Bereiches 6 und 7 implantiert werden, während die Gateelektrode als Maske verwendet wird.
  • Wie in 1 gezeigt ist, ist in der Gateelektrode entsprechend der Ausführungsform 1 die Dicke des amorphen Siliziumfilmes 15a, die in der Figur mit T bezeichnet ist, derart eingestellt, daß sie größer ist als die Reichweite der Ionen in der Richtung der Dicke innerhalb des amorphen Siliziumfilmes 15a, wenn die geneigten Ionen in die Seitenwand des amorphen Siliziumfilmes 15a mit einem großen Winkel zum Bilden des flachen Source- und Drain-Bereiches 6 und 7 implantiert werden, während die Gateelektrode als Maske verwendet wird. Folglich wird verhindert, daß die geneigten Ionen durch bzw. über die Korngrenze hindurchdringen und in den Kanalbereich 8 gelangen. Hier bedeutet der Ausdruck Reichweite eine mittlere Entfernung, die die Ionen in dem Film zurücklegen, und die Verteilung der nacheinander implantierten Ionen nimmt eine im wesentlichen Gauß-Verteilung an, die bezüglich der Reichweite zentriert ist bzw. deren Maximum bei der Reichweite liegt. Eine Kristallkorngröße des polykristallinen Siliziumfilmes 15b wird bevorzugt so viel wie möglich verglichen mit der des amorphen Siliziumfilmes 15a zum Reduzieren des Widerstandes der Gateelektrode erhöht.
  • Der Grund dafür wird nun im folgenden detaillierter beschrieben.
  • 2 ist eine vergrößerte Querschnittsansicht, die konzeptionell die Reichweite der geneigten Ionen in dem amorphen Siliziumfilm 15a zeigt, wenn die Ionen in die Seitenwände des unteren amorphen Siliziumfilmes 15a in einem großen Winkel zum Bilden von flachen Source-/Drain-Bereichen implantiert werden, während die Gateelektrode 16, die in 1 gezeigt ist, als Maske verwendet wird.
  • In 2 bezeichnen die Bezugszeichen 9a bis 9c geneigte Ionen, die fortlaufend an entsprechenden Positionen der Seitenwand des amorphen Siliziumfilmes 15a implantiert werden.
  • In 2 werden die geneigten Ionen in einem Winkel mit einer vorbestimmten Energie implantiert, die einen vorbestimmten großen Winkel θ bezüglich einer Linie senkrecht zu der Oberfläche des Halbleitersubstrates 1 und die Tiefe RPSi des flachen Source- und Drain-Bereiches 6 und 7 bestimmen. Von diesen geneigten Ionen dringen die Ionen 9a bis 9c, die in die Seitenwand des amor phen Siliziumfilmes 15a implantiert werden, durch die Korngrenze in dem Film in der Richtung, die durch die gestrichelten Pfeile gezeigt ist, hindurch. Die Ionen bleiben stehen, nachdem sie sich nur entlang einer gewissen Reichweite entsprechend der Qualität (d.h. der Kristallkorngröße) des Filmes, in dem sich die Ionen bewegen, bewegt haben. Von diesen Ionen bildet das Ion 9c, das in dem Halbleitersubstrat 1 stehen bleibt, eine Schicht mit diffundierter Dotierung bzw. eine Dotierungsdiffusionsschicht in einem Überlappabschnitt zwischen dem Halbleitersubstrat und der Gateelektrode 16. Das Ion 9b, das genau an der Oberfläche des Halbleitersubstrates 1 stehen geblieben ist, bestimmt die Länge ΔL der Überlappung.
  • Genauer wird eine unerwünschte Dotierung, die sonst durch Durchdringen der geneigten Ionen durch die Korngrenze in den Kanalbereich 8 erzeugt werden würde, verhindert, solange die Dicke T des amorphen Siliziumfilmes 15a derart eingestellt ist, daß sie größer ist als zumindest die Dicke „t" in 2, die einer Komponente in der Richtung der Dicke der Reichweite RPb in dem amorphen Siliziumfilm 15a entspricht. Der Grund dafür liegt darin, daß sich ein Ion, wie z.B. das Ion 9a, das an einer Position eintritt, die höher ist als die obere Linie, die die Dicke „t" in 2 bezeichnet, nur entlang der Reichweite RPb innerhalb des Siliziumfilmes 15a bewegt und in dem amorphen Siliziumfilm 15b abgebremst wird bzw. stehen bleibt. Daher kommt das Ion 9a nicht in dem Kanal-Bereich 8a an. Im Gegensatz dazu bildet das Ion 9c, das an einer Position eintritt, die niedriger ist als die untere bzw. obere Linie, die die Dicke „t" in 2 bezeichnet, nur eine Schicht einer diffundierten Dotierung in der Überlappung in der Art, wie vorher erwähnt wurde.
  • Die Länge ΔL der Überlappung kann auf einen beliebigen Wert, der benötigt wird, eine gewünschte Eigenschaft für einen Transistor einer gewünschten Größe sicherzustellen, durch Steuern des Winkels θ der Ionenimplantierung und der Korngröße des Kristalles des amorphen Siliziumfilmes 15a eingestellt werden. Zum Reduzieren der Länge ΔL der Überlappung wird beispielsweise so lange die Korngröße des Kristalles des amorphen Siliziumfilmes 15a reduziert wird, der Bereich RPb des Ions 9b, das in der Seitenwand des amorphen Sili ziumfilmes 15a implantiert wird und die Länge ΔL der Überlappung bestimmt, reduziert. Folglich wird die Länge ΔL ebenfalls reduziert. Zu dieser Zeit wird die minimale benötigte Dicke „t" des amorphen Siliziumfilmes 15a ebenfalls entsprechend reduziert. Alternativ kann, solange der Implantierungswinkel θ reduziert wird, die Länge ΔL ähnlich reduziert werden. Jedoch wird zu dieser Zeit die minimale benötigte Dicke „t" des amorphen Siliziumfilmes 15a größer.
  • Als nächstes wird erklärt, daß ein Seitenwandabstandshalter bzw. Seitenabstandshalter weiter auf jeder Seite der Gateelektrode gebildet wird und tiefe Source- und Drain-Bereiche einer Gateüberlapp-LDD-Struktur gebildet werden, während die Gateelektrode und die Seitenabstandshalter als Masken verwendet werden.
  • 3 ist eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur direkt nach der Bildung eines Seitenabstandshalters auf jeder Seite der Gateelektrode zeigt.
  • 4 ist eine Querschnittsansicht, die die Struktur eines MOS-Transistors mit einer Gateüberlapp-LDD-Struktur zeigt, bei der tiefe Source- und Drain-Bereiche durch Ionenimplantierung gebildet sind, während die Gateelektrode und ihre Seitenabstandshalter als Maske verwendet werden.
  • In beiden Figuren bezeichnet das Bezugszeichen 10 einen Seitenabstandshalter und bezeichnet 19 ein Ion, das sich senkrecht zu dem Halbleitersubstrat 1 während der Ionenimplantierung bewegt (im folgenden als senkrechtes Ion bezeichnet). Die Bezugszeichen, die die gleichen sind wie die, die in 1 oder 2 verwendet werden, bezeichnet identische oder entsprechende Elemente.
  • In 3 sind an beiden Seitenwänden der Gateelektrode 16 der Zweischicht-Filmstruktur, die in 1 gezeigt ist, die Seitenabstandshalter 10 aus z.B. Siliziumoxid gebildet. Dann wird, da eine Hochtemperatur-Wärmebehandlung zum Bilden der Seitenabstandshalter benötigt wird, der amorphe Siliziumfilm 15a wieder derart kristallisiert, daß die Kristallkörner des amorphen Silizium filmes zu Kristallkörner 17b aufgewachsen werden. Im Gegensatz dazu werden die Kristallkörner 18 des polykristallinen Siliziumfilmes 15b nicht beeinflußt durch die Wärmebehandlung und bleiben unverändert.
  • Die Erfinder der vorliegenden Erfindung haben herausgefunden, daß das Phänomen, daß nur die Körner eines amorphen Siliziumfilmes einer solchen Mehrschicht-Filmstruktur, die einen polykristallinen Siliziumfilm und einen amorphen Siliziumfilm aufweist, während der Wärmebehandlung aufgewachsen werden, einzigartig für eine Kombination des polykristallinen Siliziumfilmes und des amorphen Siliziumfilmes ist. Wie später beschrieben wird, führt die Verwendung eines solchen Phänomens zu einer Reduzierung des Widerstandes der Gateelektrode.
  • Als nächstes werden in 4 die Gateelektrode 16 und ihre Seitenabstandshalter 10 als Masken zum Bilden des tiefen Source- und Drain-Bereiches 12 und 13 durch Ionenimplantierung verwendet. Zu dieser Zeit werden die Kristallkörner des amorphen Siliziumfilmes 15a aufgewachsen, wodurch drastisch die Verhinderung des Durchdringens der implantierten Ionen 19 durch die Korngrenze verschlechtert wird. Jedoch werden durch Verwenden der unveränderten Eigenschaft der Kristallkörner 18 des polykristallinen Siliziumfilmes 15b die Kristallkörner 18 vorher bis zu einer solchen Größe gewachsen, daß verhindert wird, daß die implantierten Ionen 19 durch den amorphen Siliziumfilm und den polykristallinen Siliziumfilm hindurchgehen, und daß verhindert wird, daß dieselben in dem Kanalbereich ankommen. Zu dieser Zeit führt das Aufwachsen der Kristallkörner des amorphen Siliziumfilmes 15a gleichzeitig zu einer Reduzierung des Widerstands der Gateelektrode und einer Verbesserung der Antworteigenschaft des Transistors.
  • Als nächstes wird ein Herstellungsverfahren des MOS-Transistor mit der Gateüberlapp-LDD-Struktur im Detail beschrieben.
  • 5A bis 5E sind Querschnittsansichten, die das Herstellungsverfahren des MOS-Transistors mit der Gateüberlapp-LDD-Struktur entsprechend der Ausführungsform 1 zeigen.
  • Wie in 5A ersichtlich ist, wird der Gateisolierfilm 2 auf dem Halbleitersubstrat 1 mit einer Dicke von 5 bis 6 nm gebildet und wird mittels einem CVD bei ungefähr 500°C ein amorpher Siliziumfilm als unterer Film 15a auf dem Gateisolierfilm 2 mit einer Dicke von 40 bis 50 nm gebildet. Danach wird mittels dem CVD bei 550 bis 600°C ein polykristalliner Siliziumfilm auf dem amorphen Siliziumfilm als ein oberer Film 15b mit einer Dicke von 200 bis 300 nm gebildet. Die Korndurchmesser des amorphen Siliziumfilmes und des polykristallinen Siliziumfilmes werden durch Eindringen von Dotierungen, wie z.B. Phosphor oder Bor, in das Substrat mit einer Dosis von 4 × 1020 cm–2 bis 6 × 1020 cm–2 gesteuert.
  • Die Dicke des unteren Filmes 15a ist derart eingestellt, daß sie größer ist als die Reichweite der geneigten Ionen in der Richtung der Dicke innerhalb des unteren Filmes zur Zeit der Implantierung von geneigten Ionen, wie später beschrieben wird. Der Korndurchmesser des unteren Filmes ist derart gesteuert, daß es möglich wird, eine gewünschte Überlapplänge ΔL zu erzielen. Weiterhin wird der Korndurchmesser des oberen Filmes 15b derart gesteuert, daß er ein so großer Durchmesser wie möglich ist, um den Widerstand der Gateelektrode zu reduzieren. Jedoch wird der Korndurchmesser derart gesteuert, daß er klein genug wird, das Durchdringen der Ionen zu dem Kanalbereich in der Stufe des Bildens des tiefen Source- und Drain-Bereiches zu verhindern, wie später beschrieben wird.
  • Als nächstes wird, wie in 5B gezeigt ist, ein gewünschtes Resistmuster 20, das als Maske zu verwenden ist, gebildet. Dann werden der Gateisolierfilm 2, der aus einem Siliziumoxid gebildet ist, der amorphe Siliziumfilm 15a, der als unterer Film dient, und der polykristalline Siliziumfilm 15b, der als oberer Film dient, derart geätzt, daß eine Gateelektrode 15 einer Zweischicht-Filmstruktur mit einer Gatelänge L von beispielsweise 0,25 μm gebildet wird.
  • Als nächstes werden, wie in 5C gezeigt ist, Borionen in das Halbleitersubstrat in einem Winkel von 45° bezüglich der Oberfläche des Substrates mit einer Energie von 15 bis 25 KeV und einer Dosis von 0,8 × 1013 cm–2 bis 1,5 × 1013 cm–2 implantiert, während die Gateelektrode 16 als Maske verwendet wird, wodurch der flache Source- und Drain-Bereich 6 und 7 mit einer gewünschten Tiefe RPSi und einer gewünschten Überlapplänge ΔL gebildet werden. In einem Fall, in dem Ionen mit den Bedingungen, d.h. der Dicke und dem Kristallkorndurchmesser des amorphen Siliziumfilmes 15a, wie oben erwähnt ist, implantiert werden, nimmt die Länge ΔL der Überlappung einen Wert von ungefähr 0,03 μm an.
  • Als nächstes wird, wie in 5D gezeigt ist, der Siliziumoxidfilm 10 mit einer Dicke von 80 bis 100 nm über der gesamten Oberfläche des Halbleitersubstrates 1 derart gebildet, daß die Gateelektrode 16 bedeckt wird. Danach wird der Siliziumoxidfilm 10 zurückgeätzt, so daß der Siliziumoxidfilm nur an beiden Seitenwänden der Gateelektrode 16 zurückgelassen wird. Als Ergebnis werden Seitenabstandshalter 10 gebildet.
  • Als nächstes werden, wie in 5E gezeigt ist, die tiefen Source- und Drainbereiche 12 und 13 durch Implantieren von Phosphorionen in das Substrat 1 mit einem Winkel von 7° bezüglich der Oberfläche des Substrates 1, einer Energie von 30 bis 40 KeV und einer Dosis von 1 × 1013 cm–2 bis 4 × 1013 cm–2 implantiert, während die Gateelektrode 16 und die Seitenabstandshalter 10 als Masken verwendet werden. Als Ergebnis wird ein MOS-Transistor mit einer Gateüberlapp-LDD-Struktur fertiggestellt.
  • Obwohl in der Ausführungsform 1 der polykristallinen Siliziumfilm 15b als der obere Film verwendet wird, kann ein Metallfilm mit hohem Schmelzpunkt oder ein Silizidfilm verwendet werden. In einem solchen Fall führt die vorliegende Erfindung zu dem Vorteil, den Widerstand der Gateelektrode in einem viel größeren Ausmaß reduzieren zu können.
  • Obwohl in der Ausführungsform 1 eine Gateelektrode der Zweischicht-Filmstruktur verwendet wird, kann ebenfalls weiter eine Gateelektrode mit einer Mehrschicht-Filmstruktur von drei Schichten oder mehr verwendet werden. In diesem Fall kann ebenfalls ein vorteilhaftes Ergebnis ähnlich zu dem, das in der Ausführungsform erzielt wird, erzielt werden.
  • Ausführungsform 2
  • 6 ist eine vergrößerte Querschnittsansicht, die konzeptionell die Reichweite der geneigten Ionen in den Filmen einer Gateelektrode zeigt, wenn die Ionen in die Seitenwände der Gateelektrode in einem großen Winkel zum Bilden eines flachen Source-/Drain-Bereiches in einem MOS-Transistor der Gateüberlapp-LDD-Struktur mit einer Gateelektrode einer Zweischicht-Filmstruktur entsprechend der Ausführungsform 2 implantiert werden, während die Gateelektrode als Maske verwendet wird.
  • In 6 bezeichnen die Bezugszeichen 9a bis 9c geneigte Ionen, die an Positionen der Seitenwände des amorphen Siliziumfilmes 15a eintreten, bezeichnet 15c einen Metallfilm mit einem hohen Schmelzpunkt, wie z.B. ein Wolframfilm, und bezeichnet 21 einen Siliziumoxidfilm mit einem Kristallkorn, dessen Durchmesser gleich zu oder kleiner ist als der des amorphen Siliziumfilmes 15a. Die Bezugszeichen, die die gleichen sind wie die, die in 2 verwendet werden, bezeichnen identische oder entsprechende Elemente.
  • Der obere Film, der in der in 1 gezeigten Gateelektrode entsprechend der Ausführungsform 1 ein polykristalliner Siliziumfilm ist, weist in 6 in der Gateelektrode entsprechend der Ausführungsform 2 einen Wolframfilm 15c, der aus einem Metall mit einem hohen Schmelzpunkt gebildet ist und als ein erster oberer Film dient, und einen Siliziumoxidfilm 21, der die Seitenwände des Wolframfilmes umgibt und ein Korn aufweist, dessen Durchmesser gleich zu oder kleiner als der des amorphen Siliziumfilmes 15a ist, und der als zweiter oberer Film dient, auf.
  • Sogar wenn die Dicke T des amorphen Siliziumfilmes 15a kleiner wird als die minimal benötigte Dicke „t", die, wie in der Beschreibung der Ausführungsform 1 angegeben ist, dazu dient zu verhindern, daß die geneigten Ionen von der Seitenwand des amorphen Siliziumfilmes 15a durch die Korngrenze in den Kanal-Bereich 8 hindurchdringen, verhindert in einer solchen Gateelektrodenstruktur der Siliziumoxidfilm 21 ein Durchdringen der Ionen 9a und 9b, die an Positionen implantiert werden, die höher sind als die obere Linie, die die Dicke T bezeichnet, durch die Korngrenze. Folglich wird verhindert, daß geneigte Ionen durch die Korngrenze hindurchgehen in den Kanal-Bereich 8. Die Breite des Siliziumoxidfilmes 21, die durch „W" in 6 bezeichnet ist, und der Korndurchmesser in dem Film können unter Berücksichtigung der Variationen der Dicke des amorphen Siliziumfilmes 15a während des Herstellungsprozesses des Filmes bestimmt werden.
  • Der obere erste bzw. zweite Film ist nicht auf einen Siliziumoxidfilm beschränkt und jeder Film, wie z.B. ein Nitridfilm, kann als der erste obere Film verwendet werden, solange der Film einen Korndurchmesser aufweist, der gleich oder kleiner ist als der des unteren Filmes.
  • Weiterhin kann ein polykristalliner Siliziumfilm oder ein Silizidfilm beispielsweise als der obere Film anstatt des Metallfilmes mit einem hohen Schmelzpunkt verwendet werden. Zum Reduzieren des Widerstandes der Gateelektrode sollte der Korndurchmesser des oberen Filmes bevorzugt einen so großen Wert wie möglich annehmen. Weiterhin wird der Korndurchmesser des oberen Filmes bevorzugt vorher in einem Ausmaß reduziert werden, das ausreichend ist zu verhindern, daß implantierte Ionen in dem Kanalbereich ankommen, wenn der tiefe Source- und Drain-Bereich gebildet werden, während die Gateelektrode als Maske verwendet wird.
  • Ein Herstellungsverfahren des MOS-Transistors, der in 6 gezeigt ist, wird nun mit Bezug zu 7A bis 7F beschrieben. In den Figuren bezeichnen die Bezugszeichen, die die gleichen sind, die in 6 verwendet werden, ähnliche oder entsprechende Elemente.
  • Zuerst wird, wie in 7A zu sehen ist, als Gateoxidfilm ein Siliziumoxidfilm 2 auf dem Halbleitersubstrat 1 mit einer Dicke von 5 bis 6 nm gebildet. Mittels dem CVD bei 550 bis 600°C wird ein amorpher Siliziumfilm als ein unterer Film 15a mit einer Dicke von 40 bis 50 nm gebildet, und danach wird ein Siliziumoxidfilm als ein zweiter oberer Film 21 mit einer Dicke von 200 bis 300 nm gebildet. Weiter wird ein Resistmuster 22 auf dem Film gebildet.
  • Wie in 7B zu sehen ist, wird nur der Silizumoxidfilm 21 anisotrop trockengeätzt, während das Resistmuster 22 als Maske verwendet wird, und danach wird das Resistmuster 22 entfernt.
  • Wie in 7C zu sehen ist, wird mittels beispielsweise einem CVD ein Wolframfilm 15c als ein erster oberer Film über der gesamten Oberfläche des Halbleitersubstrates mit einer Dicke von 400 bis 500 nm derart gebildet, daß der Siliziumoxidfilm 21 bedeckt wird.
  • Wie in 7D zu sehen ist, wird dann der Wolframfilm 15c anisotrop trockengeätzt oder einem Oberflächenabrieb (mittels einem chemischen- und mechanischen Polieren) ausgesetzt, wodurch die Oberfläche des Siliziumoxidfilmes 21 freigelegt wird. Der Wolframfilm 15c und der Siliziumoxidfilm 21 werden zurückgeätzt, bis die Oberfläche des Wolframfilmes 15c, der die Oberfläche des Siliziumoxidfilmes 21 enthält, im wesentlichen glatt wird.
  • Wie in 7E zu sehen ist, wird das Resistmuster 22 auf dem Wolframfilm 15c und dem Siliziumoxidfilm 21 gebildet.
  • Wie in 7F zu sehen ist, werden der Wolframfilm 15c, der Siliziumoxidfilm 21 und der amorphe Siliziumfilm 15a anisotrop trockengeätzt, während das Resistmuster 22 als Maske verwendet wird. Danach wird das Resistmuster 22 entfernt, wodurch die Gateelektrode 16 der Mehrschicht-Filmstruktur fertiggestellt wird.
  • Entsprechend der Ausführungsform wird, wenn geneigte Ionen implantiert werden, während die Gateelektrode als Maske verwendet wird, sogar wenn die Dicke des amorphen Siliziumfilmes reduziert ist, ermöglicht, daß die geneigten Ionen davon abgehalten werden, durch den Grenzbereich zu dem Kanalbereich hindurchzugehen, wodurch stabile Transistoreigenschaften erreicht werden.
  • Ausführungsform 3
  • In der Ausführungsform 1 werden während der Herstellung der Gateelektrode der Zweischicht-Filmstruktur der amorphe Siliziumfilm 15a, der als unterer Film dient, und der polykristalline Siliziumfilm 15b, der als oberer Film dient, nacheinander gebildet. In der Ausführungsform 3 wird die Mehrschicht-Filmstruktur mittels einer Ionenimplantierung gebildet.
  • 8A bis 8C sind Querschnittsansichten, die ein Herstellungsverfahren einer Gateelektrode der Zweischicht-Filmstruktur entsprechend der Ausführungsform 3 zeigen. In den Figuren bezeichnet das Bezugszeichen 23 ein implantiertes Ion und die gleichen Bezugszeichen wie die, die in 5 gezeigt sind, bezeichnen identische oder entsprechende Elemente.
  • Zuerst wird, wie in 8A zu sehen ist, ein Siliziumoxidfilm 2 auf dem Halbleitersubstrat 1 mit einer Dicke von 5 bis 6 nm als Gateisolierfilm gebildet, und mittels dem CVD bei 550 bis 600°C wird der polykristalline Film 15b auf dem Gateisolierfilm 2 mit einer Dicke von 250 bis 350 nm gebildet. Zu dieser Zeit werden Dotierungen, wie z.B. Phosphor oder Bor, in den polykristallinen Siliziumfilm 15b mit eine Dosis von 10 × 1020 cm–2 bis 6 × 1020 cm–2 eingebracht, wodurch der Korndurchmesser des polykristallinen Siliziumfilmes 15b gesteuert wird.
  • Als nächstes werden, wie in 8B zu sehen ist, Silizium- oder Sauerstoffionen 23 in den polykristallinen Siliziumfilm 15b implantiert, wodurch nur ein unterer Abschnitt des polykristallinen Siliziumfilmes 15b amorph gemacht wird. Beispielsweise in einem Fall der Implantierung von Siliziumatomen werden die Atome mit einer Energie von 5 bis 10 KeV mit einem Winkel von 7° bezüglich der Oberfläche des Halbleitersubstrates 1 implantiert. Die Schicht, die amorph gemacht wurde, bildet die amorphe Siliziumschicht 15a, die als unterer Film dient, und die amorphe Siliziumschicht 15a bildet einen Abschnitt der Zweischicht-Filmstruktur zusammen mit dem verbleibenden Abschnitt des polykristallinen Siliziumfilmes 15b, der nicht amorph gemacht ist. Wie in der Beschreibung der Ausführungsform 1 erwähnt ist, werden die Dicke und der Korndurchmesser des amorphen Siliziumfilmes 15a derart gesteuert, daß sie gewünschte Werte entsprechend den Ionentypen 23 und der Implantierungsenergie derart annehmen, daß die geneigten Ionen davon abgehalten werden, durch die Korngrenze in den Kanalbereich während der Implantierung von geneigten Ionen hindurchzugehen.
  • Wie in 8C zu sehen ist, wird das Resistmuster 20 auf dem polykristallinen Siliziumfilm 15b gebildet. Der polykristalline Siliziumfilm 15b, der amorphe Siliziumfilm 15a und der Siliziumoxidfilm 2 werden geätzt, während das Resistmuster 20 als Maske verwendet wird. Danach wird das Resistmuster 20 entfernt, wodurch die Gateelektrode der Zweischicht-Filmstruktur fertiggestellt wird.
  • In den Schritten, die auf den vorhergehenden Schritt folgen, wird ein MOS-Transistor mit einer Gateüberlapp-LDD-Struktur, die Ionen davon abhält, durch die Korngrenze hindurch in den Kanalbereich zu gehen, durch Herstellungsschritte, die ähnlich zu denen sind, die in 5A bis 5E gezeigt sind, fertiggestellt.
  • Entsprechend der Ausführungsform 3 kann das Herstellungsverfahren durch eine Gateelektrode der Zweischicht-Filmstruktur, die durch Ionenimplantierung gebildet wird, vereinfacht werden.
  • Da die vorliegende Erfindung wie oben gebildet ist, führt die vorliegende Erfindung zur folgenden vorteilhaften Ergebnissen.
  • Der unterste Film in der Gateelektrode der Mehrschicht-Struktur weist eine Dicke auf, die größer ist als die Reichweite der Ionen in der Richtung der Dicke in dem untersten Film, wenn die Ionen in die Gateelektrode implantiert werden. Sogar wenn das Halbleitersubstrat einer Implantierung von geneigten Ionen ausgesetzt wird, während die Gateelektrode als Maske verwendet wird, wird folglich verhindert, daß geneigte Ionen durch eine Korngrenze hindurch in einen Kanalbereich gehen, wodurch eine Halbleitervorrichtung mit stabilen Eigenschaften erzielt wird.
  • Da weiterhin die geneigten Ionen davon abgehalten werden können, durch die Korngrenze hindurch in den Kanalbereich zu gehen, kann der elektrische Widerstand der Gateelektrode reduziert werden. Folglich kann ein Erreichen von gewünschten Transistoreigenschaften sichergestellt werden, wie z.B. eine schnelle Antwort und hohe Stabilität.
  • Da der obere Film aus dem ersten oberen Film und dem zweiten oberen Film, der derart vorgesehen ist, daß die Seitenwände des ersten oberen Filmes dazwischen begrenzt sind, gebildet ist, ist die Dicke des unteren Filmes reduziert, sogar wenn das Halbleitersubstrat einer Implantierung von geneigten Ionen ausgesetzt wird, während die Gateelektrode als Maske verwendet wird. Folglich kann verhindert werden, daß geneigte Ionen durch die Korngrenze in den Kanal-Bereich eindringen, was zu einer Halbleitervorrichtung mit hoher Stabilität führt.
  • Weiterhin ist der unterste Film der Gateelektrode der Mehrschicht-Filmstruktur derart gebildet, daß er eine Dicke aufweist, die größer ist als die Reichweite der Ionen in der Richtung der Dicke des untersten Filmes, wenn die Ionen in die Seitenwände des untersten Filmes implantiert werden. Folglich kann ein Herstellungsverfahren einer Halbleitervorrichtung vorgesehen werden, bei dem die Verschlechterung der Transistoreigenschaften verhindert wird, die sonst durch Durchdringen der Ionen in den Kanalbereich verursacht werden würden, wenn das Halbleitersubstrat einer Implantierung mit geneigten Ionen ausgesetzt wird, während die Gateelektrode als Maske verwendet wird.
  • Da eine amorphe Siliziumschicht als der unterste Film und ein polykristalliner Siliziumfilm auf dem untersten Film gebildet wird, kann der Widerstand der Gateelektrode reduziert werden.
  • Da die Gateelektrode der Mehrschicht-Filmstruktur durch eine Ionenimplantierung gebildet werden kann, kann das Herstellungsverfahren der Halbleitervorrichtung vereinfacht werden.
  • Die gesamte Beschreibung und Offenbarung der japanischen Patentanmeldung JP 10-195762, die am 10. Juli 1998 eingereicht wurde, einschließlich der Beschreibung, der Ansprüche, der Zeichnungen und der Zusammenfassung wird diese Beschreibung in ihrer Gesamtheit aufgenommen.

Claims (6)

  1. Halbleitervorrichtung mit einer Gateelektrode einer Mehrschichtstruktur, mit einem Halbleitersubstrat (1), einer aus einem Mehrschicht-Film (15a, 15b) gebildeten Gateelektrode (16), die auf einem Gateisolierfilm (2) auf der Oberfläche eines Halbleitersubstrates (1) gebildet ist, und einem Paar von Dotierungsdiffusionsschichten (6, 7), die an der Oberfläche des Halbleitersubstrates (1) mittels einer Implantierung von geneigten Ionen gebildet sind, während die Gateelektrode (16) als Maske verwendet ist, wobei die Dicke des untersten Filmes (15a) des Mehrschicht-Filmes (15a, 15b) größer ist als die Reichweite der Ionen in Richtung der Dicke in dem untersten Film (15a), wenn die Ionen in Seitenwände des Mehrschicht-Filmes (15a, 15b) mittels der Implantierung von geneigten Ionen implantiert werden.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Gateelektrode (16) eine Zweischicht-Filmstruktur aufweist, die einen unteren Film (15a), der aus einem amorphen Siliziumfilm gebildet ist, und einen oberen Film (15b), der aus einem polykristallinen Siliziumfilm gebildet ist, umfaßt.
  3. Halbleitervorrichtung nach Anspruch 1, bei der die Gateelektrode (16) eine Zweischicht-Filmstruktur aufweist, die einen unteren Film (15a) und einen oberen Film umfaßt, wobei der obere Film einen ersten oberen Film (15c) und einen zweiten oberen Film (21), der derart vorgesehen ist, daß er die Seitenwände des ersten oberen Filmes (15c) umgibt, umfaßt.
  4. Herstellungsverfahren einer Halbleitervorrichtung mit einer Gateelektrode einer Mehrschichtstruktur, mit den Schritten: Bilden einer Gateelektrode (16) aus einem Mehrschicht-Film (15a, 15b) auf einem Gateisolierfilm (2) auf einer Oberfläche des Halbleitersubstrates (1), Bilden eines Paares von Dotierungsdiffusionsschichten (6, 7) an dem Halbleitersubstrat (1) durch Implantieren von geneigten Ionen, während die Gateelektrode (16) als Maske verwendet wird, und Bilden des untersten Filmes (15a) des Mehrschicht-Filmes (15a, 15b) in einer solchen Art, daß die Dicke des untersten Filmes (15a) größer ist als die Reichweite der Ionen in der Richtung der Dicke des untersten Filmes (15a), wenn die Ionen in Seitenwände des untersten Filmes (15a) mittels der Implantierung von geneigten Ionen implantiert werden.
  5. Verfahren nach Anspruch 4, bei dem der Schritt des Bildens der Gateelektrode die Schritte umfaßt: Bilden eines unteren Filmes (15a) aus einem amorphen Siliziumfilm auf dem Halbleitersubstrat (1) und Bilden eines oberen Filmes (15b) aus einem polykristallinen Siliziumfilm auf dem unteren Film (15a).
  6. Verfahren nach Anspruch 5, bei dem der aus einem amorphen Siliziumfilm gebildete untere Film (15a) durch Ionenimplantieren von Sauerstoff oder Silizium in den polykristallinen Siliziumfilm gebildet wird.
DE19909815A 1998-07-10 1999-03-05 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Expired - Fee Related DE19909815B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10195762A JP2000031475A (ja) 1998-07-10 1998-07-10 半導体装置およびその製造方法
JP10-195762 1998-07-10

Publications (2)

Publication Number Publication Date
DE19909815A1 DE19909815A1 (de) 2000-01-20
DE19909815B4 true DE19909815B4 (de) 2005-09-22

Family

ID=16346545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19909815A Expired - Fee Related DE19909815B4 (de) 1998-07-10 1999-03-05 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US6730976B2 (de)
JP (1) JP2000031475A (de)
DE (1) DE19909815B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007052167A1 (de) * 2007-10-31 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Einstellung der Höhe einer Gateelektrode in einem Halbleiterbauelement

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118686A (ko) * 2003-03-28 2005-12-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 장치 형성 방법 및 ｍｉｓ 유형 반도체 장치
KR100571424B1 (ko) 2004-12-30 2006-04-14 동부아남반도체 주식회사 이중 스텝 소오스/드레인 이온 주입에 의한 안정한트랜지스터 형성 방법
US7382028B2 (en) * 2005-04-15 2008-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming silicide and semiconductor device formed thereby
KR100633988B1 (ko) * 2005-06-23 2006-10-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP5034332B2 (ja) 2006-06-14 2012-09-26 富士通セミコンダクター株式会社 半導体装置の製造方法
US8048750B2 (en) * 2008-03-10 2011-11-01 Texas Instruments Incorporated Method to enhance channel stress in CMOS processes
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
US10840333B2 (en) * 2018-10-31 2020-11-17 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of manufacture
WO2021149380A1 (ja) * 2020-01-24 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像装置の製造方法、電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298074A (ja) * 1989-05-12 1990-12-10 Matsushita Electron Corp Ｍｏｓ型トランジスタの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414968A (en) 1987-07-08 1989-01-19 Nec Corp Formation of gate electrode
JPH02292833A (ja) * 1989-05-02 1990-12-04 Fujitsu Ltd Ｌｄｄトランジスタ
JP2944103B2 (ja) 1989-05-31 1999-08-30 三洋電機株式会社 Ｍｏｓトランジスタ
JP2978206B2 (ja) 1990-04-28 1999-11-15 東レ・ダウコーニング・シリコーン株式会社 ジフェニルシロキサン・ジメチルシロキサン共重合体の製造方法
JP2823393B2 (ja) * 1991-09-09 1998-11-11 シャープ株式会社 半導体メモリ素子及びその製造方法
US5276347A (en) 1991-12-18 1994-01-04 Sgs-Thomson Microelectronics, Inc. Gate overlapping LDD structure
JPH07263684A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 電界効果トランジスタの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298074A (ja) * 1989-05-12 1990-12-10 Matsushita Electron Corp Ｍｏｓ型トランジスタの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007052167A1 (de) * 2007-10-31 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Einstellung der Höhe einer Gateelektrode in einem Halbleiterbauelement
DE102007052167B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
US8361844B2 (en) 2007-10-31 2013-01-29 Globalfoundries Inc. Method for adjusting the height of a gate electrode in a semiconductor device

Also Published As

Publication number Publication date
US6730976B2 (en) 2004-05-04
JP2000031475A (ja) 2000-01-28
DE19909815A1 (de) 2000-01-20
US20010003378A1 (en) 2001-06-14

Similar Documents

Publication Publication Date Title
DE19619705C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE19748501C2 (de) Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
DE19749345C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10228565B4 (de) Nicht-flüchtige Speichervorrichtung und Verfahren zur Herstellung derselben
DE112006000208B4 (de) Speicherbauelement mit trapezförmigen Bitleitungen und Verfahren zur Herstellung desselben, und Array von Speicherelementen
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19909815B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE102004058603A1 (de) EEPROM-Zelle, EEPROM-Bauelementstruktur und Herstellungsverfahren
DE102005036548A1 (de) Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher
DE4101130A1 (de) Mos-feldeffekttransistor und verfahren zu dessen herstellung
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10310569A1 (de) Vertikaler MOSFET mit horizontal abgestufter Kanaldotierung
DE19829862C2 (de) Herstellungsverfahren einer Halbleitervorrichtung mit Grabentrennung
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
EP1623462B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE10221884A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE4340976B4 (de) Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
DE4311705C2 (de) Masken-ROM-Halbleitervorrichtungen mit Fremdatombereichen zur Steuerung einer Transistor-Schwellspannung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee