JPH06224429A - 不均一ドーピングチャンネルを有するｍｏｓ型電界効果トランジスタ及びその製造方法 - Google Patents

不均一ドーピングチャンネルを有するｍｏｓ型電界効果トランジスタ及びその製造方法

Info

Publication number
JPH06224429A
JPH06224429A JP5301757A JP30175793A JPH06224429A JP H06224429 A JPH06224429 A JP H06224429A JP 5301757 A JP5301757 A JP 5301757A JP 30175793 A JP30175793 A JP 30175793A JP H06224429 A JPH06224429 A JP H06224429A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
trench
channel region
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5301757A
Other languages
English (en)
Other versions
JP2501418B2 (ja
Inventor
Dae S Jung
スブ ユーン ダエ
Bong K Joo
キュウン ユー ボン
Sang-Yong Kim
ヨン キム サン
Han S Yoon
スブ ユーン ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH06224429A publication Critical patent/JPH06224429A/ja
Application granted granted Critical
Publication of JP2501418B2 publication Critical patent/JP2501418B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 トランスコンダクタンス及び電流特性の低下
を防止し、短チャネル効果及びパンチスルー特性を向上
させる不均一ドーピングチャンネルを有するＭＯＳ型電
界効果トランジスタおよびその製造方法を提供する。 【構成】 トレンチ１１を設けた半導体基板１上にトレ
ンチ１１の内部から外部に延在するように形成したゲー
ト酸化膜１２と、トレンチの内部に位置する酸化膜上に
所定の大きさに形成しかつトレンチの外部に位置する酸
化膜１２上に一側を長く他側を短く形成してトレンチを
中心として非対称に形成したゲート電極６と、ゲート電
極６の他側に短く形成した部分に隣接した基板１の一定
部位に形成したソース領域４ａと、電極６の一側に長く
形成した部分の下に位置する基板１の一定部位に基板１
と同じ形態の不純物を注入して形成した高濃度チャネル
領域１０と、該高濃度チャネル１０に連続して基板１の
一定部位に形成したドレイン領域を備える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体製品全般に亘って
用いられるＭＯＳ型電界効果トランジスタ（以下ＭＯＳ
ＦＥＴという）に関し、特に不均一ドーピングチャンネ
ルを有するＭＯＳＦＥＴ及びその製造方法に関する。
【０００２】
【従来の技術】従来のＬＤＤ（Lightly Doped Drain）
構造を有するＭＯＳＦＥＴは、図８に示したように、半
導体基板１、チャンネル領域２、ゲート酸化膜３、高濃
度ソース領域４ａ、高濃度ドレイン領域（４ｂ）、低濃
度ソース領域５ａ、低濃度ドレイン領域５ｂ、ゲート電
極６、ソース電極７ａ及びドレイン電極７ｂを備えてい
る。
【０００３】上記したＬＤＤ構造を有するＭＯＳＦＥＴ
は、半導体製品の高集積化実現のために素子の大きさが
小さくなるにしたがって、ゲート酸化膜３の厚さ、チャ
ンネル領域２の長さの減少により短チャンネル効果（Sh
ort Channel Effect）、ＤＩＢＬ（Drain Induced Barr
ier Lowering）、パンチスルー（Punch through）特性
等が大幅に低下して、素子の正常な動作が不可能にな
る。
【０００４】
【発明が解決しようとする課題】上記の問題点を解決す
るためには、チャンネル領域２の不純物注入濃度を高く
しなければならない。しかし、このような解決方法は電
子の移動度を減少させ、その結果チャンネル領域のトラ
ンスコンダクタンス（Trannsconductance；ゲート電圧
に対するドレイン電流の変化比）及び電流特性の低下、
さらに熱電子による素子の信頼性が低下する。
【０００５】本発明は、上記の問題に対処するため、ト
ランスコンダクタンス及び電流特性の低下を防止し、チ
ャンネル領域の長さ、パンチスルー特性を向上させる不
均一ドーピングチャンネルを有するＭＯＳＦＥＴ及びそ
の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、トレンチ１１を設けた半導体基板１上に
同トレンチ１１の内部から外部に延在するように形成し
たゲート酸化膜１２と、前記トレンチ１１の内部に位置
する前記ゲート酸化膜１２上に所定の大きさに形成しか
つ前記トレンチの１１の外部に位置する前記ゲート酸化
膜１２上に一側を長く他側を短く形成して前記トレンチ
１１を中心として非対称に形成したゲート電極６と、該
ゲート電極６の他側に短く形成した部分に隣接した半導
体基板１の一定部位に形成したソース領域４ａと、前記
ゲート電極６の一側に長く形成した部分の下に位置する
半導体基板１の一定部位に同半導体基板１と同じ形態の
不純物を注入して形成した高濃度チャンネル領域１０
と、該高濃度チャンネル領域１０に連続して半導体基板
１の一定部位に形成したドレイン領域４ｂを備えてなる
不均一ドーピングチャンネルを有するＭＯＳ型電界効果
トランジスタを案出したものである。
【０００７】また、本発明は、半導体基板１の上面に素
子分離絶縁膜を形成して同半導体基板１上にバッファ酸
化膜９を形成する工程と、前記半導体基板１に同半導体
基板と同じ形態の高濃度不純物を前記バッファ酸化膜９
の下側に浅く注入して高濃度チャンネル領域１０を形成
する工程と、前記高濃度チャンネル領域１０が形成され
た半導体基板１にトレンチ１１を形成する工程と、前記
高濃度チャンネル領域１０が形成された半導体基板１に
トレンチ１１を形成する工程と、前記高濃度チャンネル
領域１０の上面と前記トレンチ１１の形成により露出し
た前記半導体基板１の上面にゲート酸化膜１２を形成し
た後、前記トレンチ形成部位を覆うポリシリコン膜１３
を前記ゲート酸化膜１２上に形成する工程と、前記ポリ
シリコン膜１３を所定の大きさに蝕刻するとき、前記ト
レンチ１１の外部に延在する電極の長さが相互に異なる
ように形成して左右非対称のゲート電極６を形成する工
程と、前記半導体基板１と異なる形態の高濃度不純物を
前記高濃度チャンネル領域１０に注入してソース領域４
ａとドレイン領域４ｂを形成するが、前記トレンチ１１
の外部へ長く延在した電極の下部に形成された高濃度チ
ャンネル領域１０には前記半導体基板１と異なる形態の
高濃度不純物が注入されないようにして前記ドレイン領
域４ｂが同ドレイン領域４ｂに残存している前記高濃度
チャンネル領域１０と連続して形成されるようにする工
程からなる不均一ドーピングチャンネルを有するＭＯＳ
型電界効果トランジスタの製造方法を案出したものであ
る。
【０００８】
【実施例】以下、図１〜図７を参照して本発明の実施例
を説明する。
【０００９】図１に示したように、本発明のＭＯＳＦＥ
Ｔにおいては、半導体基板１にトレンチ１１の内部から
外部へ延在するようにゲート酸化膜１２が形成されてい
る。ゲート電極６はゲート酸化膜１２上に所定の大きさ
に形成されかつトレンチ１１の外部に位置するゲート酸
化膜１２上に一側（図示右側）を短く形成してトレンチ
１１を中心として非対称に構成されている。
【００１０】上記の構成において、ゲート電極６の他側
に短く形成した部分に隣接した半導体基板１の一定部位
にはソース領域４ａが形成され、ゲート電極６の一側に
長く形成した部分の下に位置する半導体基板の一定部位
には半導体基板１と同じ形態の高濃度不純物を注入して
高濃度チャンネル領域１０が形成されている。さらに、
高濃度チャンネル領域１０に連続して半導体基板１上の
一定部位にドレイン領域４ｂが形成されている。なお、
ソース領域４ａとドレイン領域４ｂ上にはそれぞれソー
ス電極７ａとドレイン電極７ｂが設けられ、ゲート電極
６は酸化膜１４により覆われている。
【００１１】次いで、上記した本発明によるＭＯＳＦＥ
Ｔの製造工程を図２から図７を参照して詳細に説明す
る。図２に示したように、半導体基板１の上面に素子分
離絶縁膜（field oxide）を形成して同半導体基板１上
にバッファ酸化膜９を蒸着する。しかして、図３に示し
たように、閾値電圧調節のために半導体基板１と同じ形
態の高濃度不純物をバッファ酸化膜９の下側に浅く注入
して高濃度チャンネル領域１０を形成する。図４は高濃
度チャンネル領域１０の形成後に上記半導体基板１の高
濃度チャンネル領域１０にトレンチ１１を形成した状態
を示す。
【００１２】次いで、図５に示したように、高濃度チャ
ンネル領域１０の上面とトレンチ１１の形成により露出
した半導体基板１の上面にゲート酸化膜１２を形成し、
その上にポリシリコン膜１３を順次形成する。
【００１３】続いて、図６に示したように、ポリシリコ
ン膜１３を一定の大きさにパターン蝕刻するが、トレン
チ１１を中心として非対称のゲート電極６を有するよう
に形成し、半導体基板１と異なる形態の高濃度不純物を
高濃度チャンネル領域１０に注入してソース領域４ａと
ドレイン領域４ｂを形成して熱処理する。このとき、ゲ
ート電極６を形成するためのポリシリコン膜１３のパタ
ーン蝕刻は、図示したようにソース領域４ａとドレイン
領域４ｂにわたる範囲を非対称に形成して、ゲート電極
６と隣接した高濃度チャンネル領域１０の一部は半導体
基板１と同じ不純物形態を維持することにより、上記ド
レイン領域４ｂ付近に残留している高濃度チャンネル領
域１０にて閾値電圧を調節すると共にパンチスルーを抑
制する。
【００１４】終わりに、図７に示したように、半導体基
板１の全体構造上部に酸化膜１４を塗布して一定の大き
さにパターン蝕刻してゲート電極６を絶縁した後、ソー
ス電極７ａ及びドレイン電極７ｂをそれぞれソース領域
４ａとドレイン領域４ｂの上に形成する。
【００１５】
【発明の作用・効果】上記の通り、トレンチ構造を利用
した本発明のＭＯＳＦＥＴは、従来のＬＬＤ構造のＭＯ
ＳＦＥＴに比べて長いチャンネル長さとドレイン領域を
除く基板において低く均一な不純物注入によりトランス
コンダクタンスおよび電流減少を防止することができ、
さらに、短チャンネル効果およびパンチスルー特性を改
善することにより、素子の信頼性を向上させる効果があ
る。
【図面の簡単な説明】
【図１】 本発明によるＭＯＳＦＥＴ構造の断面図。
【図２】 本発明によるＭＯＳＦＥＴの製造工程を示す
図。
【図３】 本発明によるＭＯＳＦＥＴの製造工程を示す
図。
【図４】 本発明によるＭＯＳＦＥＴの製造工程を示す
図。
【図５】 本発明によるＭＯＳＦＥＴの製造工程を示す
図。
【図６】 本発明によるＭＯＳＦＥＴの製造工程を示す
図。
【図７】 本発明によるＭＯＳＦＥＴの製造工程を示す
図。
【図８】 従来のＬＤＤ構造を有するＭＯＳＦＥＴの断
面図。
【符号の説明】
１…半導体基板、２…チャンネル領域、３…ゲート酸化
膜、４ａ…高濃度ソース領域、４ｂ…高濃度ドレイン領
域、５ａ…低濃度ソース領域、５ｂ…低濃度ドレイン領
域、６…ゲート電極、７ａ…ソース電極、７ｂ…ドレイ
ン電極、９…バッファ酸化膜、１０…高濃度チャンネル
領域、１１…トレンチ、１２…ゲート酸化膜、１３…ポ
リシリコン膜、１４…酸化膜。
フロントページの続き (72)発明者 ボン キュウン ユー 大韓民国 467−860 キョウンキド イチ ヨンクン ブバリュブ アミ−リ サン 136−１ ヒュンダイ エレクトロニクス インダストリイズ カンパニー リミテ ッド内 (72)発明者 サン ヨン キム 大韓民国 467−860 キョウンキド イチ ヨンクン ブバリュブ アミ−リ サン 136−１ ヒュンダイ エレクトロニクス インダストリイズ カンパニー リミテ ッド内 (72)発明者 ハン スブ ユーン 大韓民国 467−860 キョウンキド イチ ヨンクン ブバリュブ アミ−リ サン 136−１ ヒュンダイ エレクトロニクス インダストリイズ カンパニー リミテ ッド内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 トレンチ（１１）を設けた半導体基板
    （１）上に同トレンチ（１１）の内部から外部に延在す
    るように形成したゲート酸化膜（１２）と、 前記トレンチ（１１）の内部に位置する前記ゲート酸化
    膜（１２）上に所定の大きさに形成しかつ前記トレンチ
    の（１１）の外部に位置する前記ゲート酸化膜（１２）
    上に一側を長く他側を短く形成して前記トレンチ（１
    １）を中心として非対称に形成したゲート電極（６）
    と、 該ゲート電極（６）の他側に短く形成した部分に隣接し
    た半導体基板（１）の一定部位に形成したソース領域
    （４ａ）と、 前記ゲート電極（６）の一側に長く形成した部分の下に
    位置する半導体基板（１）の一定部位に同半導体基板
    （１）と同じ形態の不純物を注入して形成した高濃度チ
    ャンネル領域（１０）と、 該高濃度チャンネル領域（１０）に連続して半導体基板
    （１）の一定部位に形成したドレイン領域（４ｂ）を備
    えてなる不均一ドーピングチャンネルを有するＭＯＳ型
    電界効果トランジスタ。
  2. 【請求項２】 半導体基板（１）の上面に素子分離絶縁
    膜を形成して同半導体基板（１）上にバッファ酸化膜
    （９）を形成する工程と、 前記半導体基板（１）に同半導体基板と同じ形態の高濃
    度不純物を、前記バッファ酸化膜（９）の下側に浅く注
    入して高濃度チャンネル領域（１０）を形成する工程
    と、 前記高濃度チャンネル領域（１０）が形成された半導体
    基板（１）にトレンチ（１１）を形成する工程と、 前記高濃度チャンネル領域（１０）が形成された半導体
    基板（１）にトレンチ（１１）を形成する工程と、 前記高濃度チャンネル領域（１０）の上面と前記トレン
    チ（１１）の形成により露出した前記半導体基板（１）
    の上面にゲート酸化膜（１２）を形成した後、前記トレ
    ンチ形成部位を覆うポリシリコン膜（１３）を前記ゲー
    ト酸化膜（１２）上に形成する工程と、 前記ポリシリコン膜（１３）を所定の大きさに蝕刻する
    とき、前記トレンチ（１１）の外部に延在する電極の長
    さが相互に異なるように形成して左右非対称のゲート電
    極（６）を形成する工程と、 前記半導体基板（１）と異なる形態の高濃度不純物を前
    記高濃度チャンネル領域（１０）に注入してソース領域
    （４ａ）とドレイン領域（４ｂ）を形成するが、前記ト
    レンチ（１１）の外部へ長く延在した電極の下部に形成
    された高濃度チャンネル領域（１０）には前記半導体基
    板（１）と異なる形態の高濃度不純物が注入されないよ
    うにして前記ドレイン領域（４ｂ）が同ドレイン領域
    （４ｂ）に残存している前記高濃度チャンネル領域（１
    ０）と連続して形成されるようにする工程からなる不均
    一ドーピングチャンネルを有するＭＯＳ型電界効果トラ
    ンジスタの製造方法。
  3. 【請求項３】 前記高濃度チャンネル領域（１０）が閾
    値電圧調節のためのイオン注入時に形成されるようにし
    た請求項２に記載の不均一ドーピングチャンネルを有す
    るＭＯＳ型電界効果トランジスタの製造方法。
JP5301757A 1992-12-02 1993-12-01 不均一ド―ピングチャンネルを有するｍｏｓ型電界効果トランジスタ及びその製造方法 Expired - Lifetime JP2501418B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920023083A KR950013790B1 (ko) 1992-12-02 1992-12-02 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법
KR1992-23083 1992-12-02

Publications (2)

Publication Number Publication Date
JPH06224429A true JPH06224429A (ja) 1994-08-12
JP2501418B2 JP2501418B2 (ja) 1996-05-29

Family

ID=19344533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5301757A Expired - Lifetime JP2501418B2 (ja) 1992-12-02 1993-12-01 不均一ド―ピングチャンネルを有するｍｏｓ型電界効果トランジスタ及びその製造方法

Country Status (4)

Country Link
US (2) US5376570A (ja)
JP (1) JP2501418B2 (ja)
KR (1) KR950013790B1 (ja)
DE (1) DE4340976B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492004B2 (en) 2004-02-13 2009-02-17 Samsung Electronics Co., Ltd. Transistors having a channel region between channel-portion holes and methods of forming the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
US6057583A (en) * 1999-01-06 2000-05-02 Advanced Micro Devices, Inc. Transistor with low resistance metal source and drain vertically displaced from the channel
CN100375294C (zh) * 2001-04-13 2008-03-12 华邦电子股份有限公司 射频(rf)放大器电路及金属氧化物半导体场效晶体管器件
KR100843712B1 (ko) * 2007-02-26 2008-07-04 삼성전자주식회사 활성 영역 내 채널 불순물 확산 영역과 자기 정렬하는데적합한 게이트 패턴을 가지는 트랜지스터들 및 그의형성방법들

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US5160491A (en) * 1986-10-21 1992-11-03 Texas Instruments Incorporated Method of making a vertical MOS transistor
JPS6467966A (en) * 1987-09-08 1989-03-14 Mitsubishi Electric Corp Semiconductor device
JP2685149B2 (ja) * 1988-04-11 1997-12-03 住友電気工業株式会社 電界効果トランジスタの製造方法
US5082794A (en) * 1989-02-13 1992-01-21 Motorola, Inc. Method of fabricating mos transistors using selective polysilicon deposition
US5132238A (en) * 1989-12-28 1992-07-21 Nissan Motor Co., Ltd. Method of manufacturing semiconductor device utilizing an accumulation layer
US5071780A (en) * 1990-08-27 1991-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse self-aligned transistor integrated circuit
KR940002400B1 (ko) * 1991-05-15 1994-03-24 금성일렉트론 주식회사 리세스 게이트를 갖는 반도체장치의 제조방법
JPH05206459A (ja) * 1992-01-29 1993-08-13 Nec Corp 半導体装置およびその製造方法
JP3435173B2 (ja) * 1992-07-10 2003-08-11 株式会社日立製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7492004B2 (en) 2004-02-13 2009-02-17 Samsung Electronics Co., Ltd. Transistors having a channel region between channel-portion holes and methods of forming the same
US8039895B2 (en) 2004-02-13 2011-10-18 Samsung Electronics Co., Ltd. Transistors having a channel region between channel-portion holes and methods of forming the same

Also Published As

Publication number Publication date
KR950013790B1 (ko) 1995-11-16
DE4340976A1 (de) 1994-06-23
US5376570A (en) 1994-12-27
JP2501418B2 (ja) 1996-05-29
KR940016937A (ko) 1994-07-25
US5502322A (en) 1996-03-26
DE4340976B4 (de) 2007-08-02

Similar Documents

Publication Publication Date Title
US5451807A (en) Metal oxide semiconductor field effect transistor
US5684317A (en) MOS transistor and method of manufacturing thereof
US5270226A (en) Manufacturing method for LDDFETS using oblique ion implantion technique
US5641698A (en) Method of fabricating FET device with double spacer
US5183771A (en) Method of manufacturing lddfet having double sidewall spacers
US5314834A (en) Field effect transistor having a gate dielectric with variable thickness
US6660605B1 (en) Method to fabricate optimal HDD with dual diffusion process to optimize transistor drive current junction capacitance, tunneling current and channel dopant loss
US5753557A (en) Bridge-free self aligned silicide process
US20010036713A1 (en) Sidewall process and method of implantation for improved CMOS with benefit of low CGD, improved doping profiles, and insensitivity to chemical processing
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
JPH10150195A (ja) Ｍｏｓｆｅｔ及びその製造方法
JPH0945906A (ja) 半導体装置およびその製造方法
EP0493520B1 (en) Hot-carrier suppressed sub-micron misfet device
JP2501418B2 (ja) 不均一ド―ピングチャンネルを有するｍｏｓ型電界効果トランジスタ及びその製造方法
US20020185678A1 (en) Method for fabricating a mosfet and a mosfet
US6667512B1 (en) Asymmetric retrograde halo metal-oxide-semiconductor field-effect transistor (MOSFET)
US5963809A (en) Asymmetrical MOSFET with gate pattern after source/drain formation
US6069387A (en) Lightly doped drain formation integrated with source/drain formation for high-performance transistor formation
WO2003028109A1 (en) Silicon carbide lateral metal oxide semiconductor field-effect transistor having a self-aligned dirft region and method for forming the same
JP4481388B2 (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
KR960000229B1 (ko) 트렌치(Trench) 구조를 이용한 수직 채널을 갖는 모스트랜지스터(MOSFET) 제조 방법
KR20000031366A (ko) 반도체 소자 및 그 제조방법
KR100290874B1 (ko) 모스펫(mosfet)제조방법
JP2800316B2 (ja) Ｍｏｓ形トランジスタの製造方法
JPH04320378A (ja) メモリトランジスタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100313

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 17