DE3931127A1 - Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur - Google Patents

Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur

Info

Publication number
DE3931127A1
DE3931127A1 DE3931127A DE3931127A DE3931127A1 DE 3931127 A1 DE3931127 A1 DE 3931127A1 DE 3931127 A DE3931127 A DE 3931127A DE 3931127 A DE3931127 A DE 3931127A DE 3931127 A1 DE3931127 A1 DE 3931127A1
Authority
DE
Germany
Prior art keywords
conductive layer
electrode
layer
insulating film
melting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3931127A
Other languages
English (en)
Other versions
DE3931127C2 (de
Inventor
Masahiro Yoneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3931127A1 publication Critical patent/DE3931127A1/de
Application granted granted Critical
Publication of DE3931127C2 publication Critical patent/DE3931127C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleitereinrichtung und insbesondere eine Elektrodenstruktur für eine Halbleiter­ einrichtung. Die vorliegende Erfindung betrifft weiter ein Verfahren zum Herstellen einer solchen Struktur.
In letzter Zeit sind Halbleitereinrichtungen im Hinblick auf Erhöhung der Integrationsdichte und der Verarbeitungs­ geschwindigkeiten gemäß Forderungen nach fortschrittlicheren Techniken entwickelt worden. Die Zwecke der Erhöhung der Integrationsdichte und der Verarbeitungsgeschwindigkeiten sind in gewisser Hinsicht widersprüchlich. Es kann vorkommen, daß ein hoher Integrationsgrad von Halbleitereinrichtungen eine Erhöhung einer Verarbeitungsgeschwindigkeit im Gegenteil verhindert. Aus diesem Grunde sind Techniken, die beiden Zwecken gerecht werden können, sehr nützlich.
Die Tendenz zur Erhöhung der Integrationsdichte von Halblei­ tereinrichtungen führt zwangläufig zu mikroskopischen Größen von Halbleitereinrichtungen oder mikroskopischen Strukturen von einzelnen Halbleiterelementen jeder Halbleitereinrich­ tung. So ist zum Beispiel in der japanischen Veröffentlichung Japanese Patent Laying-Open Gazette Nr. 16573/1986 eine fein­ reduzierte Struktur einer MOS-Einrichtung (MOS= metal oxide semiconductor; Metalloxidhalbleiter) offenbart. Fig. 3 zeigt eine Schnittansicht eines MOSFET (FET= field effect tran­ sistor; Feldeffekttransistor), wie er in dieser Veröffent­ lichung angegeben ist. Der in Fig. 3 gezeigte MOSFET 1 weist eine Gateelektrode 4 auf, die aus einer polykristallinen Siliziumschicht durch einen dünnen Gateoxidfilm 3 auf einer Oberfläche eines Siliziumsubstrats 2 gebildet ist. Ein Sourcegebiet 5 und ein Draingebiet 6, die durch Diffusion von Störstellen gebildet sind, sind auf der Oberfläche des Siliziumsubstrats 2 mit einem Abstand voneinander gebildet. Ein Oberflächengebiet des Siliziumsubstrats 2, das zwischen dem Sourcegebiet 5 und dem Draingebiet 6 angeordnet ist, ist ein Kanalgebiet des MOSFET 1. Leitende Schichten 7 und 8 aus polykristallinem Silizium für Elektroden sind auf dem Sourcegebiet 5 bzw. dem Draingebiet 6 gebildet. Der jeweilige leitende Schichtabschnitt 7 bzw. 8 erstreckt sich über der oberen Oberfläche eines jeweiligen Feldoxidfilms 9 zur Vor­ richtungstrennung von den Oberflächen des Sourcegebietes 5 bzw. des Draingebietes 6. Die leitenden Schichtabschnitte 7 und 8 für Elektroden auf dem Feldoxidfilm 9 sind durch in einem Zwischenschichtisolierfilm 10 vorgesehene Kontakt­ löcher mit einer Aluminiumverbindungsschicht 11 verbunden.
Diese bekannte Halbleitereinrichtung weist hinsichtlich der feinen Struktur die anschließend beschriebenen Merkmale auf.
(1) Die Gateelektrode 4 ist mit einer Gateelektrodenbreite gebildet, die sich in einem unteren Abschnitt von der in einem oberen Abschnitt unterscheidet. Die Gateelektroden­ breite im unteren Abschnitt der Elektrode 4 ist kleiner, und folglich kann eine Kanallänge des MOSFET, die durch diese Breite bestimmt wird, verringert werden. Die Gateelektroden­ breite im oberen Abschnitt der Elektrode 4 ist größer, was dazu dient, eine Reduzierung einer Querschnittsfläche der Gateelektrode 4 zu verhindern. Als Ergebnis des Verhinderns der Reduzierung der Querschnittsfläche der Gateelektrode 4 ist es möglich gemacht, eine Vergrößerung eines Verbin­ dungswiderstands zwischen der Gateelektrode 4 und äußeren Strukturen, wie etwa Wortleitungen, zu verhindern.
(2) Das Sourcegebiet 5 und das Draingebiet 6 stehen mit den jeweiligen Aluminiumverbindungsschichtgebieten 11 auf dem Feldoxidfilm 9 durch die leitenden Schichtabschnitte 7 bzw. 8 in Kontakt. Folglich ist es nicht erforderlich, einen Abstand für direkte Kontakte zwischen dem Sourcegebiet 5 bzw. dem Draingebiet 6 und der Aluminiumverbindungsschicht 11 vorzusehen. Damit können die Störstellendiffusionsflächen des Sourcegebiets 5 und des Draingebiets 6 reduziert werden.
Im folgenden werden die wichtigsten Herstellungsschritte des bekannten MOSFET mit Bezug auf die Fig. 4A bis 4C beschrieben.
Zunächst wird eine polykristalline Siliziumschicht 12, im folgenden auch als Polysiliziumschicht bezeichnet, und ein Siliziumoxidfilm 13 auf der Oberfläche des Siliziumsubstrats 2, das mit einem Feldoxidfilm 9 versehen ist, abgeschieden, wie dies in Fig. 4A gezeigt ist.
Dann werden unter Verwendung eines fotolithografischen Ver­ fahrens und eines Ätzverfahrens der Siliziumoxidfilm 13 und die Polysiliziumschicht 12, die auf der Oberfläche des Sili­ ziumsubstrats 2 abgeschieden sind, geätzt und derart abge­ tragen, daß ein Kanalgebiet des MOSFET erhalten wird. Das verwendete Ätzverfahren ist ein Plasmatrockenätzverfahren. Als Ergebnis wird eine Oberfläche des Kanalgebiets auf dem Siliziumsubstrat 2 freigelegt, wie dies in Fig. 4B gezeigt ist. Das Plasmaätzen ist ein Verfahren des Erzeugens und Abtragens von flüchtigem Material durch eine Reaktion zwi­ schen angeregten Atomen und Molekülen im ionengeladenen Gas­ plasma und der Polysiliziumschicht 12. Nachdem die Polysili­ ziumschicht 12 abgetragen ist, wird die Oberfläche des Sili­ ziumsubstrats 2 der Einwirkung der Ionen im Plasma ausge­ setzt. Durch die Ioneneinwirkung wird die Oberfläche des Siliziumsubstrats 2 aufgerauht und beschädigt.
Anschließend wird ein thermischer Oxidationsprozeß angewen­ det, um einen Gateoxidfilm 3 auf der Kanalgebietsoberfläche des Siliziumsubstrats 2 und der inneren Seitenwände der Öff­ nung der Polysiliziumschicht 12 zu bilden. Anschließend wird ein Temperverfahren in einer Stickstoffatmosphäre angewendet, um die in der Polysiliziumschicht 12 enthaltenen Störstellen in das Siliziumsubstrat 2 zu diffundieren, wodurch ein Sourcegebiet 5 und ein Draingebiet 6 gebildet werden, wie dies in Fig. 4C gezeigt ist.
Als Ergebnis einer fein reduzierten Struktur dieser Elemente weist der MOSFET oben beschriebener Struktur, der mit den vorstehend beschriebenen Schritten hergestellt worden ist, die nachstehend beschriebenen Nachteile auf.
(a) Obwohl es erforderlich ist, die Verbindungstiefe des Sourcegebietes und des Draingebietes entsprechend der Maß­ stabsregel durch die Reduzierung der Struktur der Einrich­ tungen zu verringern, wird es schwierig, die Bildung dieser Gebiete durch thermische Diffusion von der Polysilizium­ schicht 12 zu steuern, da die Verbindungstiefe abnimmt.
(b) Das Kontaktverfahren, nach dem das Sourcegebiet 5 und das Draingebiet 6 im Siliziumsubstrat 2 in direktem Kontakt mit den leitenden Schichtabschnitten 7 bzw. 8 für Elektroden stehen, bringt die Bildung eines natürlichen Oxidfilms an den jeweiligen Flächen dazwischen mit sich, was eine Erhöhung eines Kontaktwiderstands und ein Hindernis für einen guten ohmschen Kontakt bewirkt.
(c) Wie in Fig. 4B gezeigt ist, wird der Schritt des Ätzens und Abtragens des Siliziumoxidfilms 13 und der Polysilizium­ schicht 12 durch Plasmatrockenätzen ausgeführt. Folglich ist die Oberfläche des Siliziumsubstrats 2, die am Ende des Ätzens freigelegt ist, durch das Plasma beschädigt, wie dies oben beschrieben ist. Eine solche Beschädigung verschlechtert die Eigenschaften des Transistors insbesondere deshalb, weil dieses Oberflächengebiet des Siliziumsubstrats 2 als das Kanalgebiet des MOSFET dient.
Außerdem gibt es noch ein anderes Problem, das durch die Miniaturisierung der Struktur der Transistoren verursacht wird, nämlich das Problem des Schwankens der Eigenschaften der Transistoren, das durch die Erzeugung sogenannter heißer Ladungsträger verursacht wird. Wenn die Kanallänge des Tran­ sistors kleiner wird, wird das elektrische Feld in der Nähe des Drains konzentriert, wodurch heiße Ladungsträger erzeugt werden. Ein Teil der heißen Ladungsträger dringt in den Gate­ oxidfilm ein und wird dort festgehalten. Die festgehaltenen Ladungsträger verursachen eine Veränderung der Schwellen­ spannung und damit eine Verschlechterung der wechselseitigen Leitfähigkeit. Als Struktur zum Verhindern des Schwankens der Eigenschaften der MOSFET, die durch die heißen Ladungs­ träger verursacht wird, ist eine sogenannte LDD-Struktur (LDD = lightly doped drain; leicht dotiertes Drain) bekannt geworden. Bei der LDD-Struktur ist ein Störstellengebiet vom gleichen Leitfähigkeitstyp wie das Draingebiet, aber mit niedrigerer Konzentration, zwischen dem Kanalgebiet und dem Draingebiet vorgesehen. Das Störstellengebiet niedriger Konzentration verringert die Konzentration des elektrischen Feldes in seiner Nähe, wodurch die Erzeugung von sogenannten heißen Ladungsträgern reduziert wird.
Wie vorstehend beschrieben ist, sind die LDD-MOSFET hinsicht­ lich des Unterdrückens des Schwankens der Eigenschaften von Transistoren, das durch die Erzeugung von heißen Ladungs­ trägern verursacht wird, wirksam, und folglich sind die oben beschriebene Verbesserung der Verbindungsstruktur und die Verbesserung des LDD-MOSFET sehr wichtig für die Miniaturi­ sierungstechnik.
Aufgabe der Erfindung ist es daher, eine Halbleitereinrich­ tung von mikroskopischer Größe anzugeben, bei der eine Ver­ ringerung des Widerstandes leitender Schichten für Elektroden erreicht wird.
Insbesondere soll eine Verbesserung der Steuerung des Bildens von Störstellendiffusionsgebieten in einem Halbleitersubstrat einer Halbleitereinrichtung erhalten werden.
Ferner sollen Störstellengebiete geringer Verbindungstiefe in einem Halbleitersubstrat einer Halbleitereinrichtung ge­ bildet werden.
Außerdem soll ein Ausgleich für den geringen Widerstand der im Substrat der Halbleitereinrichtung gebildeten flachen Störstellengebiete vorgesehen werden.
Ebenso soll die Durchschlagsspannung der Halbleitereinrich­ tung erhöht werden.
Aufgabe der Erfindung ist es weiterhin, ein Verfahren zum Herstellen einer Halbleitereinrichtung anzugeben, das es ermöglicht, Schaden auf einer Oberfläche eines Halbleiter­ substrats aufgrund von Ätzen in einem Strukturierungsprozeß von leitenden Schichten für Elektroden zu verhindern.
Aufgabe der Erfindung ist es auch, ein Verfahren zum Her­ stellen von LDD-Gebieten auf einem Substrat einer Halbleiter­ einrichtung anzugeben.
Die Aufgabe der Erfindung wird durch eine Halbleitereinrich­ tung vom MOS-Typ gelöst, die leitende Schichten für Elektro­ den auf den Oberflächen eines Paares von Störstellengebieten aufweist. Die leitenden Schichten für Elektroden sind aus einer laminierten Struktur aus einer Schicht, die ein Metall hohen Schmelzpunkts enthält und eine hohe Leitfähigkeit auf­ weist, und einer polykristallinen Siliziumschicht gebildet, wodurch ein Verbindungswiderstand im Vergleich zu dem einer Ein-Schicht-Struktur von polykristallinem Silizium gesenkt werden kann.
Außerdem wird der Kontakt zwischen den Störstellendiffusions­ gebieten und den leitenden Schichten für Elektroden durch den Film aus Metall hohen Schmelzpunkts und dergleichen her­ gestellt. Dementsprechend ist ein Kontaktwiderstand im Ver­ gleich zu dem einer Einrichtung, bei der die Störstellendif­ fusionsgebiete und die leitende Schicht aus polykristallinem Silizium in direktem Kontakt miteinander stehen, verringert. Außerdem ist ein Flächenwiderstand in den Störstellendiffu­ sionsgebieten im Vergleich zu dem bekannter Einrichtungen verringert.
Die Aufgabe wird ferner durch zwei Verfahren zur Herstellung von Halbleitereinrichtungen mit Mehrschichtelektrodenstruktu­ ren gelöst.
Die Störstellendiffusionsgebiete werden durch thermische Diffusion der in der polykristallinen Siliziumschicht jeder leitenden Schicht für die Elektrode enthaltenen Störstellen in das Halbleitersubstrat durch den Film aus Metall hohen Schmelzpunktes gebildet. Bei diesem Schritt dient der Film aus Metall hohen Schmelzpunktes zum Vergrößern eines Diffu­ sionsabstandes von der polykristallinen Siliziumschicht als der Störstellenquelle zu einem Gebiet, in dem im Halbleiter­ substrat ein Störstellengebiet zu bilden ist. Die Diffusions­ rate der Störstellen im Film aus Metall hohen Schmelzpunktes ist niedriger als jene in der Siliziumschicht. Folglich ist es einfach, eine Periode des thermischen Diffusionsprozesses durch Einstellen einer langen Periode für die Diffusion der Störstellen in das Halbleitersubstrat einzustellen. Dadurch kann die Wirksamkeit der Steuerung für den thermischen Diffu­ sionsprozeß vergrößert werden, und Verbindungen niedrigerer Tiefe können einfach gebildet werden.
In einem weiteren Ausführungsbeispiel der vorliegenden Erfin­ dung wird die leitende Schicht für eine Elektrode der Halb­ leitereinrichtung durch Bilden einer Schicht aus einem Metall hohen Schmelzpunktes und einer polykristallinen Silizium­ schicht auf der Oberfläche des Halbleitersubstrats sowie anschließendes Strukturieren dieser Schichten in der vorge­ schriebenen Form durch zwei Ätzprozesse gebildet. Der Film aus Metall hohen Schmelzpunktes wird als ein Schutzfilm gegen Ätzen verwendet, wenn der Film aus polykristallinem Silizium auf dem Film aus Metall hohen Schmelzpunktes geätzt wird. Dies erfolgt so, da in einem bekannten Ätzprozeß des poly­ kristallinen Siliziumfilms die Oberfläche des Halbleiter­ substrats beim Ätzen beschädigt wird. Daher wird der Film aus Metall hohen Schmelzpunktes auf das Halbleitersubstrat aufgebracht, und dieser Film dient dazu, zu verhindern, daß die Oberfläche des Halbleitersubstrats beim Ätzen des Poly­ siliziumfilms direkt freigelegt wird, und um die Oberfläche vor Beschädigung durch das Ätzen zu schützen. Nach dem Ätzen des polykristallinen Siliziumfilms wird der Metallfilm durch einen Ätzprozeß abgetragen, der auf der Oberfläche des Halb­ leitersubstrats nur geringe Beschädigung verursacht, wodurch eine Beschädigung auf der Oberfläche des Halbleitersubstrats verhindert werden kann.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen
Fig. 1A bis 1F Schnittansichten, die die aufeinanderfol­ genden Schritte eines Verfahrens zum Her­ stellen eines MOSFET gemäß eines ersten Ausführungsbeispiels der vorliegenden Er­ findung darstellen;
Fig. 2A bis 2E Schnittansichten, die die aufeinanderfol­ genden Schritte eines Verfahrens zum Her­ stellen eines MOSFET gemäß eines zweiten Ausführungsbeispiels der vorliegenden Er­ findung darstellen;
Fig. 3 eine Schnittansicht, die eine Struktur eines bekannten MOSFET darstellt; und
Fig. 4A bis 4C Schnittansichten, die die Hauptschritte eines Verfahrens zum Herstellen des in Fig. 3 gezeigten MOSFET darstellen.
Zuerst wird eine bevorzugte erste Ausführungsform der vor­ liegenden Erfindung mit Bezug auf die Fig. 1A bis 1F, die eine Struktur eines MOSFET gemäß der Schritte eines Her­ stellungsverfahrens dafür darstellen, beschrieben.
Zuerst wird ein Feldoxidfilm 9 zur Vorrichtungstrennung durch ein LOCOS-Verfahren (LOCOS= local oxidation of silicon; lokales Oxidieren von Silizium) in vorbestimmten Gebieten auf einer Oberfläche eines Siliziumsubstrats 2, wo ein Gra­ bengebiet 30 gebildet ist, gebildet. Dann wird ein Film 31 aus einem Silizid eines Metalls hohen Schmelzpunktes, das heißt ein Wolframsilizid-Film (WSi x ), ein Titansilizid-Film (TiSi x ) oder dergleichen, auf der Oberfläche des Silizium­ substrats 2 gebildet. Ein Verfahren des Bildens der Silizid­ schicht weist einen Schritt des Abscheidens eines Metalls hohen Schmelzpunktes auf der Oberfläche des Siliziumsubstrats 2 durch das CVD-Verfahren (CVD= chemical vapor deposition; chemische Dampfabscheidung) oder durch Sputtern auf. Danach wird ein Temperverfahren ausgeführt, so daß das Gebiet des Metalls hohen Schmelzpunktes, das mit der Oberfläche des Siliziumsubstrats in Kontakt steht, in ein Silizid umgewan­ delt wird. Das Temperverfahren zur Silizidierung dieses Gebietes braucht nicht ausgeführt zu werden. In diesem Falle wird die Silizidschicht durch das in den nachfolgenden Schritten ausgeführte Tempern nebenbei gebildet. Die Dicke der Schicht des Metalls hohen Schmelzpunktes beträgt zum Beispiel zwischen 1000 und 3000 Å und vorzugsweise etwa 2000 Å. Insbesondere wird die untere Grenze der Filmdicke so gewählt, daß sie ausreicht, ein Vergröbern der Qualität des Metalls hohen Schmelzpunktes zu verhindern. Die Ober­ grenze der Filmdicke wird so ausgewählt, daß sie ausreicht, die Strukturierungsgenauigkeit, die sich aus der Erhöhung des Ätzbetrages in Richtung der Filmebene durch das Naßätzen ergibt, wie später beschrieben wird, nicht zu verschlech­ tern. Weiterhin wird ein erster Polysiliziumfilm 32 unter Verwendung des CVD-Verfahrens gebildet. Die Dicke des Poly­ siliziumfilms 32 beträgt etwa 2500 Å. Dann werden Störstel­ len, wie etwa Arsen, durch ein Ionenimplantationsverfahren in den ersten Polysiliziumfilm 32 eingebracht, wie dies in Fig. 1A zu sehen ist.
Dann wird ein Siliziumoxidfilm 33 auf dem ersten Polysili­ ziumfilm 32 nach dem CVD-Verfahren abgeschieden. Anschließend werden Abschnitte des ersten Polysiliziumfilms 32 und des Siliziumoxidfilms 33, die auf einem vorbestimmten Oberflä­ chengebiet des Siliziumsubstrats 2, das als ein Kanalgebiet 34 des MOSFET vorgesehen ist, abgeschieden sind, unter Ver­ wendung eines fotolithografischen Verfahrens und eines Plasmaätzverfahrens oder dergleichen abgetragen. Als Ergebnis wird ein vorbestimmtes Gebiet des Metallsilizidfilms 31 eines Metalls hohen Schmelzpunktes freigelegt. Der erste Polysili­ ziumfilm 32, der durch dieses Ätzverfahren strukturiert worden ist, dient als Elektroden 32 a für das Source- bzw. das Draingebiet, wie in Fig. 1B zu sehen ist.
Dann wird der Film 31 aus einem Silizid eines Metalls hohen Schmelzpunktes unter Verwendung eines Naßätzverfahrens abge­ tragen. Das Naßätzverfahren wird zum Beispiel unter Verwen­ dung von Fluorwasserstoffsäure oder einer Lösung einer Mischung von Fluorwasserstoffsäure und Ammoniumfluorid aus­ geführt. Das Naßätzverfahren wird insbesondere deshalb ange­ wendet, weil dieses Verfahren die Oberfläche des Silizium­ substrats 2, die das Kanalgebiet 34 sein soll, nicht be­ schädigt.
Anschließend wird ein Isolierfilm 35, wie etwa ein Silizium­ oxidfilm oder ein Siliziumnitridfilm, über dem Kanalgebiet 34 der Oberfläche des Siliziumsubstrats 2 und den oberen und Seitenoberflächen des strukturierten Mehrfachfilms 31, 32 a und 33 nach dem CVD-Verfahren gebildet. Der Isolierfilm 35 auf dem Kanalgebiet 34 stellt einen Gateisolierfilm des Transistors dar, wie in Fig. 1C gezeigt ist.
Dann wird ein zweiter polykristalliner Siliziumfilm 36 auf der gesamten Oberfläche unter Verwendung des CVD-Verfahrens abgeschieden, wie dies in Fig. 1D gezeigt ist.
Anschließend wird ein Temperverfahren zum Bilden des Source- und des Draingebietes angewendet. Die im ersten Polysilizium­ film 32 a enthaltenen Störstellen, wie etwa Phosphor oder Arsen, treten durch den Film 31 eines Silizids eines Metalls hohen Schmelzpunktes hindurch und werden in das Silizium­ substrat 2 durch das Temperverfahren bei hoher Temperatur diffundiert. Als Ergebnis werden ein Sourcegebiet 5 und ein Draingebiet 6 im Siliziumsubstrat 2 gebildet. Der Film 31 eines Silizids eines Metalls eines hohen Schmelzpunktes dient dazu, einen Diffusionsabstand, der erforderlich ist, damit die Störstellen die vorbestimmten Gebiete im Siliziumsubstrat Arsen, wird im Film 31 eines Silizids eines Metalls hohen Schmelzpunktes eingefangen. Dadurch wird die für die ther­ mische Diffusion erforderliche Periode vergrößert, und die Wirksamkeit der Steuerung des thermischen Diffusionsverfah­ rens wird verbessert. Damit kann die Periode des thermischen Diffusionsprozesses mit hoher Genauigkeit gesteuert werden, wodurch es möglich ist, das Sourcegebiet 5 bzw. das Drain­ gebiet 6 mit geringer Verbindungstiefe zu bilden.
Im Anschluß daran wird der zweite Polysiliziumfilm 36 unter Verwendung eines fotolithografischen Verfahrens geätzt. Als Ergebnis wird eine Gateelektrode 36 a strukturiert. Die Gate­ elektrode 36 a wird so gebildet, daß sie sich teilweise über der jeweiligen Oberfläche der ersten Polysiliziumfilme 32 a, die Elektroden des Sourcegebiets 5 bzw. des Draingebiets 6 werden, erstreckt, wie dies in Fig. 1E gezeigt ist.
Schließlich werden, nachdem ein Zwischenschichtisolierfilm 37 gebildet ist, Kontaktlöcher eingebracht, und eine Alu­ miniumverbindungsschicht 38 wird in jedem Kontaktloch ge­ bildet. Damit ist der Herstellungsprozeß des MOSFET abge­ schlossen, wie dies in Fig. 1F gezeigt ist.
Wie vorstehend beschrieben ist, hat die Gateelektrode 36 a des MOSFET bei diesem Ausführungsbeispiel eine Struktur, die sich über die des auf der jeweiligen Oberfläche des Source­ gebiets 5 bzw. des Draingebiets 6 gebildeten ersten Polysili­ ziumfilms 32 a erstreckt. Dementsprechend können die sich über dem ersten Polysiliziumfilm 32 a erstreckenden Gebiete der Gateelektrode 36 a groß gemacht werden, selbst wenn die Breite des Kanalgebiets, das unter der Gateelektrode 36 a liegt, sehr klein ist. Damit kann eine wirksame Querschnitts­ fläche für das Leiten der Gateelektrode 36 a groß gemacht werden. Die vorstehend beschriebene Struktur ermöglicht es, den Verbindungswiderstand der Gateelektrode 36 a zu senken.
Der auf dem Sourcegebiet 5 bzw. dem Draingebiet 6 gebildete erste Polysiliziumfilm 32 a dient zum Einleiten von Störstel­ len zur Bildung des Source- bzw. des Draingebiets in das Siliziumsubstrat 2 und dient auch als eine interne Verbin­ dung zum Verbinden des Source- und des Draingebiets 5 bzw. 6 mit der Aluminiumverbindungsschicht 38. Da diese interne Verbindung eine laminierte Struktur aus dem ersten Polysili­ ziumfilm 32 a und dem Film 31 eines Silizids eines Metalls hohen Schmelzpunktes aufweist, kann der Flächenwiderstand reduziert werden. So beträgt der Flächenwiderstand zum Bei­ spiel im Fall einer Ein-Schicht-Struktur von Polysilizium 100 bis 700 Ω/, während der Flächenwiderstand im Falle der laminierten Struktur auf 1 bis 3 Ω/ gesenkt ist. Das Metall hohen Schmelzpunktes oder das Silizid dieses Metalls weist einen höheren Schmelzpunkt auf als das Verbindungsmaterial, wie etwa Aluminium. Damit können die Schritte des Hochtempe­ raturrückflusses und des Temperns zum Verflachen der Ober­ fläche der Schicht, die auf dem Substrat laminiert ist, aus­ geführt werden. Das Metall bzw. das Silizid hohen Schmelz­ punktes können durch Naßätzen einfach abgetragen werden.
Weiterhin sind das Sourcegebiet 5 und das Draingebiet 6 des MOSFET dieses Ausführungsbeispiels durch thermische Diffusion von Störstellen von der ersten Polysiliziumschicht 32 a aus in das Siliziumsubstrat 2 durch den Film 31 eines Silizids eines Metalls hohen Schmelzpunktes gebildet. Folglich kann die Diffusionstiefe der Störstellen mit hoher Genauigkeit gesteuert werden, und flache Sperrschichten können einfach gebildet werden. Die flachen Sperrschichten des Sourcegebiets 5 und des Draingebiets 6 ermöglichen, eine parasistäre Sperr­ schichtkapazität zwischen dem Siliziumsubstrat 2 und dem Sourcegebiet 5 bzw. dem Draingebiet 6 zu reduzieren.
Weiterhin wird bei dem vorstehend beschriebenen Herstellungs­ verfahren der auf dem Kanalgebiet des Siliziumsubstrats 2 abgeschiedene Film 31 eines Silizids eines Metalls hohen Schmelzpunktes als ein Schutzfilm gegen Ätzen verwendet. Insbesondere verhindert dieser Film 31 eines Silizids eines Metalls hohen Schmelzpunktes eine Beschädigung der Oberfläche des Siliziumsubstrats 2 durch das Plasmaätzen im Struktu­ rierungsprozeß für die Gatebildung im ersten Polysiliziumfilm 32. Anschließend wird dieser auf dem Kanalgebiet befindliche Film 31 eines Silizids eines Metalls hohen Schmelzpunktes durch einen Naßätzprozeß abgetragen, der keine Beschädigung der Oberfläche des Substrats verursacht. Allgemein gesehen wird im Hinblick auf die Tendenz zur fein-reduzierten Struk­ tur von Einrichtungen das Ätzen zum Bestimmen eines Kanal­ gebietes vorzugsweise durch ein Trockenätzverfahren, das eine sehr gute Genauigkeit feiner Bildung bzw. feiner Struk­ turierung besitzt, ausgeführt. Trockenätzen verursacht jedoch unvermeidbar eine Beschädigung der Oberfläche des Silizium­ substrats. Naßätzen ist jedoch hinsichtlich der Genauigkeit der feinen Strukturierung begrenzt. Daher wird bei diesem Ausführungsbeispiel das Trockenätzen im Prinzip als Ätzver­ fahren zur Bildung des Kanals verwendet, und der Film 31 eines Silizids eines Metalls hohen Schmelzpunktes wird vor­ gesehen, um eine Beschädigung der Oberfläche des Substrates zu verhindern. Das Naßätzen wird zum Abtragen des Films 31 eines Silizids eines Metalls hohen Schmelzpunktes verwendet. Dementsprechend wird, um den isotropischen Effekt beim Troc­ kenätzen zu verringern, der Film 31 eines Silizids eines Metalls hohen Schmelzpunktes mit einer geringen Dicke ge­ bildet. Damit hat das Kanalgebiet auf der Oberfläche des Siliziumsubstrats 2, das durch zwei Ätzprozesse gebildet wird, eine gute Kristallinität, und der so erhaltene MOSFET weist exzellente elektrische Eigenschaften auf.
Bei dem vorstehend beschriebenen Ausführungsbeispiel wird der thermische Diffusionsprozeß zum Bilden des Sourcegebiets und des Draingebiets in dem in Fig. 1E gezeigten Schritt angewendet. Dieser Prozeß ist jedoch nicht darauf beschränkt. Der thermische Diffusionsprozeß kann auch zu jedem anderen geeigneten Zeitpunkt ausgeführt werden, solange er nach dem Ende des Strukturierungsprozesses der ersten Polysilizium­ schicht 31 a erfolgt.
Im folgenden wird eine vorteilhafte zweite Ausführungsform der vorliegenden Erfindung mit Bezug auf die Fig. 2A bis 2E beschrieben. Diese zweite Ausführungsform bezieht sich auch auf eine Struktur eines MOSFET und ein Verfahren zum Herstellen einer solchen Struktur, wie das oben beschriebene erste Ausführungsbeispiel. Da die in den Fig. 2A und 2B gezeigten Schritte die gleichen Schritte sind, wie die in den Fig. 1A und 1B des ersten Ausführungsbeispieles, wird deren Beschreibung ausgelassen.
Am Ende des in Fig. 2B gezeigten Schrittes ist der als eine interne Verbindung dienende erste polykristalline Silizium­ film 32 a gebildet, und der Film 31 eines Silizids eines Metalls hohen Schmelzpunktes ist im Kanalgebiet 34 freige­ legt.
Dann wird ein zweiter Siliziumoxidfilm 39 auf der Oberfläche der ersten Polysiliziumfilmstruktur 32 a und auf der Ober­ fläche des Films 31 eines Silizids eines Metalls hohen Schmelzpunktes im Kanalgebiet 34 unter Verwendung eines CVD- Verfahrens gebildet, wie dies in Fig. 2C gezeigt ist.
Im Anschluß daran wird der zweite Siliziumoxidfilm 39 unter Verwendung reaktiver Ionenätzung anisotrop geätzt. Als Er­ gebnis verbleibt der zweite Siliziumoxidfilm 39 nur in Gebieten, die den Seitenwänden der zweiten Polysiliziumstruk­ turen 32 a gegenüberliegen. Die verbleibenden Gebiete des zweiten Siliziumoxidfilms werden als Seitenwandabstandsstücke oder Seitenwand-Spacer 40 bezeichnet (siehe Fig. 2D). Da die Seitenwand-Spacer 40 durch reaktives Ionenätzen gebildet werden, wird bevorzugt, daß das Ätzen ausgeführt wird, so­ lange der Film 31 eines Silizids eines Metalls hohen Schmelz­ punktes auf dem Kanalgebiet belassen ist. Der Grund dafür ist, daß die Oberfläche des Kanalgebiets des Siliziumsub­ strats 2 durch das reaktive Ionenätzen zur Bildung der Sei­ tenwand-Spacer 40 beschädigt wird, es sei denn, der Film 31 des Silizids eines Metalls hohen Schmelzpunktes ist noch vorhanden.
Im Anschluß daran werden die gleichen Schritte wie die in den Fig. 1C bis 1F des ersten Ausführungsbeispiels ge­ zeigten ausgeführt, wodurch der MOSFET hergestellt wird.
Die Seitenwand-Spacer 40 haben die nachstehend beschriebenen Funktionen. Gemäß Fig. 2E sichern die Seitenwand-Spacer 40 eine Isolation zwischen der Gateelektrode 36 a und den Elek­ troden 32 a des Sourcegebiets 5 bzw. des Draingebiets 6.
Außerdem stellen die Seitenwand-Spacer 40 eine Versetzungs­ struktur der Elektroden 32 a (das heißt, des ersten Polysili­ ziumfilms) und des Films 31 eines Silizids eines Metalls hohen Schmelzpunktes dar, bei der die Seitenendpositionen des ersten Polysiliziumfilms 32 a als den Elektroden und des Films 31 des Silizids eines Metalls hohen Schmelzpunktes, der dem Kanalgebiet 34 zugewandt ist, um eine Größe vonein­ ander abweichen, die der Dicke jedes der Seitenwand-Spacer 40 entspricht. Wenn das thermische Diffusionsverfahren auf eine solche versetzte Struktur des ersten Polysiliziumfilms 32 a mit den Störstellen und des Films 31 des Silizids eines Metalls hohen Schmelzpunktes angewendet wird, werden die Störstellen zuerst vom ersten Polysiliziumfilm 32 a zum Film 31 eines Silizids eines Metalls hohen Schmelzpunktes dif­ fundiert und werden dann durch die Kontaktflächen zwischen dem Film 31 des Silizids eines Metalls hohen Schmelzpunktes und der Oberfläche des Siliziumsubstrats 2 in das Silizium­ substrat 2 diffundiert. Als Ergebnis werden die vom Teil des Films 31 des Silizids eines Metalls hohen Schmelzpunktes, der unter jedem Seitenwand-Spacer 40 liegt, in einer längeren Periode diffundiert als jener der Diffusion der Störstellen von den Gebieten des Films 31 eines Silizids eines Metalls hohen Schmelzpunktes, die mit dem ersten Polysiliziumfilm 32 a in Kontakt stehen. Folglich werden die Gebiete 5 und 6 hoher Störstellenkonzentration, die eine größere Tiefe der Störstellendiffusion aufweisen, und Gebiete 51 und 61 von geringerer Störstellenkonzentration, die eine geringere Diffusionstiefe aufweisen, während desselben thermischen Diffusionsprozesses gebildet. Solch eine Zwei-Schicht-Struk­ tur niedriger und hoher Konzentration des Source- und des Draingebietes wird allgemein als eine LDD-Struktur bezeich­ net. Die LDD-Struktur verhindert wirksam einen Kurzkanalef­ fekt und verbessert die elektrischen Eigenschaften des MOSFET feiner Struktur.
Bei den vorstehend beschriebenen beiden Ausführungsbeispielen ist der Metallfilm zum Bilden des Films eines Silizids eines Metalls hohen Schmelzpunktes ein Titanfilm. Der Metallfilm ist jedoch nicht darauf beschränkt, und es kann als ein Film eines Metalls hohen Schmelzpunktes auch ein Wolfram-, ein Molybdän-, ein Kobalt-, ein Nickel-, ein Platin-, ein Tantal-, ein Zirkonium- oder ein Palladium-Film verwendet werden. Außerdem kann ein Film aus einem Metall hohen Schmelzpunktes anstelle eines Films eines Silizids eines Metalls hohen Schmelzpunktes verwendet werden, und es kann auch ein zusammengesetzter Film aus diesen beiden Filmen verwendet werden.
Die in den polykristallinen Siliziumfilm als einer leitenden Schicht für Elektroden, der auf den Oberflächen des Source­ gebietes und des Draingebietes gebildet ist, wie dies im ersten und im zweiten Ausführungsbeispiel gezeigt ist, injizierten Störstellen können zum Beispiel Arsen, Phosphor, Bor oder Antimon sein.
Fernerhin kann die Erfindung, obwohl sie in den vorstehend beschriebenen Ausführungsbeispielen auf einen MOSFET ange­ wendet wird, auch auf eine komplementäre MOS-Einrichtung angewendet werden, und die gleichen Wirkungen können in einem solchen Fall erhalten werden. Außerdem ist die vorliegende Erfindung auch auf eine bipolare Halbleitereinrichtung an­ wendbar.
Wie im vorstehenden beschrieben ist, sind erfindungsgemäß leitende Schichten für Elektroden aus einer laminierten Struktur, die einen Film eines Silizids eines Metalls hohen Schmelzpunktes und einen Polysiliziumfilm aufweist, auf den Störstellengebieten des Siliziumsubstrats gebildet, und somit kann die feine Struktur der Einrichtung und die Reduzierung des Widerstandes in der leitenden Schicht für Elektroden erhalten werden. Weiterhin wird erfindungsgemäß ein Film eines Silizids eines Metalls hohen Schmelzpunktes verwendet, um die Oberfläche des Substrats vor einer Beschädigung durch Ätzen des ersten Polysiliziumfilms zu schützen, und außerdem dient er zum Bilden von Störstellengebieten geringer Sperr­ schichttiefe durch thermische Diffusion im Siliziumsubstrat. Somit können die elektrischen Eigenschaften der Halbleiter­ einrichtung verbessert werden.

Claims (15)

1. Halbleitereinrichtung mit einer Struktur, bei der sich eine leitende Schicht (36 a) für eine Elektrode über eine leitende Schicht (32 a, 31) für eine andere Elektrode er­ streckt, mit
einem Siliziumsubstrat (2), das Störstellengebiete (5, 6) eines ersten Leitfähigkeitstyps und ein Störstellengebiet (30) eines zweiten Leitfähigkeitstyps aufweist,
einer Leitungsschichtstruktur (31, 32 a) für eine erste Elek­ trode, die auf einer Oberfläche jedes der Störstellengebiete (5, 6) des ersten Leitfähigkeitstyps vorgesehen sind,
einer leitenden Schicht (36 a) für eine zweite Elektrode, die auf einer Oberfläche des Störstellengebiets (30) des zweiten Leitfähigkeitstyps vorgesehen ist, und
einem Isolierfilm (35), der zwischen der Leitungsschicht­ struktur (31, 32 a) für die erste Elektrode und der leitenden Schicht (36 a) für die zweite Elektrode gebildet ist,
wobei die Leitungsschichtstruktur (31, 32 a) für die erste Elektrode eine untere leitende Schicht (31) mit einer rela­ tiv hohen Leitfähigkeit, die auf der Oberfläche der Stör­ stellengebiete (5, 6) gebildet ist, und eine obere leitende Schicht (32 a) mit einer relativ geringen Leitfähigkeit, die darauf gebildet ist, aufweist, und
wobei ein Teil der leitenden Schicht (36 a) für die zweite Elektrode sich über eine Oberfläche der Leitungsschicht­ struktur (31, 32 a) für die erste Elektrode mit dem dazwi­ schenliegenden Isolierfilm (33, 35) erstreckt.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die untere leitende Schicht (31) der Leitungsschichtstruktur für die erste Elektrode aus einem Metall oder einem Metallsilizid gebildet ist.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die obere leitende Schicht (32 a) der Leitungsschichtstruktur für die erste Elektrode aus poly­ kristallinem Silizium gebildet ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die untere leitende Schicht (31) der Leitungsschichtstruktur für die erste Elektrode aus einem Material gebildet ist, das aus einer Gruppe, die aus Metallen hohen Schmelzpunktes und Metallsiliziden hohen Schmelzpunktes besteht, ausgewählt ist.
5. Halbleitereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Teil einer Oberfläche der unteren leitenden Schicht (31) der Leitungsschichtstruktur für die erste Elektrode mit einem Isolierfilm (40) bedeckt ist und daß die Störstellengebiete vom ersten Leitfähigkeitstyp ein Gebiet (5, 6) relativ hoher Störstellenkonzentration, das mit der oberen leitenden Schicht (32 a) der Leitungsschicht­ struktur für die erste Elektrode selbstausgerichtet ist, und ein Gebiet (51, 61) relativ geringer Störstellenkonzen­ tration, das nahe dem Gebiet relativ hoher Störstellenkon­ zentration vorgesehen ist und mit der unteren leitenden Schicht (31) der Leitungsschichtstruktur für die erste Elek­ trode selbstausgerichtet ist, aufweisen.
6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Seitenwand-Spacer (40, 40), von denen jeder aus einem Isolierfilm auf einer Seitenoberfläche der oberen leitenden Schicht (32 a) der Leitungsschichtstruktur für die erste Elektrode, die der leitenden Schicht (36 a) für die zweite Elektrode gegenübersteht, gebildet ist.
7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die untere Schicht (31) der Leitungsschichtstruktur für die erste Elektrode eine Dicke von 1000 Å bis 3000 Å aufweist.
8. Halbleitereinrichtung nach Anspruch 1, gekennzeichnet durch Seitenwand-Spacer (40, 40), von denen jeder aus einem Isolierfilm auf einer Seitenoberfläche der oberen Elektrodenschicht (32 a), die der leitenden Schicht für die zweite Elektrode gegenüberliegt, gebildet ist.
9. MOS-Halbleitereinrichtung mit
einem Halbleitersubstrat (2) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,
einem Paar Störstellengebiete (5, 6) eines zweiten Leitfähig­ keitstyps, die in einem vorbestimmten Abstand voneinander auf der Hauptoberfläche des Halbleitersubstrats (2) gebildet sind,
Source-/Drain-Elektrodenschichten (31, 32 a), die wenigstens auf den Oberflächen des Paares Störstellengebiete gebildet sind, einer Gateelektrodenschicht (36 a), die auf der Hauptober­ fläche des Halbleitersubstrats (2) gebildet ist und von dem Paar Störstellengebiete mit einem dazwischenliegenden Gate­ isolierfilm (35) umgeben wird, und
Isolierschichten (35), die zwischen der Gateelektrodenschicht und den Source-/Drainelektrodenschichten gebildet sind, wobei die Source-/Drainelektrodenschichten eine untere Schicht (31), die aus Metall oder Metallsilizid gebildet ist und eine polykristalline Siliziumschicht, die auf der Oberfläche der unteren Schicht gebildet ist, aufweist und wobei ein Abschnitt der Gateelektrode (36 a) auf dem oberen Abschnitt der Source-/Drain-Elektrodenschichten mit einer dazwischenliegenden Isolierschicht (33, 35) aufliegt.
10. MOS-Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die polykristalline Silizium­ schicht einen Seitenwand-Spacer aus einem Isolierfilm auf einer Seitenoberfläche, die der Gateelektrodenschicht gegen­ überliegt, aufweist.
11. Verfahren zum Herstellen einer Halbleitereinrichtung, die auf einem Halbleitersubstrat (2) leitende Schichten für Elektroden aus einer laminierten Struktur mit einer leitenden Schicht, die ein Metall hohen Schmelzpunktes enthält, und einer polykristallinen Siliziumschicht aufweist, mit den Schritten
Bilden der leitenden Schicht (31), die das Metall hohen Schmelzpunktes enthält, auf dem Halbleitersubstrat,
Bilden einer ersten polykristallinen Siliziumschicht (32), die Störstellen enthält, auf der leitenden Schicht (31),
Bilden eines ersten Isolierfilms (33) auf der ersten poly­ kristallinen Siliziumschicht (32),
gleichzeitiges Ätzen des ersten Isolierfilms und des ersten polykristallinen Siliziumfilms, um eine vorbestimmte Öffnung (34), die die leitende Schicht erreicht, zu bilden,
Ätzen der leitenden Schicht, die in der vorbestimmten Öffnung eine freigelegte Oberfläche aufweist, und dadurch Freilegen einer Oberfläche des Halbleitersubstrats in der vorbestimmten Öffnung,
Bilden eines zweiten Isolierfilms (35) auf einer Bodenober­ fläche und inneren Seitenwänden der vorbestimmten Öffnung und auf dem ersten Isolierfilm,
Bilden einer zweiten polykristallinen Siliziumschicht (36) auf dem zweiten Isolierfilm (35),
Strukturieren der zweiten polykristallinen Siliziumschicht (36) in einer vorbestimmten Form und
Diffundieren der in der ersten polykristallinen Silizium­ schicht enthaltenen Störstellen in das Halbleitersubstrat durch Tempern.
12. Verfahren zum Herstellen einer Halbleitereinrichtung, die auf einem Halbleitersubstrat (2) leitende Schichten für Elektroden aus einer laminierten Struktur mit einer leitenden Schicht (31), die ein Metall hohen Schmelzpunktes enthält, und einer polykristallinen Siliziumschicht (32 a) aufweist, mit den Schritten
Bilden der leitenden Schicht (31), die das Metall hohen Schmelzpunktes enthält, auf dem Halbleitersubstrat (2),
Bilden einer ersten polykristallinen Siliziumschicht (32), die Störstellen enthält, auf der leitenden Schicht (31),
Bilden eines ersten Isolierfilms (33) auf der ersten poly­ kristallinen Siliziumschicht (32),
gleichzeitiges Ätzen des ersten Isolierfilms und der poly­ kristallinen Siliziumschicht, um eine vorbestimmte Öffnung (34) zu bilden, die die leitende Schicht erreicht,
Abscheiden eines zweiten Isolierfilms (39) auf einer Boden­ oberfläche und inneren Seitenwänden der vorbestimmten Öffnung und auf Oberflächen des ersten Isolierfilms,
anisotropes Ätzen des zweiten Isolierfilms, um Seitenwand- Spacer (40, 40) aus dem zweiten Isolierfilm auf inneren Sei­ tenwänden der vorbestimmten Öffnung zu bilden,
Ätzen der leitenden Schicht, die eine in der vorbestimmten Öffnung freigelegte Oberfläche aufweist, wobei die Seiten­ wand-Spacer als Masken verwendet werden, um eine Oberfläche des Halbleitersubstrats in der vorbestimmten Öffnung frei­ zulegen,
Bilden eines dritten Isolierfilms (35) auf einer Bodenober­ fläche und inneren Seitenwänden der vorbestimmten Öffnung und auf dem ersten Isolierfilm,
Bilden einer zweiten polykristallinen Siliziumschicht (36 a) auf dem dritten Isolierfilm
Strukturieren der zweiten polykristallinen Siliziumschicht mit einer vorbestimmten Form und
Diffundieren der in der ersten polykristallinen Silizium­ schicht enthaltenen Störstellen in das Halbleitersubstrat durch Tempern.
13. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die das Metall hohen Schmelz­ punktes enthaltende leitende Schicht (31) durch Abscheiden eines Films aus Metall hohen Schmelzpunktes auf dem Halb­ leitersubstrat (2) gebildet wird.
14. Verfahren zum Herstellen einer Halbleitereinrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die das Metall hohen Schmelz­ punktes enthaltende leitende Schicht (31) durch Abscheiden einer Schicht von Metall hohen Schmelzpunktes und anschlie­ ßendes Silizidieren zum Bilden einer Schicht (31) eines Silizids hohen Schmelzpunktes gebildet wird.
15. Verfahren zum Herstellen einer Halbleitereinrichtung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß das gleichzeitige Ätzen des ersten Isolierfilms (33) und der polykristallinen Silizium­ schicht (32 a) durch Trockenätzen ausgeführt wird und daß das anschließende Ätzen der in der Öffnung freigelegten leitenden Schicht (31) durch Naßätzen ausgeführt wird.
DE3931127A 1988-09-20 1989-09-18 Verfahren zum Herstellen einer Halbleitereinrichtung Expired - Fee Related DE3931127C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63236043A JPH0728040B2 (ja) 1988-09-20 1988-09-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE3931127A1 true DE3931127A1 (de) 1990-03-22
DE3931127C2 DE3931127C2 (de) 1996-05-23

Family

ID=16994914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3931127A Expired - Fee Related DE3931127C2 (de) 1988-09-20 1989-09-18 Verfahren zum Herstellen einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US5079617A (de)
JP (1) JPH0728040B2 (de)
KR (1) KR930001218B1 (de)
DE (1) DE3931127C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232820B4 (de) * 1991-10-10 2005-11-17 Lg Semicon Co. Ltd., Cheongju Verfahren zur Herstellung eines MOSFET

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073835B2 (ja) * 1990-03-19 1995-01-18 日本プレシジョン・サーキッツ株式会社 半導体装置
EP0550255B1 (de) * 1991-12-31 1998-03-11 STMicroelectronics, Inc. Seitenwand-Abstandsstruktur für Feldeffekttransistor
US5475266A (en) * 1992-02-24 1995-12-12 Texas Instruments Incorporated Structure for microelectronic device incorporating low resistivity straps between conductive regions
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
KR0171732B1 (ko) * 1993-11-26 1999-03-30 김주용 모스 트랜지스터 및 그 제조방법
US5393682A (en) * 1993-12-13 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of making tapered poly profile for TFT device manufacturing
US5646435A (en) * 1995-04-04 1997-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating CMOS field effect transistors having sub-quarter micrometer channel lengths with improved short channel effect characteristics
US5781445A (en) * 1996-08-22 1998-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma damage monitor
US5943576A (en) * 1998-09-01 1999-08-24 National Semiconductor Corporation Angled implant to build MOS transistors in contact holes
JP4454921B2 (ja) * 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683817B2 (ja) * 2002-09-27 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100540061B1 (ko) * 2003-12-31 2005-12-29 동부아남반도체 주식회사 플라즈마 데미지를 방지하는 방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
EP0183995A1 (de) * 1984-11-02 1986-06-11 Hitachi, Ltd. Halbleiteranordnung mit einer Verbindungsschicht aus polykristallinem Silizium und Verfahren zu ihrer Herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
JPS6116573A (ja) * 1984-07-03 1986-01-24 Matsushita Electronics Corp Ｍｉｓ型半導体装置の製造方法
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
US4392150A (en) * 1980-10-27 1983-07-05 National Semiconductor Corporation MOS Integrated circuit having refractory metal or metal silicide interconnect layer
EP0183995A1 (de) * 1984-11-02 1986-06-11 Hitachi, Ltd. Halbleiteranordnung mit einer Verbindungsschicht aus polykristallinem Silizium und Verfahren zu ihrer Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Improved FET Structure Using Silicide Junction In:IBM TDB, Vol. 28, No. 1, Juni 1985, S. 26-27 *
Schottky-CMOS. In: Neues aus der Technik, Nr. 4, 15. Aug. 1983, S. 1 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4232820B4 (de) * 1991-10-10 2005-11-17 Lg Semicon Co. Ltd., Cheongju Verfahren zur Herstellung eines MOSFET

Also Published As

Publication number Publication date
US5079617A (en) 1992-01-07
JPH0283937A (ja) 1990-03-26
KR930001218B1 (ko) 1993-02-22
KR900005602A (ko) 1990-04-14
DE3931127C2 (de) 1996-05-23
JPH0728040B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
DE69124646T2 (de) MOS-Halbleiterbauelement und dessen Herstellungsverfahren
DE3872803T2 (de) Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung.
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE69634764T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE3834241A1 (de) Halbleitereinrichtung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE10124413A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102006040764A1 (de) Tranistor mit einem lokal vorgesehenem Metallsilizidgebiet in Kontaktbereichen und Herstellung des Transistors
DE19823464A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE3448122C2 (de)
DE3930016C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4210427C2 (de) Halbleitereinrichtung mit Dünnschichttransistor und Verfahren zur Herstellung derselben
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE10341062A1 (de) Gate-Strukturen bei nicht-flüchtigen Speichervorrichtungen mit gekrümmten Seitenwänden, die unter Verwendung von Sauerstoffkanälen ausgebildet sind, und Verfahren zum Ausbilden derselben
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 23/522

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee